JP2000164765A - 電源及び接地ラップを具備したクロスト―クノイズ低減形の高密度信号介挿体、並びに、介挿体の製造方法 - Google Patents

電源及び接地ラップを具備したクロスト―クノイズ低減形の高密度信号介挿体、並びに、介挿体の製造方法

Info

Publication number
JP2000164765A
JP2000164765A JP11322892A JP32289299A JP2000164765A JP 2000164765 A JP2000164765 A JP 2000164765A JP 11322892 A JP11322892 A JP 11322892A JP 32289299 A JP32289299 A JP 32289299A JP 2000164765 A JP2000164765 A JP 2000164765A
Authority
JP
Japan
Prior art keywords
substrate
ground
signal
conductive
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11322892A
Other languages
English (en)
Inventor
Michael G Peters
ジー ピーターズ マイケル
Cho Vincent Wang Wen
ヴィンセント ワン ウェン・チョウ
Yasuhito Takahashi
康仁 高橋
Cho William
チョウ ウィリアム
G Lee Michael
ジー リー マイケル
Valin Solomon
ベイリン ソロモン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/191,755 external-priority patent/US6081026A/en
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JP2000164765A publication Critical patent/JP2000164765A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/055—Folded back on itself
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern

Abstract

(57)【要約】 【課題】 本発明は、集積回路チップと基板の間で電
源、接地及び信号を配線するクロストークの低減された
介挿体の提供を目的とする。 【解決手段】 本発明の介挿体は、別々に製造、試験さ
れ、接合される信号コアと外部電源／接地配線ラップと
を含む。信号コアは２層の誘電性層の間に配置された導
電性電源／接地面から形成される。パターニングされた
金属層は各誘電性層に形成され、スルーバイアなどで相
互連結される。導電性電源／接地面は２層の金属層に形
成された信号線間のクロストークを減少させるよう機能
する。信号コアの上下に配置された電源／接地ラップの
上側及び下側基板は両側にパターニングされた金属層を
有する誘電性膜から形成され、金属層はスルーバイアな
どで接続される。電源／接地基板は信号コアに対して適
切な配置で保持される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は集積回路装置のパッ
ケージングに係わり、特に、信号線間のクロストークを
減少させることができ、集積回路チップを印刷回路基板
又は他の基板に相互連結するため適している介挿基板に
関する。
【０００２】
【従来の技術】介挿体（又は、インターポーザー）は、
１個以上の集積回路チップ（ＩＣ）を印刷回路基板又は
他の基板に電気的に接続するため単一チップモジュール
（ＳＣＭ）又はマルチチップモジュール（ＭＣＭ）の製
造に使用される構造体である。この介挿体は、回路基板
や基板と集積回路チップとの間の電源配線及び接地配線
を提供する。また、介挿体は、集積回路チップと回路基
板や基板との間に信号路を設け、必要に応じて、介挿体
に実装された異なる集積回路チップ間の信号路を提供す
る。このように、介挿体は、基板、集積回路チップ、並
びに、最終的にはチップを収容するパッケージとの間に
信号線、電源線及び接地線を相互連結する手段を提供す
る。
【０００３】
【発明が解決しようとする課題】電子装置内の部品点数
が増加し、個々の部品のサイズが小さくなると共に、個
々の集積回路チップと、チップが接続される基板との間
で必要な電源、接地、及び、信号の相互連結の数並びに
密度が増加する。すなわち、介挿体の一部として含まれ
るべき相互連結の密度も増加する。しかし、介挿体を製
造するときに、信号線を相互に、或いは、電源線と接近
させて配置することにより問題が生じる。これらの問題
の中には、共通層上の線間、或いは、異なる信号層上の
信号線間のカップリングから生じる干渉及びクロストー
ク、並びに、信号線にノイズを生成する線と基板の間の
容量性カップリングが含まれる。種々の線間の絶縁と組
み合わされて、基板材料の誘電率は上記のタイプの問題
を除去（若しくは生成）することに重要な役割を果た
す。
【０００４】ＩＣチップをマルチチップモジュールにパ
ッケージングする従来の方法の別の欠点は、電源をチッ
プに配給するために使用される方法から生ずる。この問
題は、電源線が典型的にチップとの間で信号を伝達する
ため利用される同じ基板を通して配線されるために生ず
る。電源フィードスルーは、信号入出力線と空間を奪い
合う。このため、稠密に詰め込まれた信号トレースによ
って生じる問題が増大する。別の重大な欠点は、従来の
マルチチップモジュールで使用される基板が薄いため
に、非常に高いインピーダンスを有するＩＣチップへの
電源フィードが生じることである。その結果として、望
ましくないノイズ、電力損失、過剰な熱エネルギー生成
が起こる。これらの問題は、介挿基板の中を通る電源線
と信号線の両方の配線に関連する。
【０００５】したがって、上記の従来の構造体の問題点
を取り扱う単一の集積回路チップを基板に相互連結する
介挿体、或いは、複数のチップを互いに相互連結し、複
数のチップを基板に相互連結する介挿体が必要である。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明により提供される集積回路チップと基板の間
で電源配線、接地配線及び信号配線を行う介挿体は、信
号コアと、外部電源／接地の接続ラップを含む。２個の
部品が別々に製造され、試験され、ｚコネクション法を
用いて一体的に接合される。信号コアは、２層の誘電性
層の間に配置された導電性電源／接地面から形成され
る。パターニングされた金属層は各誘電性層に形成され
る。二つの金属層はスルーバイア又はポストプロセスに
よって相互連結される。導電性電源／接地面は、２層の
パターニングされた金属層に形成された信号線の間のク
ロストークを減少させるよう機能する。
【０００７】電源／接地ラップは、信号コアの上に配置
された上側基板と、信号コアの下に配置された下側基板
とを含む。電源／接地ラップの上側基板及び下側基板
は、両側にパターニングされた金属層を有する誘電性膜
から形成され、パターニングされた層はスルーバイア又
はポストプロセスによって接続される。二つの電源／接
地ラップ基板は、別々に作製してもよく、或いは、望ま
しい形態（例えば、Ｕ字形）に曲げられた一つの基板か
ら作製してもよい。二つの電源／接地基板は、信号コア
に対して適切な配置で保持され、或いは、信号コアの中
間電源／接地面に接続されたエッジコネクタによって相
互に適切な配置で保持される。
【０００８】上側電源／接地ラップ基板の上層と、下側
電源／接地ラップ基板の下層は、接地層として機能す
る。接地層は、介挿体が取り付けられたベース基板と、
介挿体の上に取り付けられたチップとの間で信号と電源
の相互連結を行う絶縁されたパッドを含む。電源／接地
ラップの上側基板の下層及び下側基板の上層は、電源層
として機能し、信号相互連結用の絶縁されたパッドを含
む。電源／接地ラップの上側基板の上層に接続された集
積回路チップと、ラップの下側基板の下層に接続された
印刷回路基板又は他の実装用基板とを用いて、本発明の
介挿体は、高密度かつ電気的に絶縁され、信号線間のク
ロストークが低減された信号、電源及び接地の相互連結
を提供する。
【０００９】本発明による集積回路チップを実装用基板
に接続する介挿体は、上記集積回路チップが相互連結さ
れる第１の基板、及び、上記実装用基板が相互連結され
る第２の基板を有し、上記第１の基板及び上記第２の基
板には上記実装用基板と実装された集積回路チップとの
間に電源配線路及び接地配線路を設けるため複数の導電
性バイアが形成されている、電源線及び接地線配線用構
造体と、上記第１の基板と上記第２の基板との間に配置
され、誘電性層が第１の面及び第２の面に配置されてい
る導電性基板を含み、上記誘電性層にはパターニング処
理された金属層が設けられ、上記パターニング処理され
た金属層の間には上記第１の基板と上記第２の基板との
間の信号路のための複数の導電性バイアが形成されてい
る、信号線配線用構造体とを具備し、電源が上記信号配
線用構造体を通過することなく上記電源線及び接地線配
線用構造体を通じて配送されるように、上記電源及び接
地配線路が上記信号路から実質的に絶縁されていること
を特徴とする。
【００１０】上記電源線及び接地線配線用構造体は、上
記第１の基板の実質的に同一平面である第１の面及び第
２の面に配置され、上記導電性バイアによって電気的接
続がなされているパターニング処理された第１の導電性
層と、上記第２の基板の実質的に同一平面である第１の
面及び第２の面に配置され、上記導電性バイアによって
電気的接続がなされているパターニング処理された第２
の導電性層とを更に有する。
【００１１】また、上記電源線及び接地線配線用構造体
の上記第１の基板及び上記第２の基板を所定の間隔で保
持する支持部材を更に有する。上記支持部材は、上記信
号線配線用構造体の上記導電性基板を上記電源線及び接
地線配線用構造体の上記電源配線路に電気的に接続す
る。上記電源線及び接地線配線用構造体は、上記第１の
基板の上記第１の面と上記第２の基板の上記第２の面と
の間に接地配線路を更に有する。
【００１２】さらに、上記電源線及び接地線配線用構造
体は、上記第１の基板の上記第２の面と上記第２の基板
の上記第１の面との間に電源配線路を更に有する。本発
明による集積回路チップを実装用基板に接続する介挿体
の製造方法は、第１の基板、及び、実質的に同一平面を
備えた第２の基板を有する電源線及び接地線配線用構造
体を準備する段階と、上記第１の基板の第１の面を上記
第１の基板の第２の面に接続する複数の導電性バイアを
形成する段階と、上記第２の基板の第１の面を上記第２
の基板の第２の面に接続する複数の導電性バイアを形成
する段階と、上記第１の基板の上記第１の面と上記第２
の基板の上記第２の面との間に接地配線路を形成する段
階と、上記第１の基板の上記第２の面と上記第２の基板
の上記第１の面との間に電源配線路を形成する段階と、
両側に実質的に同一平面である第１の面及び第２の面が
形成されている導電性基板から、上記第１の面と上記第
２の面を接続する複数の導電性バイアを備えた信号線配
線用構造体を形成する段階と、上記電源線及び接地線配
線用構造体の上記第１の基板と上記第２の基板の間に上
記信号線配線用構造体を設置する段階と、信号線が上記
電源配線路及び上記接地配線路から実質的に絶縁される
ように、上記電源線及び接地線配線用構造体の上記第１
の基板と上記信号線配線用構造体との間に信号線を設
け、上記信号線配線用構造体と上記電源線及び接地線配
線用構造体の上記第２の基板との間に信号線を設けるべ
く電気的接続を形成する段階とを有することを特徴とす
る。
【００１３】上記信号線配線用構造体を形成する段階
は、上記導電性基板に貫通するアパーチャを形成する段
階と、上記導電性基板の実質的に同一平面である第１の
面及び第２の面に誘電性層を配置する段階と、上記誘電
性層及び上記アパーチャを通るバイアを形成する段階
と、上記バイア内に導電材料を充填する段階と、上記誘
電性層の各層の上に導電性層を形成する段階と、信号線
及び信号パッドを形成するため上記導電性層をパターニ
ングする段階とを有する。
【００１４】また、上記信号線配線用構造体を形成する
段階は、上記導電性基板に貫通するアパーチャを形成す
る段階と、上記導電性基板の第１の面に誘電性層を配置
する段階と、誘電性層と積層された導電性層とを有する
構造体を、上記誘電性層が上記導電性基板の第２の面と
接触するように、上記導電性基板の第１の面と実質的に
同一平面上にある上記第２の面に配置する段階と、上記
誘電性層及びアパーチャを通過するバイアを形成する段
階と、上記バイアに導電性材料を充填する段階と、上記
導電性基板の上記第１の面に形成された上記誘電性層の
上に導電性層を形成する段階と、信号線及び信号パッド
を形成するため上記導電性層をパターニングする段階と
を有する。
【００１５】
【発明の実施の形態】本発明は、集積回路チップと、下
側にある印刷回路基板又は基板との間で信号、電源及び
接地の接続を行うように構成された介挿体を取り扱う。
図１は、本発明の一実施例によるクロストーク信号が低
減された介挿体（又は、インターポーザー）１００の略
断面図であり、介挿体１００は、印刷回路基板１０２と
集積回路チップ１０４の間に配置されている。同図中の
使用記号の説明文は、完全な構造体の一部の部品を示し
ている。同図に示される如く、介挿体１００は、信号コ
ア１０６及び電源／接地ラップ１０８の２個の主要部品
を含む。これらの２個の主要部品は、別々に製造、試験
され、例えば、半田バンプ、異方導電性ポリマー、或い
は、その他の適当な方法のようなｚコネクション法を用
いて一体的に接合される。これにより、構造体の製造及
び試験のサイクルタイムが短縮され、最終的な構造体の
種々の部品を形成するため使用されるプロセス技術の種
類が増加する。
【００１６】図１に示されるように、本発明によれば、
電源相互連結及び接地相互連結は、信号コア１０６を通
過することなく、実装用基板１０２とチップ１０４の間
に配線される。一方で、信号線は、信号コアだけを経由
して実装用基板１０２とチップ１０４の間に配線され
る。このアーキテクチャによって、電源相互連結と、接
地相互連結と、信号相互連結との間に電気的絶縁がなさ
れ、線間の容量性カップリングによって生ずるノイズ及
びその他の問題が除去されると共に、基板とチップの間
で接続され得る信号線の密度が増加する。信号コア１０
６は、基板の一方側にある信号層の間に配置され、一体
的に信号コアのベースを形成する電源／接地層１０９を
含む。電源／接地層１０９は、信号コア１０６の同一信
号層又は異なる信号層上の信号線間のクロストークを低
減するよう作用する。
【００１７】同図に示されるように、エッジコネクタ５
００は、異なる接地層（例えば、下側電源／接地基板の
下面から上側電源／接地基板の上面まで）、異なる電源
層（例えば、下側電源／接地基板の上面から上側電源／
接地基板の下面まで）、或いは、信号コアの電源／接地
層から介挿体の他の電源／接地層までを電気的に接続す
るため使用される。同図には、１組のエッジコネクタ５
００しか示されていないが、上側電源／接地基板と下側
電源／接地基板が（Ｕ字形に曲げられた柔軟性基板から
形成されるのではなく）別々に製造された場合、１組の
コネクタ５００は二つの電源／接地基板の両方の端で使
用される。
【００１８】図２は、本発明の一実施例による介挿体の
一部の信号コア１０６の略断面図である。信号コア１０
６は、貫通する孔又はアパーチャが形成された導電性コ
ア又は基板１１１から構成される。導線性コア１１１
は、典型的に、適当な金属により形成され、介挿体用の
電源／接地層、並びに、信号コア１０６の信号層用の補
強構造体として作用する。誘電性膜１１０（例えば、ポ
リイミド、ＢＴなど）は、導電性コア１１１の両側に配
置される。信号線１１３は、２層の各誘電性膜層に形成
されパターニングされた金属層上に画成される。２層の
パターニングされた金属層は、必要に応じてバイア又は
導電性ポスト構造体１１２によって相互連結される。バ
イア又は導電性ポストを用いることは、信号コアを介挿
体構造の他の層、又は、実装用基板若しくは集積回路チ
ップに相互連結するために適当である。
【００１９】各誘電性層１１０は、典型的に、２５乃至
５０μｍの厚さである。上記の通り、パターニングされ
た金属層は、信号線１１３と、バイア／信号パッド１１
２を含む。信号線１１３は、典型的に、幅が２０μｍで
あり、ピッチが２０μｍである。サイズ／ピッチは、必
要に応じて、幅５μｍ、ピッチ７．５μｍまで縮小させ
得る。信号パッド１１２は、実装用基板と介挿体とチッ
プの全体的な構造体の層間の信号を相互連結するため使
用される。信号パッド１１２は、典型的に、幅が１００
μｍであり、ピッチが３５０μｍである。
【００２０】図３の（ａ）乃至（ｇ）には、本発明の第
１の実施例によるクロストークが低減された介挿体の一
部である信号コアを製造する第１の方法の工程フローの
説明図である。図３に示された工程フローにおいて、コ
ア基板の両側にある金属層は、スルーバイアによって相
互連結される。同図の（ａ）に示されるように、工程フ
ローは、適当な金属２０２から形成された導電性層から
始まる。同図の（ｂ）に示されるように、孔又はアパー
チャが層２０２に形成され、その孔又はアパーチャの位
置には、後でスルーバイア又は導電性ポストが形成され
る。次に、同図の（ｃ）に示されるように、誘電性層２
０４が導電性層２０２の両面に形成される。誘電性層２
０４は、同図の（ｃ）及び（ｄ）に示されるように層２
０２の各面の上に積層してもよい。同図の（ｅ）に示さ
れるように、バイア２０６が導電性層２０２内の予め画
成されたアパーチャに対応した場所で誘電性層２０４の
中を通して形成される。バイア２０６は、レーザドリル
又はプラズマエッチプロセスを用いて形成してもよい。
バイア２０６は、次に、同図の（ｆ）に示されるように
メタライゼーション処理され、シード層２０８が無電解
めっき法、直接めっき法、スパッタリング法、或いは、
その他の適当なプロセスを用いて各誘電性層２０４の表
面に堆積される。シード層２０８は、次に、同図の
（ｇ）に示されるように、望み通りに信号線２１０及び
信号パッド２１１を形成するようパターニングされる所
望の厚さの金属層を形成するために積層される。金属信
号線層は、追加的なプロセス（例えば、電解めっき）又
は除去的なプロセスのいずれかを用いてパターニングさ
れる。
【００２１】一部のステップでは、５乃至１０μｍの幅
と５乃至１０μｍのピッチとを有する金属パターンを得
るために追加的なプロセスの方が好ましいことに注意す
る必要がある。線の幅又はピッチがさらに大きくなり得
る場合には、除去的なプロセスを使用してもよい。図４
の（ａ）乃至（ｇ）は、本発明の一実施例によるクロス
トークが低減された介挿体の一部である信号コアを製造
する第２の方法の工程フロー図である。図４に示された
工程フローにおいて、同図の（ａ）及び（ｂ）を参照す
るに、導電性層２０２は、所望の場所で貫通する孔又は
アパーチャが形成される。誘電性層２０４は、導電性層
２０２の一方の面に形成（例えば、積層）される。次
に、同図の（ｃ）及び（ｄ）に示されるように、メタラ
イゼーション処理された面又は層が予め形成された誘電
体２０５が導電性層２０２のもう一方の面に積層され
る。同図の（ｅ）に示されるように、バイア２０６は、
導電性層２０２内の予め画成されたアパーチャに対応し
た場所で誘電性層２０４の中を通して形成される。バイ
ア２０６は、レーザドリル又はプラズマエッチプロセス
を用いて形成してもよい。誘電体と金属層の組合せ構造
体２０５のメタライゼーション処理された層２０７は、
同図の（ｆ）に示されるように、バイア２０６をめっき
し、導電性層２０９を誘電性層２０４の上に形成するた
めの電気的接続を行うため使用される。このステップを
実行する方法は、１９９９年３月２４日に出願され、本
願の出願人によって譲受され、参考のため内容が引用さ
れ、発明の名称が“Method ofFabrication of Substrat
e with Via Connection”である米国特許出願Ｓ．Ｎ．
０９／２７５，５４３号に開示されている。
【００２２】導電性層２０７及び２０９は、次に、同図
の（ｇ）に示されるように、望み通りに信号線２１０及
び信号パッド２１１を形成するためパターニング処理さ
れる。シード層は、追加的なプロセス（例えば、電解め
っき）又は除去的なプロセスのいずれかを用いてパター
ニングしてもよい。一部のステップでは、５乃至１０μ
ｍの幅と５乃至１０μｍのピッチとを有する金属パター
ンを得るために追加的なプロセスの方が好ましいことに
注意する必要がある。線の幅又はピッチがさらに大きく
なり得る場合には、除去的なプロセスを使用してもよ
い。
【００２３】図５の（ａ）乃至（ｅ）は、本発明の一実
施例による介挿体の一部分である電源／接地ラップ１０
８を製造する方法の工程フロー図である。同図の（ａ）
に示されるように、この製造プロセスは、例えば、ポリ
イミドのような誘電性膜である誘電性基板４００から始
まる。同図の（ｂ）に示されるように、スルーバイア４
０２が基板４００の望ましい場所に形成される。バイア
は、レーザドリル、プラズマエッチング、或いは、他の
適当な方法を用いて形成される。バイアは、次に、同図
の（ｃ）に示されるように、導電性材料によって充填さ
れ、導電性層４０４が基板４００の上側面及び下側面に
形成される。電源／接地ラップの上側／外側の導電性表
面４３０は、ＩＣチップと介挿体と基板との間の信号相
互連結及び電源相互連結のための電気的に隔離されたパ
ッドと共に電源／接地ラップの接地層を形成するためパ
ターニング処理される。電源／接地ラップの下側／内側
の導電性表面４３２は、ＩＣチップと介挿体と基板との
間の信号相互連結及び電源相互連結のための電気的に隔
離されたパッドと共に電源／接地ラップの電源層を形成
するためパターニング処理される。
【００２４】誘電性層４００は、典型的に２５乃至５０
μｍの厚さがある。接地層４３０は、例えば、５乃至２
０μｍの厚さの銅層から形成された連続的な接地面を作
る。接地層４３０は、電源線及び信号線が層の中に導か
れるように絶縁リングを有する。接地層４３０に形成さ
れた信号パッド４４０及び電源パッド４４２は、典型的
に、１００μｍの幅と２５０μｍのピッチをもつ。接地
接続用バイアが不要であるため、サイズ或いはピッチは
望み通りに変更されることに注意する必要がある。
【００２５】電源層４３２は、例えば、５乃至２０μｍ
の厚さの銅層から形成された連続的な面を作り、信号線
が層の中を通ることができるように絶縁リングを含む。
電源層４３２に形成された信号パッド４４４は、典型的
に、１００μｍの幅と３５０μｍのピッチとを有する。
バイアを充填し、導電性層を形成するため使用される導
電性材料は、無電解めっき及び／又は電解めっきプロセ
スによって与えられる。金属化学気相成長法（ＭＣＶ
Ｄ）又は他の適当なプロセスを使用してもよい。
【００２６】基板の上面及び下面に形成された導電性層
は、次に、図５の（ｄ）に示されるように、所望の電源
配線、接地配線及び信号配線４０６を形成するためパタ
ーニングされる。パターニング処理された層を形成する
ため、除去的なプロセスを使用しても構わない。基板４
００は薄膜であるため、同図の（ｄ）に示された構造体
から同図の（ｅ）に示されるようなＵ字形（又は、他の
望ましい形状）の構造体を形成するため、基板４００を
曲げてもよい。上記の通り、電源／接地ラップ１０８の
上面は接地層を形成し、絶縁された信号相互連結用パッ
ド４４０及び電源相互連結用パッド４４２を含む。電源
／接地ラップ１０８の下面４３２は電源層を形成し、絶
縁された信号相互連結用パッド４４４を含む。
【００２７】図２に示された信号コアが電源／接地ラッ
プの上側基板と下側基板の間に挿入されている場合、信
号配線が、ベース基板（図１の印刷回路基板１０２）
と、信号コアと、ベース基板とチップの間の電源配線及
び接地配線から絶縁された集積回路チップとの間に作成
される。これにより、信号線密度が増加し、信号路長が
最小に抑えられ、異なる種別の線の間に高程度の電気的
絶縁が得られる。同図に示された電源／接地ラップ１０
８の設計において、接地配線はラップの外側の面に配置
され、電源配線は内側の面に配置されることに注意する
必要がある。このため、電源配線と接地配線は、互いに
絶縁されると共に、信号コアの中を通過する信号配線か
らも絶縁される。
【００２８】図６は、本発明の他の実施例によるクロス
トーク信号が低減された介挿体の略断面図であり、介挿
体は、印刷回路基板と集積回路チップの間に配置されて
いる。同図中の使用記号の説明文は、完全な構造体の一
部の部品を示している。本例の場合、電源／接地ラップ
の上面、下面、及び、側面と、（図５を参照して説明し
た方法で与えられた）信号コアとの間の精密な整列配置
の必要性は緩和される。その代わりに、電源／接地層の
上側基板及び下側基板は、（単一の柔軟性基板を曲げる
ことにより形成されるのではなく）別々の基板として製
造され、信号コアに別々に組み付けられる。エッジコネ
クタ５００及び５０２は、２枚の電源／接地基板と、信
号コアの電源／接地層との間で、必要に応じて電源／接
地層を相互連結するため使用される。図１に示されたラ
ップ形構造体の場合に、基板の一方の端にある１組のエ
ッジコネクタ５００が、電源／接地層と、信号コアの電
源／接地層との間に所望の相互連結を実現するため使用
されることに注意する必要がある。
【００２９】本発明によるクロストーク信号が低減され
た介挿体構造物を製造する場合に、上側の電源／接地基
板又は表面と、信号コアと、下側の電源／接地基板又は
表面は、適当なｚコネクション法を用いて必要に応じて
相互連結され、次に、電源／接地基板を相互連結するた
めエッジコネクタが取り付けられる。本発明の介挿体を
製作するために好適なｚコネクション法は、１９９８年
１１月１３日に出願され、本願の出願人によって譲受さ
れ、参考のため内容が引用され、発明の名称が“Multil
ayer Laminated Substrates With High Density Interc
onnects and Methods of Making the Same”である米国
特許出願Ｓ．Ｎ．０９／２７５，５４３号に開示されて
いる。
【００３０】集積回路チップは、フリップチップ、ＴＡ
Ｂ（テープ・オートメーティッド・ボンディング）、フ
リップＴＡＢ、ワイヤボンディング、或いは、他の適当
な方法を用いて本発明の介挿体に装着される。殆どのア
プリケーションの場合、好ましい相互連結方法は、フリ
ップチップ・エリア・アレイ・プロセスである。介挿体
は、ボールグリッドアレイ（ＢＧＡ）を用いて印刷回路
基板若しくはその他の基板に接続され得る。
【００３１】本発明による介挿体構造物は、従来の介挿
体に対し幾つかの重要な利点がある。第１に、電源線及
び接地線の相互連結が信号コアの中を通過しないので、
信号配線密度を従来の介挿体よりも大きくすることがで
きる。その理由は、本発明の構造物において、信号線を
形成することができるバイア間の間隔は、チップ上の信
号線と電源線と接地線の間の間隔よりも約√２倍だけ増
加されるからである。例えば、介挿体上の信号バイア間
の間隔は、チップ上のバイアピッチが２５０μｍである
アプリケーションの場合に約３５０μｍになる。すなわ
ち、介挿体上の信号線の配線密度は、重大なクロストー
クなどを誘発することなく、チップに対する配線密度よ
りも増加させることができる。すなわち、介挿体上のピ
ッチ２５０μｍの信号線は、すべての信号線、電源線及
び接地線がチップ上に製作された場合に、チップ上のよ
り小さい実現不可能なピッチに対応する。
【００３２】このような本発明による利点は、信号線間
の間隔を例示する図７を参照することにより理解され
る。同図の（ａ）はチップ上の線間の間隔を示し、
（ｂ）は本発明の介挿体における信号コア線間の間隔を
示す図である。記号Ｓは信号線、Ｖは電源線、Ｇは接地
線を表わす。同図の（ａ）において、線と線の間の間
隔、すなわち、ピッチは、典型的な値の２５０μｍであ
る。一方、本発明の介挿体によれば、信号コア線は、同
図の（ｂ）にＳで示される。この場合、信号線間の間隔
は約３５０μｍである。したがって、線は２５０μｍ以
上離間していなければならないという制限がある場合、
信号コアを通る信号線の密度は、チップ上の信号線の密
度よりも増加させることができる。信号線は電源／接地
層を通過するので、信号線が電源線及び接地線の周りを
通らなければならない場合よりも信号線の長さが短くな
る。
【００３３】本発明により得られる別の利点は、信号コ
アと電源／接地ラップの２種の構造体が順次的なプロセ
スフローの一部としてではなく、並行に製造され得るの
で、２種の構造体を別々に製造、試験し得ることであ
る。このため、プロセス全体のサイクルタイプが縮小
し、歩留まりが改善される。また、２種の構造体に対
し、異なる技術及びプロセスを使用することが可能にな
り、構造体毎にプロセスフローが最適化され、付随的に
処理コストが削減される。さらに、典型的に使用される
大半の電源バイア及び接地バイアは、エッジコネクタに
よって置換され得るので、形成されるバイアの数が低減
され、製造コストが削減される。
【００３４】上記の通り例示的な材料及びプロセスを参
照して本発明を説明したが、本発明は、本発明の概念の
別の実施形態並びに変形例を用いて実現してもよい。例
えば、信号コア、及び、電源／接地層は、可撓性膜又は
（低コスト、低性能システム用として）印刷回路基板か
ら製作することができる。信号コアのために印刷回路基
板が使用される場合、少ない配線密度に起因して、１層
以上の信号コアが基板又は他の信号コアに積層され得
る。
【００３５】減結合コンデンサが必要である場合、薄膜
コンデンサは、外部から一方の方向（ｘ方向）でのエッ
ジコネクタまでの配線を用いて電源／接地層に接続する
ことができる。終端抵抗が必要である場合、薄膜抵抗
は、外部から別の方向（ｙ方向）に沿って信号層のエッ
ジに接続することができる。本発明による構造体は、信
号コア内に電源／接地層が存在するので、信号コアの異
なる層内の信号線間のクロストークが低減される。これ
により、クロストークノイズの影響が緩和されるので、
信号線の配線により大きな柔軟性が得られ、例えば、
（ｘとｙの両方向を含む）混合された信号層を各信号コ
ア層に配線することができるようになる。これは、高性
能アプリケーションの場合に実質的な利点になり得る。
【００３６】信号線クロストークの低減に加えて、信号
コアの電源／接地層は、可撓性信号コア基板の剛性を高
め、信号コア基板の位置的な安定性を改良する。これに
より、信号コア内を通過する信号バイアの場所の不確実
さが減少し、より小さい信号パッドが利用できるように
なる。このため、所定のバイアピッチに対し信号線を配
線し得る空間が更に拡大される。
【００３７】上記の電源／接地ラップの実施例は２層を
含んでいるが、電源／接地層の全体の層の数は３層以上
でも構わない。各層はエッジコネクタを介して接続され
得る。柔軟性のあるエッジ挿入物が電源／接地層内に作
製され得ることに注意する必要がある。柔軟性のあるエ
ッジ挿入物は、エッジコネクタが平面的ではない場合に
生ずる問題を解決するためエッジコネクタに挿入され
る。
【００３８】信号コアは、信号線密度が増加するならば
製造コストが増加しても構わない場合に、積層プロセス
を用いて製造することができる。信号コア層と電源／接
地層の中の少なくとも一方は、可撓性膜又は（低コスト
かつ低性能システムの場合には）印刷回路基板から形成
することができる。印刷回路基板が信号コアのために使
用される場合、多数の信号コアを一体的に層状化させて
もよい。薄膜コンデンサ（ＴＦＣ）は減結合コンデンサ
として使用される。薄膜抵抗（ＴＦＲ）は終端抵抗とし
て使用される。付加的な信号層が電源／接地面によって
相互に、或いは、他の層と電気的に絶縁されるならば、
付加的な信号層を基板に形成してもよい。
【００３９】上記の用語及び表現は、本発明を説明する
ために使用されたものであり、本発明を制限するもので
はなく、これらの用語及び表現は上記の本発明の特徴的
な面又はその一部と等価的な事項を除外するため使用さ
れたものではなく、本発明の範囲を逸脱することなく、
種々の変形をなし得ることが認められよう。
【００４０】
【発明の効果】本発明の介挿体によって得られる従来技
術の介挿体の構造に対する利点は以下の通りである。 （１）介挿体の信号配線の密度は、信号コアを通過する
電源線及び接地線の配線が無いため、従来技術の介挿体
の密度よりも高くすることができる。この点に関して、
信号線を接続するバイアの間のギャップは、チップ上の
線密度に対し約√２（２の平方根）倍だけ増加される。
すなわち、介挿体上の信号線密度は、電源線及び接地線
を含むチップ上の信号線密度よりも増大される。 （２）信号コアと、電源／接地ラップを製造するため異
なる技術及びプロセスを使用することができる。電源／
接地ラップのパターン寸法は大きくなるので、より低コ
ストのプロセス（例えば、除去的なプロセス）を使用す
ることが可能である。 （３）信号コアと電源／接地ラップは、別々に製造し、
試験することができる。これは、並行プロセスのサイク
ルタイプ及び歩留まりが順次プロセスの場合よりも改良
される点で有利である。 （４）信号コアの一方側の信号層の間に配置された信号
層電源／接地面は、２層の上の信号線間のクロストーク
を低減させるよう作用する。 （５）電源／接地バイアの大多数はエッジ接続によって
置換することができる。バイアを穿孔するためレーザが
使用される場合に、必要なバイアの数が減少することに
より、製造の局面でコストが低減される。 （６）減結合コンデンサ又は終端抵抗が必要とされる場
合に、減結合コンデンサ又は終端抵抗を、一方側の電源
／接地層のエッジコネクタと他方側の信号層のエッジと
を介して外部から接続することが可能である。これによ
り、３次元パッケージが行われる。
【００４１】集積回路チップを基板に接続するため必要
とされる全ての接続（電源、接地、信号、抵抗、コンデ
ンサなど）が、必ずしも中間介挿体を通され、或いは、
その基板上に配分されなくてもよい。その結果として、
信号トレースは密度が増加し、製造コストは本発明の構
造体を使用することによって削減され得る。
【図面の簡単な説明】
【図１】印刷回路基板と集積回路チップの間に配置され
た本発明の一実施例によるクロストーク信号が低減され
た介挿体の略断面図である。
【図２】本発明の介挿体の一部分である信号コアの略断
面図である。
【図３】（ａ）乃至（ｇ）は、本発明の介挿体の一部分
である信号コアを製造する第１の方法の工程フロー図で
ある。
【図４】（ａ）乃至（ｇ）は、本発明の介挿体の一部分
である信号コアを製造する第２の方法の工程フロー図で
ある。
【図５】（ａ）乃至（ｅ）は、本発明の介挿体の一部分
である電源／接地ラップを製造する方法の工程フロー図
である。
【図６】印刷回路基板と集積回路チップの間に配置され
た本発明の他の実施例によるクロストーク信号が低減さ
れた介挿体の略断面図である。
【図７】（ａ）はチップ上の線間の間隔を示し、（ｂ）
は本発明の介挿体における信号コア線間の間隔を示す図
である。
【符号の説明】
１００ 介挿体 １０２ 印刷回路基板 １０４ 集積回路チップ １０６ 信号コア １０８ 電源／接地ラップ １０９ 電源／接地層 １１０ 誘電性膜 １１１ 導電性コア １１２ 導電性ポスト構造体 １１３ 信号線 ２０２，２０７，２０９，４０４ 導電性層 ２０４ 誘電性層 ２０５ 誘電体 ２０６，４０２ バイア ２０８ シード層 ２１０ 信号線 ２１１，４４０，４４４ 信号パッド ４００ 誘電性基板 ４０６ 信号配線 ４３０ 接地パッド ４３２ 導電性表面 ４４２ 電源パッド ５００ エッジコネクタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウェン・チョウ ヴィンセント ワン アメリカ合衆国，カリフォルニア 95014, クパティーノ，エドミントン・ドライヴ 18457番 (72)発明者 高橋 康仁 アメリカ合衆国，カリフォルニア 95129, サンノゼ，イングルウッド・ドライヴ 5234番 (72)発明者 ウィリアム チョウ アメリカ合衆国，カリフォルニア 95014, クパティーノ，レイク・スプリング 11551番 (72)発明者 マイケル ジー リー アメリカ合衆国，カリフォルニア 95120, サンノゼ，セイジ・オーク・ウェイ 6064 番 (72)発明者 ソロモン ベイリン アメリカ合衆国，カリフォルニア 94070, サンカルロス，クラブ・ドライヴ 83番

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 集積回路チップを実装用基板に接続する
    介挿体であって、上記集積回路チップが相互連結される
    第１の基板、及び、上記実装用基板が相互連結される第
    ２の基板を有し、上記第１の基板及び上記第２の基板に
    は上記実装用基板と実装された集積回路チップとの間に
    電源配線路及び接地配線路を設けるため複数の導電性バ
    イアが形成されている、電源線及び接地線配線用構造体
    と、 上記第１の基板と上記第２の基板との間に配置され、誘
    電性層が第１の面及び第２の面に配置されている導電性
    基板を含み、上記誘電性層にはパターニング処理された
    金属層が設けられ、上記パターニング処理された金属層
    の間には上記第１の基板と上記第２の基板との間の信号
    路のための複数の導電性バイアが形成されている、信号
    線配線用構造体とを具備し、 電源が上記信号配線用構造体を通過することなく上記電
    源線及び接地線配線用構造体を通じて配送されるよう
    に、上記電源及び接地配線路が上記信号路から実質的に
    絶縁されていることを特徴とする介挿体。
  2. 【請求項２】 上記電源線及び接地線配線用構造体は、 上記第１の基板の実質的に同一平面である第１の面及び
    第２の面に配置され、上記導電性バイアによって電気的
    接続がなされているパターニング処理された第１の導電
    性層と、 上記第２の基板の実質的に同一平面である第１の面及び
    第２の面に配置され、上記導電性バイアによって電気的
    接続がなされているパターニング処理された第２の導電
    性層とを更に有する請求項１記載の介挿体。
  3. 【請求項３】 上記電源線及び接地線配線用構造体の上
    記第１の基板及び上記第２の基板を所定の間隔で保持す
    る支持部材を更に有する請求項１記載の介挿体。
  4. 【請求項４】 上記支持部材は、上記信号線配線用構造
    体の上記導電性基板を上記電源線及び接地線配線用構造
    体の上記電源配線路に電気的に接続する、請求項３記載
    の介挿体。
  5. 【請求項５】 上記電源線及び接地線配線用構造体は、
    上記第１の基板の上記第１の面と上記第２の基板の上記
    第２の面との間に接地配線路を更に有する、請求項２記
    載の介挿体。
  6. 【請求項６】 上記電源線及び接地線配線用構造体は、
    上記第１の基板の上記第２の面と上記第２の基板の上記
    第１の面との間に電源配線路を更に有する、請求項２又
    は５記載の介挿体。
  7. 【請求項７】 集積回路チップを実装用基板に接続する
    介挿体の製造方法であって、 第１の基板、及び、実質的に同一平面を備えた第２の基
    板を有する電源線及び接地線配線用構造体を準備する段
    階と、 上記第１の基板の第１の面を上記第１の基板の第２の面
    に接続する複数の導電性バイアを形成する段階と、 上記第２の基板の第１の面を上記第２の基板の第２の面
    に接続する複数の導電性バイアを形成する段階と、 上記第１の基板の上記第１の面と上記第２の基板の上記
    第２の面との間に接地配線路を形成する段階と、 上記第１の基板の上記第２の面と上記第２の基板の上記
    第１の面との間に電源配線路を形成する段階と、 両側に実質的に同一平面である第１の面及び第２の面が
    形成されている導電性基板から、上記第１の面と上記第
    ２の面を接続する複数の導電性バイアを備えた信号線配
    線用構造体を形成する段階と、 上記電源線及び接地線配線用構造体の上記第１の基板と
    上記第２の基板の間に上記信号線配線用構造体を設置す
    る段階と、 信号線が上記電源配線路及び上記接地配線路から実質的
    に絶縁されるように、上記電源線及び接地線配線用構造
    体の上記第１の基板と上記信号線配線用構造体との間に
    信号線を設け、上記信号線配線用構造体と上記電源線及
    び接地線配線用構造体の上記第２の基板との間に信号線
    を設けるべく電気的接続を形成する段階とを有すること
    を特徴とする製造方法。
  8. 【請求項８】 上記信号線配線用構造体を形成する段階
    は、 上記導電性基板に貫通するアパーチャを形成する段階
    と、 上記導電性基板の実質的に同一平面である第１の面及び
    第２の面に誘電性層を配置する段階と、 上記誘電性層及び上記アパーチャを通るバイアを形成す
    る段階と、 上記バイア内に導電材料を充填する段階と、 上記誘電性層の各層の上に導電性層を形成する段階と、 信号線及び信号パッドを形成するため上記導電性層をパ
    ターニングする段階とを有する、請求項７記載の製造方
    法。
  9. 【請求項９】 上記信号線配線用構造体を形成する段階
    は、 上記導電性基板に貫通するアパーチャを形成する段階
    と、 上記導電性基板の第１の面に誘電性層を配置する段階
    と、 誘電性層と積層された導電性層とを有する構造体を、上
    記誘電性層が上記導電性基板の第２の面と接触するよう
    に、上記導電性基板の第１の面と実質的に同一平面上に
    ある上記第２の面に配置する段階と、 上記誘電性層及びアパーチャを通過するバイアを形成す
    る段階と、 上記バイアに導電性材料を充填する段階と、 上記導電性基板の上記第１の面に形成された上記誘電性
    層の上に導電性層を形成する段階と、信号線及び信号パ
    ッドを形成するため上記導電性層をパターニングする段
    階とを有する、請求項７記載の製造方法。
JP11322892A 1998-11-13 1999-11-12 電源及び接地ラップを具備したクロスト―クノイズ低減形の高密度信号介挿体、並びに、介挿体の製造方法 Withdrawn JP2000164765A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US09/191,755 US6081026A (en) 1998-11-13 1998-11-13 High density signal interposer with power and ground wrap
US315785 1999-05-20
US191755 1999-05-20
US09/315,785 US6239485B1 (en) 1998-11-13 1999-05-20 Reduced cross-talk noise high density signal interposer with power and ground wrap

Publications (1)

Publication Number Publication Date
JP2000164765A true JP2000164765A (ja) 2000-06-16

Family

ID=26887362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11322892A Withdrawn JP2000164765A (ja) 1998-11-13 1999-11-12 電源及び接地ラップを具備したクロスト―クノイズ低減形の高密度信号介挿体、並びに、介挿体の製造方法

Country Status (2)

Country Link
US (2) US6239485B1 (ja)
JP (1) JP2000164765A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134553A (ja) * 2000-10-30 2002-05-10 Nec Corp 半導体装置の接続構造
JP2002352955A (ja) * 2001-03-19 2002-12-06 Seiko Epson Corp 表示装置の製造方法及び表示装置並びに電子機器
US6903431B2 (en) * 2003-05-28 2005-06-07 Intel Corporation Substrate method and apparatus
US20200273824A1 (en) * 2019-02-22 2020-08-27 Intel Corporation Transceiver die interconnect interfaces

Families Citing this family (223)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303878B1 (en) * 1997-07-24 2001-10-16 Denso Corporation Mounting structure of electronic component on substrate board
US6239485B1 (en) * 1998-11-13 2001-05-29 Fujitsu Limited Reduced cross-talk noise high density signal interposer with power and ground wrap
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
JP4405024B2 (ja) * 2000-01-18 2010-01-27 株式会社ルネサステクノロジ 半導体装置
JP3736607B2 (ja) * 2000-01-21 2006-01-18 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6878396B2 (en) * 2000-04-10 2005-04-12 Micron Technology, Inc. Micro C-4 semiconductor die and method for depositing connection sites thereon
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6562641B1 (en) * 2000-08-22 2003-05-13 Micron Technology, Inc. Apparatus and methods of semiconductor packages having circuit-bearing interconnect components
US6433286B1 (en) * 2000-09-29 2002-08-13 Intel Corporation Method of making higher impedance traces on a low impedance circuit board
US6794581B2 (en) * 2000-10-30 2004-09-21 Sun Microsystems, Inc. Method and apparatus for distributing power to integrated circuits
JP3857042B2 (ja) * 2000-11-27 2006-12-13 富士通テン株式会社 基板構造
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
US6987661B1 (en) 2001-06-19 2006-01-17 Amkor Technology, Inc. Integrated circuit substrate having embedded passive components and methods therefor
US7334326B1 (en) 2001-06-19 2008-02-26 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded passive components
US6930256B1 (en) * 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US6586687B2 (en) * 2001-09-10 2003-07-01 Ttm Technologies, Inc. Printed wiring board with high density inner layer structure
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US7485951B2 (en) * 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US7952194B2 (en) * 2001-10-26 2011-05-31 Intel Corporation Silicon interposer-based hybrid voltage regulator system for VLSI devices
US6914324B2 (en) * 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US6576992B1 (en) * 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
US6956284B2 (en) * 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US20060255446A1 (en) * 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US7371609B2 (en) * 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
TWI255001B (en) * 2001-12-13 2006-05-11 Matsushita Electric Ind Co Ltd Metal wiring substrate, semiconductor device and the manufacturing method thereof
US8455994B2 (en) * 2002-01-31 2013-06-04 Imbera Electronics Oy Electronic module with feed through conductor between wiring patterns
FI119215B (fi) * 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
US6967411B2 (en) * 2002-02-07 2005-11-22 Irvine Sensors Corporation Stackable layers containing ball grid array packages
US7242082B2 (en) * 2002-02-07 2007-07-10 Irvine Sensors Corp. Stackable layer containing ball grid array package
US6791035B2 (en) * 2002-02-21 2004-09-14 Intel Corporation Interposer to couple a microelectronic device package to a circuit board
AU2003209642A1 (en) * 2002-03-04 2003-09-16 Printar Ltd. Digital application of protective soldermask to printed circuit boards
JP2003264253A (ja) * 2002-03-12 2003-09-19 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6831371B1 (en) 2002-03-16 2004-12-14 Amkor Technology, Inc. Integrated circuit substrate having embedded wire conductors and method therefor
JP2003298232A (ja) * 2002-04-02 2003-10-17 Sony Corp 多層配線基板の製造方法および多層配線基板
US6976236B1 (en) * 2002-04-05 2005-12-13 Procket Networks, Inc. Method for automatically routing connections between top side conductors and bottom side conductors of an integrated circuit package
JP2003304065A (ja) * 2002-04-08 2003-10-24 Sony Corp 回路基板装置及びその製造方法、並びに半導体装置及びその製造方法
US20080043447A1 (en) * 2002-05-01 2008-02-21 Amkor Technology, Inc. Semiconductor package having laser-embedded terminals
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7670962B2 (en) 2002-05-01 2010-03-02 Amkor Technology, Inc. Substrate having stiffener fabrication method
US7399661B2 (en) * 2002-05-01 2008-07-15 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded back-side access conductors and vias
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7028400B1 (en) 2002-05-01 2006-04-18 Amkor Technology, Inc. Integrated circuit substrate having laser-exposed terminals
US6930257B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laminated laser-embedded circuit layers
US6780673B2 (en) * 2002-06-12 2004-08-24 Texas Instruments Incorporated Method of forming a semiconductor device package using a plate layer surrounding contact pads
US6791133B2 (en) * 2002-07-19 2004-09-14 International Business Machines Corporation Interposer capacitor built on silicon wafer and joined to a ceramic substrate
US6954984B2 (en) * 2002-07-25 2005-10-18 International Business Machines Corporation Land grid array structure
KR20040017478A (ko) * 2002-08-21 2004-02-27 한국과학기술원 인쇄회로기판의 제조방법 및 다층 인쇄회로기판
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
US6905914B1 (en) * 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
KR100499008B1 (ko) * 2002-12-30 2005-07-01 삼성전기주식회사 비아홀이 필요없는 양면 인쇄회로기판 및 그 제조방법
US7209368B2 (en) * 2003-01-30 2007-04-24 Endicott Interconnect Technologies, Inc. Circuitized substrate with signal wire shielding, electrical assembly utilizing same and method of making
US7135780B2 (en) * 2003-02-12 2006-11-14 Micron Technology, Inc. Semiconductor substrate for build-up packages
US6803649B1 (en) * 2003-05-16 2004-10-12 Intel Corporation Electronic assembly
US6995465B2 (en) * 2003-06-04 2006-02-07 Intel Corporation Silicon building block architecture with flex tape
US6870257B2 (en) * 2003-06-04 2005-03-22 Intel Corporation Power delivery through a flex tape in decoupled I/O-power hybrid substrate
JP4591809B2 (ja) * 2003-06-27 2010-12-01 エルピーダメモリ株式会社 微細化に対応したメモリアレイ領域のレイアウト方法
TWI228306B (en) * 2003-07-21 2005-02-21 Advanced Semiconductor Eng Method for forming a bump protective collar
US7271283B2 (en) 2003-08-29 2007-09-18 General Electric Company High refractive index, UV-curable monomers and coating compositions prepared therefrom
US6979784B1 (en) * 2003-10-17 2005-12-27 Advanced Micro Devices, Inc. Component power interface board
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
JP3917133B2 (ja) * 2003-12-26 2007-05-23 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるインターポーザ、インターフェイスモジュール、接続モニタ回路、信号処理ｌｓｉ
CN1328787C (zh) * 2004-01-15 2007-07-25 威盛电子股份有限公司 半导体芯片封装体的焊线排列结构
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7145238B1 (en) 2004-05-05 2006-12-05 Amkor Technology, Inc. Semiconductor package and substrate having multi-level vias
US7382629B2 (en) * 2004-05-11 2008-06-03 Via Technologies, Inc. Circuit substrate and method of manufacturing plated through slot thereon
TWI249978B (en) * 2004-05-11 2006-02-21 Via Tech Inc Circuit substrate and manufacturing method of plated through slot thereof
US7180752B2 (en) * 2004-05-28 2007-02-20 International Business Machines Corporation Method and structures for implementing enhanced reliability for printed circuit board high power dissipation applications
JP2005340647A (ja) * 2004-05-28 2005-12-08 Nec Compound Semiconductor Devices Ltd インターポーザ基板、半導体パッケージ及び半導体装置並びにそれらの製造方法
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7105918B2 (en) * 2004-07-29 2006-09-12 Micron Technology, Inc. Interposer with flexible solder pad elements and methods of manufacturing the same
US7425499B2 (en) * 2004-08-24 2008-09-16 Micron Technology, Inc. Methods for forming interconnects in vias and microelectronic workpieces including such interconnects
US7083425B2 (en) 2004-08-27 2006-08-01 Micron Technology, Inc. Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7760513B2 (en) 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
US7443023B2 (en) * 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US20060053345A1 (en) * 2004-09-03 2006-03-09 Staktek Group L.P. Thin module system and method
US7423885B2 (en) 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US7579687B2 (en) * 2004-09-03 2009-08-25 Entorian Technologies, Lp Circuit module turbulence enhancement systems and methods
US7446410B2 (en) * 2004-09-03 2008-11-04 Entorian Technologies, Lp Circuit module with thermal casing systems
US7326629B2 (en) * 2004-09-10 2008-02-05 Agency For Science, Technology And Research Method of stacking thin substrates by transfer bonding
US7316971B2 (en) * 2004-09-14 2008-01-08 International Business Machines Corporation Wire bond pads
TWI286916B (en) * 2004-10-18 2007-09-11 Via Tech Inc Circuit structure
TWI293235B (en) * 2004-11-03 2008-02-01 Advanced Semiconductor Eng Circuitized substrate with trace embedded inside ground layer
US7454105B2 (en) * 2004-11-22 2008-11-18 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Passive alignment using elastic averaging in optoelectronics applications
KR100594306B1 (ko) * 2004-12-21 2006-06-30 삼성전자주식회사 인터커넥트 및 이를 구비한 하드디스크 드라이브의헤드짐발 어셈블리
US20060137903A1 (en) * 2004-12-23 2006-06-29 Sprietsma John T Memory module circuit board layer routing
US20060139983A1 (en) * 2004-12-23 2006-06-29 Sprietsma John T Memory module routing
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
JP4502820B2 (ja) * 2005-01-05 2010-07-14 日本電気株式会社 半導体チップ及び半導体装置
TWI250629B (en) * 2005-01-12 2006-03-01 Ind Tech Res Inst Electronic package and fabricating method thereof
US20060211167A1 (en) * 2005-03-18 2006-09-21 International Business Machines Corporation Methods and systems for improving microelectronic i/o current capabilities
US8826531B1 (en) 2005-04-05 2014-09-09 Amkor Technology, Inc. Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
US7501839B2 (en) * 2005-04-21 2009-03-10 Endicott Interconnect Technologies, Inc. Interposer and test assembly for testing electronic devices
CN101180728B (zh) * 2005-04-28 2011-06-08 Nxp股份有限公司 具有处于集成电路芯片顶部的用于电源线和接地线选路的无源综合基板的集成电路组件
US7371673B2 (en) * 2005-05-17 2008-05-13 Texas Instruments Incorporated Method and apparatus for attaching an IC package to a PCB assembly
US7250673B2 (en) * 2005-06-06 2007-07-31 Triquint Semiconductor, Inc. Signal isolation in a package substrate
TWI251861B (en) * 2005-06-16 2006-03-21 Etron Technology Inc Re-entrant Routing method and circuit structure
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7202552B2 (en) * 2005-07-15 2007-04-10 Silicon Matrix Pte. Ltd. MEMS package using flexible substrates, and method thereof
US20070080441A1 (en) * 2005-08-18 2007-04-12 Scott Kirkman Thermal expansion compensation graded IC package
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7622377B2 (en) * 2005-09-01 2009-11-24 Micron Technology, Inc. Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
JP4353328B2 (ja) * 2005-09-28 2009-10-28 エルピーダメモリ株式会社 半導体パッケージの製造方法及び半導体パッケージ
US7361843B2 (en) * 2005-09-28 2008-04-22 Dell Products L.P. AC coupling of power plane sections using improved capacitance stitching material
US7701052B2 (en) * 2005-10-21 2010-04-20 E. I. Du Pont De Nemours And Company Power core devices
US7576995B2 (en) * 2005-11-04 2009-08-18 Entorian Technologies, Lp Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US20070153490A1 (en) * 2005-12-30 2007-07-05 Benham John R Methods and apparatus for electromagnetically sampling signals using socket-package interface based interposer
US20070158821A1 (en) * 2006-01-11 2007-07-12 Leland Szewerenko Managed memory component
US7608920B2 (en) * 2006-01-11 2009-10-27 Entorian Technologies, Lp Memory card and method for devising
US7508058B2 (en) * 2006-01-11 2009-03-24 Entorian Technologies, Lp Stacked integrated circuit module
US20070164416A1 (en) * 2006-01-17 2007-07-19 James Douglas Wehrly Managed memory component
KR100744903B1 (ko) * 2006-02-22 2007-08-01 삼성전기주식회사 디커플링 기능을 갖는 다층 기판
US7629680B2 (en) * 2006-03-22 2009-12-08 Intel Corporation Direct power delivery into an electronic package
US7470984B2 (en) * 2006-03-23 2008-12-30 Intel Corporation Perpendicularly oriented electrically active element method and system
US7990727B1 (en) 2006-04-03 2011-08-02 Aprolase Development Co., Llc Ball grid array stack
US20070262429A1 (en) * 2006-05-15 2007-11-15 Staktek Group, L.P. Perimeter stacking system and method
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
KR100761468B1 (ko) * 2006-07-13 2007-09-27 삼성전자주식회사 반도체 장치 및 그 형성 방법
US7486525B2 (en) * 2006-08-04 2009-02-03 International Business Machines Corporation Temporary chip attach carrier
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
US7589398B1 (en) 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
US7616451B2 (en) * 2006-10-13 2009-11-10 Stmicroelectronics S.R.L. Semiconductor package substrate and method, in particular for MEMS devices
US7468553B2 (en) * 2006-10-20 2008-12-23 Entorian Technologies, Lp Stackable micropackages and stacked modules
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
US7629538B2 (en) * 2006-11-10 2009-12-08 The Boeing Company Stripline flex circuit
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US7750250B1 (en) 2006-12-22 2010-07-06 Amkor Technology, Inc. Blind via capture pad structure
US7752752B1 (en) 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
US7902662B2 (en) * 2007-04-02 2011-03-08 E.I. Du Pont De Nemours And Company Power core devices and methods of making thereof
US7619901B2 (en) * 2007-06-25 2009-11-17 Epic Technologies, Inc. Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system
US7714426B1 (en) 2007-07-07 2010-05-11 Keith Gann Ball grid array package format layers and structure
EP2019427B1 (en) * 2007-07-27 2010-09-22 Fujitsu Semiconductor Limited Low-noise flip-chip packages and flip chips thereof
US8323771B1 (en) 2007-08-15 2012-12-04 Amkor Technology, Inc. Straight conductor blind via capture pad structure and fabrication method
EP2186132B1 (en) 2007-08-15 2019-11-06 Tessera, Inc. Interconnection element with posts formed by plating
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US7838336B2 (en) * 2007-09-24 2010-11-23 International Business Machines Corporation Method and structure for dispensing chip underfill through an opening in the chip
JP2009123863A (ja) * 2007-11-14 2009-06-04 Tessera Interconnect Materials Inc バンプ構造形成方法及びバンプ構造
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US8395902B2 (en) * 2008-05-21 2013-03-12 International Business Machines Corporation Modular chip stack and packaging technology with voltage segmentation, regulation, integrated decoupling capacitance and cooling structure and process
US8288872B2 (en) * 2008-08-05 2012-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via layout
US8872329B1 (en) 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
US8552563B2 (en) * 2009-04-07 2013-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional semiconductor architecture
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
US8263492B2 (en) * 2009-04-29 2012-09-11 International Business Machines Corporation Through substrate vias
US8623753B1 (en) 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US8689437B2 (en) * 2009-06-24 2014-04-08 International Business Machines Corporation Method for forming integrated circuit assembly
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US8048794B2 (en) * 2009-08-18 2011-11-01 International Business Machines Corporation 3D silicon-silicon die stack structure and method for fine pitch interconnection and vertical heat transport
US8344512B2 (en) 2009-08-20 2013-01-01 International Business Machines Corporation Three-dimensional silicon interposer for low voltage low power systems
JP4930567B2 (ja) * 2009-10-02 2012-05-16 富士通株式会社 中継基板、プリント基板ユニットおよび中継基板の製造方法
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US7927919B1 (en) * 2009-12-03 2011-04-19 Powertech Technology Inc. Semiconductor packaging method to save interposer
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
US8324511B1 (en) * 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
CN102348324B (zh) * 2010-07-23 2016-02-10 伊姆贝拉电子有限公司 布线图案之间具有馈通导体的电子模块
US20120024562A1 (en) * 2010-07-29 2012-02-02 Kalman Andrew E Electical Panel for a Desktop Vacuum Chamber Assembly
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8791501B1 (en) * 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8643154B2 (en) * 2011-01-31 2014-02-04 Ibiden Co., Ltd. Semiconductor mounting device having multiple substrates connected via bumps
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US8846417B2 (en) * 2011-08-31 2014-09-30 Alta Devices, Inc. Device and method for individual finger isolation in an optoelectronic device
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US8767408B2 (en) * 2012-02-08 2014-07-01 Apple Inc. Three dimensional passive multi-component structures
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US8760195B2 (en) 2012-04-06 2014-06-24 Cypress Semiconductor Corporation Signal path aware routing of supply voltages
JP5968753B2 (ja) * 2012-10-15 2016-08-10 新光電気工業株式会社 配線基板
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101971281B1 (ko) * 2012-12-21 2019-04-22 에스케이하이닉스 주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
US8813016B1 (en) * 2013-01-28 2014-08-19 Taiwan Semiconductor Manufacturing Company Limited Multiple via connections using connectivity rings
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9079392B2 (en) * 2013-09-26 2015-07-14 Xerox Corporation Double sided flex for improved bump interconnect
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
WO2015096098A1 (en) * 2013-12-26 2015-07-02 Thomson Licensing Electronic board with anti-cracking performance
US9209141B2 (en) * 2014-02-26 2015-12-08 International Business Machines Corporation Shielded package assemblies with integrated capacitor
JP6341714B2 (ja) * 2014-03-25 2018-06-13 新光電気工業株式会社 配線基板及びその製造方法
US9659850B2 (en) * 2014-12-08 2017-05-23 Qualcomm Incorporated Package substrate comprising capacitor, redistribution layer and discrete coaxial connection
CN106663660B (zh) * 2014-12-24 2019-11-05 瑞萨电子株式会社 半导体装置
US10236208B2 (en) * 2016-06-16 2019-03-19 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
US10269716B2 (en) * 2016-07-01 2019-04-23 Intel Corporation Device, system and method to interconnect circuit components on a transparent substrate
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US9974174B1 (en) * 2016-10-26 2018-05-15 Nxp Usa, Inc. Package to board interconnect structure with built-in reference plane structure
US10870009B2 (en) 2017-01-04 2020-12-22 Cardiac Pacemakers, Inc. Buzzer apparatus
US10342131B1 (en) 2018-04-05 2019-07-02 Lg Electronics Inc. PCB laminated structure and mobile terminal having the same
WO2019194346A1 (ko) * 2018-04-05 2019-10-10 엘지전자 주식회사 Pcb 적층 구조체와 이를 포함하는 이동 단말기
CN111128961B (zh) * 2018-10-30 2022-04-26 精材科技股份有限公司 晶片封装体与电源模组
US20220319980A1 (en) * 2019-05-07 2022-10-06 Rambus Inc. Crosstalk cancelation structures in semiconductor packages
WO2021060679A1 (en) * 2019-09-27 2021-04-01 Samsung Electronics Co., Ltd. Electronic device including interposer
US11715755B2 (en) * 2020-06-15 2023-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for forming integrated high density MIM capacitor
US11817392B2 (en) * 2020-09-28 2023-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit
US11626696B2 (en) 2021-04-29 2023-04-11 GITech, Inc. Electrical interposer having shielded contacts and traces

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4088546A (en) 1977-03-01 1978-05-09 Westinghouse Electric Corp. Method of electroplating interconnections
US4271588A (en) 1977-12-12 1981-06-09 Motorola, Inc. Process of manufacturing a encapsulated hybrid circuit assembly
US4202007A (en) 1978-06-23 1980-05-06 International Business Machines Corporation Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers
JPS58180094A (ja) 1982-04-16 1983-10-21 株式会社日立製作所 多層プリント配線板の製造方法
FR2538989B1 (fr) 1982-12-30 1985-10-04 Thomson Csf Structure d'assemblage de circuits electroniques complexes, et procede d'amelioration de la fiabilite d'un tel assemblage
US4601526A (en) 1983-10-28 1986-07-22 Honeywell Inc. Integrated circuit chip carrier
US4597029A (en) 1984-03-19 1986-06-24 Trilogy Computer Development Partners, Ltd. Signal connection system for semiconductor chip
US4600970A (en) 1984-05-29 1986-07-15 Rca Corporation Leadless chip carriers having self-aligning mounting pads
JPS61266350A (ja) 1985-05-21 1986-11-26 株式会社日立製作所 配線回路用セラミック基板
JPH0634452B2 (ja) 1985-08-05 1994-05-02 株式会社日立製作所 セラミツクス回路基板
JPS6288346A (ja) 1985-10-15 1987-04-22 Hitachi Ltd 多層配線基板
JPS62287658A (ja) 1986-06-06 1987-12-14 Hitachi Ltd セラミックス多層回路板
JPS63249394A (ja) 1987-04-06 1988-10-17 日本電気株式会社 多層回路基板
US4922377A (en) 1987-11-16 1990-05-01 Hitachi, Ltd. Module and a substrate for the module
US4926241A (en) 1988-02-19 1990-05-15 Microelectronics And Computer Technology Corporation Flip substrate for chip mount
US5036431A (en) 1988-03-03 1991-07-30 Ibiden Co., Ltd. Package for surface mounted components
US4854038A (en) 1988-03-16 1989-08-08 International Business Machines Corporation Modularized fabrication of high performance printed circuit boards
JPH0247892A (ja) 1988-08-10 1990-02-16 Hitachi Ltd セラミック多層配線基板
US5019535A (en) 1989-03-28 1991-05-28 General Electric Company Die attachment method using nonconductive adhesive for use in high density interconnected assemblies
US5097393A (en) 1989-05-15 1992-03-17 Rogers Corporation Multilayer interconnect device and method of manufacture thereof
US4931134A (en) 1989-08-15 1990-06-05 Parlex Corporation Method of using laser routing to form a rigid/flex circuit board
US5468681A (en) 1989-08-28 1995-11-21 Lsi Logic Corporation Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias
DE4003345C1 (ja) 1990-02-05 1991-08-08 Fa. Carl Freudenberg, 6940 Weinheim, De
JP2518092B2 (ja) * 1990-06-18 1996-07-24 日本電気株式会社 電子回路モジュ―ル
JP2551224B2 (ja) * 1990-10-17 1996-11-06 日本電気株式会社 多層配線基板および多層配線基板の製造方法
JP2996510B2 (ja) 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
EP0506225A3 (en) 1991-03-26 1993-11-24 Ibm Integrated circuit chip package
JP2966972B2 (ja) 1991-07-05 1999-10-25 株式会社日立製作所 半導体チップキャリアとそれを実装したモジュール及びそれを組み込んだ電子機器
JP3014503B2 (ja) 1991-08-05 2000-02-28 日本特殊陶業株式会社 集積回路用パッケージ
US5367764A (en) 1991-12-31 1994-11-29 Tessera, Inc. Method of making a multi-layer circuit assembly
JP3026465B2 (ja) 1992-03-10 2000-03-27 株式会社日立製作所 セラミック薄膜混成配線基板および製造方法
KR950012658B1 (ko) 1992-07-24 1995-10-19 삼성전자주식회사 반도체 칩 실장방법 및 기판 구조체
US5264729A (en) 1992-07-29 1993-11-23 Lsi Logic Corporation Semiconductor package having programmable interconnect
US5544017A (en) 1992-08-05 1996-08-06 Fujitsu Limited Multichip module substrate
DE69330450T2 (de) 1992-08-05 2001-11-08 Fujitsu Ltd Dreidimensionaler Multichipmodul
US5854534A (en) * 1992-08-05 1998-12-29 Fujitsu Limited Controlled impedence interposer substrate
JP3105089B2 (ja) 1992-09-11 2000-10-30 株式会社東芝 半導体装置
US5386627A (en) 1992-09-29 1995-02-07 International Business Machines Corporation Method of fabricating a multi-layer integrated circuit chip interposer
US5375041A (en) 1992-12-02 1994-12-20 Intel Corporation Ra-tab array bump tab tape based I.C. package
US5354955A (en) 1992-12-02 1994-10-11 International Business Machines Corporation Direct jump engineering change system
US5325268A (en) 1993-01-28 1994-06-28 National Semiconductor Corporation Interconnector for a multi-chip module or package
US5450290A (en) 1993-02-01 1995-09-12 International Business Machines Corporation Printed circuit board with aligned connections and method of making same
US5418689A (en) 1993-02-01 1995-05-23 International Business Machines Corporation Printed circuit board or card for direct chip attachment and fabrication thereof
JPH0828580B2 (ja) 1993-04-21 1996-03-21 日本電気株式会社 配線基板構造及びその製造方法
US5419038A (en) 1993-06-17 1995-05-30 Fujitsu Limited Method for fabricating thin-film interconnector
US5428190A (en) 1993-07-02 1995-06-27 Sheldahl, Inc. Rigid-flex board with anisotropic interconnect and method of manufacture
US5382759A (en) 1993-09-28 1995-01-17 Trw Inc. Massive parallel interconnection attachment using flexible circuit
US5386341A (en) 1993-11-01 1995-01-31 Motorola, Inc. Flexible substrate folded in a U-shape with a rigidizer plate located in the notch of the U-shape
US5435733A (en) 1993-11-12 1995-07-25 Hughes Aircraft Company Connector assembly for microelectronic multi-chip-module
US5367435A (en) 1993-11-16 1994-11-22 International Business Machines Corporation Electronic package structure and method of making same
US5448020A (en) 1993-12-17 1995-09-05 Pendse; Rajendra D. System and method for forming a controlled impedance flex circuit
US5479110A (en) 1994-01-13 1995-12-26 Advanpro Corporation Printed flexible circuit terminations and method of manufacture
US6080596A (en) 1994-06-23 2000-06-27 Cubic Memory Inc. Method for forming vertical interconnect process for silicon segments with dielectric isolation
US5590460A (en) 1994-07-19 1997-01-07 Tessera, Inc. Method of making multilayer circuit
US5719749A (en) 1994-09-26 1998-02-17 Sheldahl, Inc. Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board
US5530288A (en) 1994-10-12 1996-06-25 International Business Machines Corporation Passive interposer including at least one passive electronic component
US5477933A (en) 1994-10-24 1995-12-26 At&T Corp. Electronic device interconnection techniques
US5491612A (en) 1995-02-21 1996-02-13 Fairchild Space And Defense Corporation Three-dimensional modular assembly of integrated circuits
US5691041A (en) 1995-09-29 1997-11-25 International Business Machines Corporation Socket for semi-permanently connecting a solder ball grid array device using a dendrite interposer
US5789815A (en) 1996-04-23 1998-08-04 Motorola, Inc. Three dimensional semiconductor package having flexible appendages
US5708568A (en) 1996-06-17 1998-01-13 Sundstrand Corporation Electronic module with low impedance ground connection using flexible circuits
US6020220A (en) 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
US5707881A (en) 1996-09-03 1998-01-13 Motorola, Inc. Test structure and method for performing burn-in testing of a semiconductor product wafer
US6110760A (en) 1998-02-12 2000-08-29 Micron Technology, Inc. Methods of forming electrically conductive interconnections and electrically interconnected substrates
US6060383A (en) 1998-08-10 2000-05-09 Nogami; Takeshi Method for making multilayered coaxial interconnect structure
US6066889A (en) * 1998-09-22 2000-05-23 International Business Machines Corporation Methods of selectively filling apertures
US6081026A (en) * 1998-11-13 2000-06-27 Fujitsu Limited High density signal interposer with power and ground wrap
US6239485B1 (en) * 1998-11-13 2001-05-29 Fujitsu Limited Reduced cross-talk noise high density signal interposer with power and ground wrap
US6221769B1 (en) * 1999-03-05 2001-04-24 International Business Machines Corporation Method for integrated circuit power and electrical connections via through-wafer interconnects
US6278181B1 (en) * 1999-06-28 2001-08-21 Advanced Micro Devices, Inc. Stacked multi-chip modules using C4 interconnect technology having improved thermal management
US6291272B1 (en) * 1999-12-23 2001-09-18 International Business Machines Corporation Structure and process for making substrate packages for high frequency application

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134553A (ja) * 2000-10-30 2002-05-10 Nec Corp 半導体装置の接続構造
JP2011135112A (ja) * 2000-10-30 2011-07-07 Nec Corp 半導体装置の接続構造
JP2002352955A (ja) * 2001-03-19 2002-12-06 Seiko Epson Corp 表示装置の製造方法及び表示装置並びに電子機器
US6903431B2 (en) * 2003-05-28 2005-06-07 Intel Corporation Substrate method and apparatus
US20200273824A1 (en) * 2019-02-22 2020-08-27 Intel Corporation Transceiver die interconnect interfaces

Also Published As

Publication number Publication date
US6521530B2 (en) 2003-02-18
US20020076919A1 (en) 2002-06-20
US6239485B1 (en) 2001-05-29

Similar Documents

Publication Publication Date Title
JP2000164765A (ja) 電源及び接地ラップを具備したクロスト―クノイズ低減形の高密度信号介挿体、並びに、介挿体の製造方法
US6081026A (en) High density signal interposer with power and ground wrap
TWI692048B (zh) 背側鑽孔嵌入晶粒式基板
CN101515554B (zh) 半导体器件的制造方法、半导体器件以及配线基板
US6835597B2 (en) Semiconductor package
JP2902937B2 (ja) 高性能コンピュータ用の３次元パッケージおよび構造
US7800916B2 (en) Circuitized substrate with internal stacked semiconductor chips, method of making same, electrical assembly utilizing same and information handling system utilizing same
JPH0658941B2 (ja) コンピュータシステム内への機能的サブシステム形成方法
US7226809B2 (en) Semiconductor devices and semiconductor device components with peripherally located, castellated contacts, assemblies and packages including such semiconductor devices or packages and associated methods
US6876088B2 (en) Flex-based IC package construction employing a balanced lamination
EP0575806A2 (en) Package for integrated circuit chips
JP2005515611A (ja) インターポーザを有する高性能低コスト超小型回路パッケージ
JPH0697225A (ja) 半導体装置
US20040021210A1 (en) Semiconductor packaging apparatus
US20090085192A1 (en) Packaging substrate structure having semiconductor chip embedded therein and fabricating method thereof
JPH08316377A (ja) 電子パッケージング構造
JPH0774979B2 (ja) フレキシブル基板を有するコンピュータシステム
US6538213B1 (en) High density design for organic chip carriers
JPH06163809A (ja) 集積回路素子およびその製造方法
JP4521251B2 (ja) 配線性が高いマイクロビア基板
US20090133917A1 (en) Multilayered Circuit Board for Connection to Bumps
EP0521720A1 (en) Heat-dissipating multi-layer circuit board
US8063481B2 (en) High-speed memory package
JP2529987B2 (ja) 多層印刷配線板装置の製造方法
JPH01175296A (ja) 多層印刷配線板装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070206