JP2003304065A - 回路基板装置及びその製造方法、並びに半導体装置及びその製造方法 - Google Patents
回路基板装置及びその製造方法、並びに半導体装置及びその製造方法Info
- Publication number
- JP2003304065A JP2003304065A JP2002105549A JP2002105549A JP2003304065A JP 2003304065 A JP2003304065 A JP 2003304065A JP 2002105549 A JP2002105549 A JP 2002105549A JP 2002105549 A JP2002105549 A JP 2002105549A JP 2003304065 A JP2003304065 A JP 2003304065A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- layer
- group
- board
- pattern conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 113
- 239000004065 semiconductor Substances 0.000 title claims description 90
- 239000004020 conductor Substances 0.000 claims abstract description 170
- 238000000034 method Methods 0.000 claims abstract description 83
- 239000010409 thin film Substances 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims description 193
- 238000007689 inspection Methods 0.000 claims description 45
- 238000005304 joining Methods 0.000 claims description 30
- 239000010410 layer Substances 0.000 description 217
- 229910052751 metal Inorganic materials 0.000 description 25
- 239000002184 metal Substances 0.000 description 25
- 239000000463 material Substances 0.000 description 16
- 239000010408 film Substances 0.000 description 15
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- RNFJDJUURJAICM-UHFFFAOYSA-N 2,2,4,4,6,6-hexaphenoxy-1,3,5-triaza-2$l^{5},4$l^{5},6$l^{5}-triphosphacyclohexa-1,3,5-triene Chemical compound N=1P(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP=1(OC=1C=CC=CC=1)OC1=CC=CC=C1 RNFJDJUURJAICM-UHFFFAOYSA-N 0.000 description 7
- 239000003063 flame retardant Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 229920000106 Liquid crystal polymer Polymers 0.000 description 6
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 6
- 229920001955 polyphenylene ether Polymers 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 229920000636 poly(norbornene) polymer Polymers 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000003929 acidic solution Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 229920005672 polyolefin resin Polymers 0.000 description 2
- -1 polytetrafluoroethylene Polymers 0.000 description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000007766 curtain coating Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- JFNLZVQOOSMTJK-KNVOCYPGSA-N norbornene Chemical compound C1[C@@H]2CC[C@H]1C=C2 JFNLZVQOOSMTJK-KNVOCYPGSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- WYXIGTJNYDDFFH-UHFFFAOYSA-Q triazanium;borate Chemical compound [NH4+].[NH4+].[NH4+].[O-]B([O-])[O-] WYXIGTJNYDDFFH-UHFFFAOYSA-Q 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
- H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0352—Differences between the conductors of different layers of a multilayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/467—Adding a circuit layer by thin film methods
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 パターン導体の反りやうねりを抑制させる。
【解決手段】 薄膜技術により形成されたパターン導体
と絶縁部とからなる回路部２と、主面から露出する接続
端子部１４を有する多層配線基板３とを備え、回路部２
が、ダミー基板上に形成され、パターン導体と接続端子
部１４とを接続させるように多層配線基板３に接合され
た後に、ダミー基板を除去させることで、多層配線基板
３上に、回路部２厚み方向の反りやうねりが抑制された
パターン導体を有する回路部２が形成される。
と絶縁部とからなる回路部２と、主面から露出する接続
端子部１４を有する多層配線基板３とを備え、回路部２
が、ダミー基板上に形成され、パターン導体と接続端子
部１４とを接続させるように多層配線基板３に接合され
た後に、ダミー基板を除去させることで、多層配線基板
３上に、回路部２厚み方向の反りやうねりが抑制された
パターン導体を有する回路部２が形成される。
Description
【０００１】
【発明の属する技術分野】本発明は、パターン導体が好
適に形成された回路基板装置及びその製造方法、並びに
半導体装置及びその製造方法に関する。
適に形成された回路基板装置及びその製造方法、並びに
半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】近年では、電子機器の軽薄短小化、高機
能化、多機能化に伴い、例えば半導体チップ等の機能性
素子を基板等に高密度の実装する実装技術の確立が求め
られている。機能性素子を基板に実装する際は、例えば
ＱＦＰ（Quad Flat Package）やＳＯＰ（Small Outline
Package）等のモールドパッケージや、ＢＧＡ（BallGr
id Array）やＣＳＰ（Chip Scale Package）等のより小
型化されたパッケージや、複数の半導体チップ等を実装
させるマルチチップモジュール（ＭＣＭ：Multi−Chip
Module）等の形態で行われる。
能化、多機能化に伴い、例えば半導体チップ等の機能性
素子を基板等に高密度の実装する実装技術の確立が求め
られている。機能性素子を基板に実装する際は、例えば
ＱＦＰ（Quad Flat Package）やＳＯＰ（Small Outline
Package）等のモールドパッケージや、ＢＧＡ（BallGr
id Array）やＣＳＰ（Chip Scale Package）等のより小
型化されたパッケージや、複数の半導体チップ等を実装
させるマルチチップモジュール（ＭＣＭ：Multi−Chip
Module）等の形態で行われる。
【０００３】ＢＧＡ、ＣＳＰやＭＣＭといった機能性素
子の実装形態においては、例えば半導体チップを配線基
板にベアチップ実装し、配線基板の半導体チップが実装
された面とは反対側の面に電極ランド等を配置し、この
電極ランドをマザーボードへの接続端子とする構成にな
っている。
子の実装形態においては、例えば半導体チップを配線基
板にベアチップ実装し、配線基板の半導体チップが実装
された面とは反対側の面に電極ランド等を配置し、この
電極ランドをマザーボードへの接続端子とする構成にな
っている。
【０００４】半導体チップが実装される基板としては、
例えばガラスエポキシ基板やポリイミド基板等の有機配
線基板、セラミック基板等の無機配線基板を用いる。特
に、接続ピンといった接続端子を多数備えるような半導
体チップを実装したり、ＭＣＭ実装に用いられる有機配
線基板としては、図１４に示すように、多層配線基板１
００、いわゆるＦＲ（Flame Retardant）基板等が用い
られる。この多層配線基板１００は、例えばレーザ加工
等により多層に形成されたパターン導体１０１同士を接
続させるビアホール１０２が直径を５０μｍ程度にして
形成されている。また、この多層配線基板１００は、パ
ターン導体１０１における線路の幅も１００μｍ程度ま
で細く形成させることが可能である。
例えばガラスエポキシ基板やポリイミド基板等の有機配
線基板、セラミック基板等の無機配線基板を用いる。特
に、接続ピンといった接続端子を多数備えるような半導
体チップを実装したり、ＭＣＭ実装に用いられる有機配
線基板としては、図１４に示すように、多層配線基板１
００、いわゆるＦＲ（Flame Retardant）基板等が用い
られる。この多層配線基板１００は、例えばレーザ加工
等により多層に形成されたパターン導体１０１同士を接
続させるビアホール１０２が直径を５０μｍ程度にして
形成されている。また、この多層配線基板１００は、パ
ターン導体１０１における線路の幅も１００μｍ程度ま
で細く形成させることが可能である。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た多層配線基板１００では、半導体チップの更なる多ピ
ン化や接続ピン間隔の狭ピッチ化に伴い、半導体チップ
を実装させる面におけるパターン導体１０１の高密度化
が要求されている。将来的に、ＭＣＭ実装においては、
半導体チップに対する配線数が数千〜数万程度になるた
め、パターン導体１０１の更なる高密度化が要求され
る。
た多層配線基板１００では、半導体チップの更なる多ピ
ン化や接続ピン間隔の狭ピッチ化に伴い、半導体チップ
を実装させる面におけるパターン導体１０１の高密度化
が要求されている。将来的に、ＭＣＭ実装においては、
半導体チップに対する配線数が数千〜数万程度になるた
め、パターン導体１０１の更なる高密度化が要求され
る。
【０００６】この多層配線基板１００においては、複数
の半導体チップ等を多数の導体パターンに接続させる場
合、実装させる面積を大きくするか、パターン導体１０
１を更に多層に形成させる必要がある。この場合、多層
配線基板１００では、パターン導体１０１の線路長が増
大し、パターン導体１０１の多層化によりビアホール１
０２の数が増えてしまうことから、パターン導体１０１
におけるＬ，Ｃ，Ｒ成分が増大して電気特性が劣化して
しまうことがある。
の半導体チップ等を多数の導体パターンに接続させる場
合、実装させる面積を大きくするか、パターン導体１０
１を更に多層に形成させる必要がある。この場合、多層
配線基板１００では、パターン導体１０１の線路長が増
大し、パターン導体１０１の多層化によりビアホール１
０２の数が増えてしまうことから、パターン導体１０１
におけるＬ，Ｃ，Ｒ成分が増大して電気特性が劣化して
しまうことがある。
【０００７】また、この多層配線基板１００を製造する
際においては、パターン導体１０１の多層化に伴い、製
造する際の製造工程が複雑になり製造時間の増大や、歩
留まりの低下といった問題もある。
際においては、パターン導体１０１の多層化に伴い、製
造する際の製造工程が複雑になり製造時間の増大や、歩
留まりの低下といった問題もある。
【０００８】一方、この多層配線基板１００の代わりと
しては、例えばＳｉ基板やガラス基板等の無機配線基板
を用いることもできる。これらＳｉ基板やガラス基板で
は、その表面が平滑性に優れ、耐熱性も有していること
から、半導体チップ等を実装させる実装面に薄膜技術等
で上述した多層配線基板１００よりも微細な線路でパタ
ーン導体を形成させることができる。
しては、例えばＳｉ基板やガラス基板等の無機配線基板
を用いることもできる。これらＳｉ基板やガラス基板で
は、その表面が平滑性に優れ、耐熱性も有していること
から、半導体チップ等を実装させる実装面に薄膜技術等
で上述した多層配線基板１００よりも微細な線路でパタ
ーン導体を形成させることができる。
【０００９】しかしながら、これらＳｉ基板やガラス基
板では、ビアホール等の形成が困難であり、半導体チッ
プの実装面とは反対側の面にマザーボートの接続端子と
なる電極ランドを形成することができないことから、半
導体チップの実装基板として使用することが難しいとい
った問題がある。
板では、ビアホール等の形成が困難であり、半導体チッ
プの実装面とは反対側の面にマザーボートの接続端子と
なる電極ランドを形成することができないことから、半
導体チップの実装基板として使用することが難しいとい
った問題がある。
【００１０】そこで、本発明は、このような従来の実情
に鑑みて提案されたものであり、電気特性及び高周波特
性に優れると共に、製造時間や製造コストの増大や、歩
留まりの低下を抑制させることが可能な回路基板装置及
びその製造方法、並びに半導体装置及びその製造方法を
提供することを目的に提案されたものである。
に鑑みて提案されたものであり、電気特性及び高周波特
性に優れると共に、製造時間や製造コストの増大や、歩
留まりの低下を抑制させることが可能な回路基板装置及
びその製造方法、並びに半導体装置及びその製造方法を
提供することを目的に提案されたものである。
【００１１】
【課題を解決するための手段】上述した目的を達成する
本発明に係る回路基板装置は、薄膜技術により形成され
たパターン導体と絶縁部とからなる配線層を一層以上有
し、配線層の最上層上にパターン導体に接続されたラン
ド部が形成された回路部と、主面から露出する接続部を
有する多層配線基板とを備え、回路部が、表面が平坦化
されたダミー基板上に剥離層を介して形成され、ランド
部と接続部とを接続させるように多層配線基板の主面に
接合された後に、剥離層で剥離してダミー基板及び剥離
層を除去させることで、多層配線基板の主面上に回路部
が形成された構成となっている。
本発明に係る回路基板装置は、薄膜技術により形成され
たパターン導体と絶縁部とからなる配線層を一層以上有
し、配線層の最上層上にパターン導体に接続されたラン
ド部が形成された回路部と、主面から露出する接続部を
有する多層配線基板とを備え、回路部が、表面が平坦化
されたダミー基板上に剥離層を介して形成され、ランド
部と接続部とを接続させるように多層配線基板の主面に
接合された後に、剥離層で剥離してダミー基板及び剥離
層を除去させることで、多層配線基板の主面上に回路部
が形成された構成となっている。
【００１２】この回路基板装置は、表面が平坦化された
ダミー基板上に剥離層を介して回路部が形成されると共
に、薄膜技術によるパターン導体を有する回路部が多層
配線基板の主面に接合された後に、ダミー基板及び剥離
層が除去されることで形成されることになる。これによ
り、この回路配線基板では、回路部の厚み方向の反りや
うねりが抑制されることから、多層配線基板の主面上
に、微細で高精度に形成されたパターン導体を有する回
路部が形成される。
ダミー基板上に剥離層を介して回路部が形成されると共
に、薄膜技術によるパターン導体を有する回路部が多層
配線基板の主面に接合された後に、ダミー基板及び剥離
層が除去されることで形成されることになる。これによ
り、この回路配線基板では、回路部の厚み方向の反りや
うねりが抑制されることから、多層配線基板の主面上
に、微細で高精度に形成されたパターン導体を有する回
路部が形成される。
【００１３】上述した目的を達成する本発明に係る回路
基板装置の製造方法は、表面が平坦化されたダミー基板
上に、薄膜技術により形成されたパターン導体と絶縁部
とからなる配線層を一層以上有し、配線層の最上層上に
パターン導体に接続されたランド部が形成された回路部
を、剥離層を介して形成させる回路部形成工程と、主面
から露出する接続部を有する多層配線基板を形成する基
板形成工程と、回路部を、ランド部と接続部とを接続さ
せるように多層配線基板の主面に接合する接合工程と、
ダミー基板及び剥離層を、回路部から剥離層を剥離する
ことで除去する除去工程とを有している。
基板装置の製造方法は、表面が平坦化されたダミー基板
上に、薄膜技術により形成されたパターン導体と絶縁部
とからなる配線層を一層以上有し、配線層の最上層上に
パターン導体に接続されたランド部が形成された回路部
を、剥離層を介して形成させる回路部形成工程と、主面
から露出する接続部を有する多層配線基板を形成する基
板形成工程と、回路部を、ランド部と接続部とを接続さ
せるように多層配線基板の主面に接合する接合工程と、
ダミー基板及び剥離層を、回路部から剥離層を剥離する
ことで除去する除去工程とを有している。
【００１４】この回路基板装置の製造方法では、表面が
平坦化されたダミー基板上に回路部が剥離層を介して形
成されると共に、薄膜技術によるパターン導体を有する
回路部が多層配線基板の主面に接合された後に、ダミー
基板及び剥離層が除去されることで回路基板装置が形成
される。これにより、この回路基板装置の製造方法で
は、多層配線基板の主面上に、厚み方向の反りやうねり
が抑制されることによって微細で高精度に形成されたパ
ターン導体を有する回路部が形成された回路基板装置が
得られる。
平坦化されたダミー基板上に回路部が剥離層を介して形
成されると共に、薄膜技術によるパターン導体を有する
回路部が多層配線基板の主面に接合された後に、ダミー
基板及び剥離層が除去されることで回路基板装置が形成
される。これにより、この回路基板装置の製造方法で
は、多層配線基板の主面上に、厚み方向の反りやうねり
が抑制されることによって微細で高精度に形成されたパ
ターン導体を有する回路部が形成された回路基板装置が
得られる。
【００１５】上述した目的を達成する本発明に係る回路
基板装置の製造方法は、表面が平坦化されたダミー基板
上に、薄膜技術により形成されたパターン導体と絶縁部
とからなる配線層を一層以上有し、配線層の最上層上に
パターン導体に接続されたランド部を備える回路部が複
数並べられた回路群を、剥離層を介して形成する回路群
形成工程と、回路群に対し、パターン導体が適切に形成
されているか否かを判別する所定の検査を回路部毎に施
す検査工程と、ダミー基板上に回路群を形成させた状態
で、ダミー基板と回路群とを回路部毎に分割する分割工
程と、検査工程でパターン導体が適切に形成されている
と判別された回路部だけを選出する選出工程と、主面か
ら露出する接続部を有する多層配線基板を形成する基板
形成工程と、選出工程で選出された回路部を、ランド部
と接続部とを接続させるように多層配線基板の主面に接
合する接合工程と、ダミー基板及び剥離層を、回路部か
ら剥離層を剥離することで除去する除去工程とを有して
いる。
基板装置の製造方法は、表面が平坦化されたダミー基板
上に、薄膜技術により形成されたパターン導体と絶縁部
とからなる配線層を一層以上有し、配線層の最上層上に
パターン導体に接続されたランド部を備える回路部が複
数並べられた回路群を、剥離層を介して形成する回路群
形成工程と、回路群に対し、パターン導体が適切に形成
されているか否かを判別する所定の検査を回路部毎に施
す検査工程と、ダミー基板上に回路群を形成させた状態
で、ダミー基板と回路群とを回路部毎に分割する分割工
程と、検査工程でパターン導体が適切に形成されている
と判別された回路部だけを選出する選出工程と、主面か
ら露出する接続部を有する多層配線基板を形成する基板
形成工程と、選出工程で選出された回路部を、ランド部
と接続部とを接続させるように多層配線基板の主面に接
合する接合工程と、ダミー基板及び剥離層を、回路部か
ら剥離層を剥離することで除去する除去工程とを有して
いる。
【００１６】この回路基板装置の製造方法では、検査工
程で回路群の回路部毎にパターン導体が適切に形成され
ているか判別され、選出工程でパターン導体が適切に形
成されている回路部だけを選出することから、不具合の
ない回路部だけを多層配線基板に接合させることが可能
となり、歩留まりを向上させる。
程で回路群の回路部毎にパターン導体が適切に形成され
ているか判別され、選出工程でパターン導体が適切に形
成されている回路部だけを選出することから、不具合の
ない回路部だけを多層配線基板に接合させることが可能
となり、歩留まりを向上させる。
【００１７】また、この回路基板装置の製造方法では、
回路部を多層配線基板に接合した後にダミー基板が除去
されることから、多層配線基板の主面上に、厚み方向の
反りやうねりが抑制されて微細で高精度に形成されたパ
ターン導体を有する回路部が形成された回路基板装置が
得られる。
回路部を多層配線基板に接合した後にダミー基板が除去
されることから、多層配線基板の主面上に、厚み方向の
反りやうねりが抑制されて微細で高精度に形成されたパ
ターン導体を有する回路部が形成された回路基板装置が
得られる。
【００１８】上述した目的を達成する本発明に係る回路
基板装置の製造方法は、表面が平坦化されたダミー基板
上に、薄膜技術により形成されたパターン導体と絶縁部
とからなる配線層を一層以上有し、配線層の最上層上に
パターン導体に接続されたランド部を備える回路部が複
数並べられた回路群を、剥離層を介して形成する回路群
形成工程と、主面から露出する接続部を有する多層配線
基板が回路群の回路部と相対するように複数並べられた
基板群を形成する基板群形成工程と、回路部のランド部
と、回路部と相対する位置の多層配線基板の接続部とを
接続させるように、回路群と基板群とを接合する接合工
程と、ダミー基板及び剥離層を、回路群から剥離層を剥
離することによって除去する除去工程と、回路群と基板
群とが接合された状態で、回路群と基板群とを回路部毎
に一括して分割する分割工程とを有している。
基板装置の製造方法は、表面が平坦化されたダミー基板
上に、薄膜技術により形成されたパターン導体と絶縁部
とからなる配線層を一層以上有し、配線層の最上層上に
パターン導体に接続されたランド部を備える回路部が複
数並べられた回路群を、剥離層を介して形成する回路群
形成工程と、主面から露出する接続部を有する多層配線
基板が回路群の回路部と相対するように複数並べられた
基板群を形成する基板群形成工程と、回路部のランド部
と、回路部と相対する位置の多層配線基板の接続部とを
接続させるように、回路群と基板群とを接合する接合工
程と、ダミー基板及び剥離層を、回路群から剥離層を剥
離することによって除去する除去工程と、回路群と基板
群とが接合された状態で、回路群と基板群とを回路部毎
に一括して分割する分割工程とを有している。
【００１９】この回路基板装置の製造方法では、接合工
程で回路群と基板群とを接合し、除去工程でダミー基板
を除去した後に、分割工程で回路群と基板群とを接合さ
せたまま回路部毎に分割することから、回路基板装置を
一括して製造させることが可能となり、歩留まりの向上
や製造時間の短縮が図られる。
程で回路群と基板群とを接合し、除去工程でダミー基板
を除去した後に、分割工程で回路群と基板群とを接合さ
せたまま回路部毎に分割することから、回路基板装置を
一括して製造させることが可能となり、歩留まりの向上
や製造時間の短縮が図られる。
【００２０】また、この回路基板装置の製造方法では、
回路群を基板群に接合した後にダミー基板が除去される
ことから、多層配線基板の主面上に、厚み方向の反りや
うねりが抑制されて微細で高精度に形成されたパターン
導体を有する回路部が形成された回路基板装置が得られ
る。
回路群を基板群に接合した後にダミー基板が除去される
ことから、多層配線基板の主面上に、厚み方向の反りや
うねりが抑制されて微細で高精度に形成されたパターン
導体を有する回路部が形成された回路基板装置が得られ
る。
【００２１】上述した目的を達成する本発明に係る回路
基板装置の製造方法は、表面が平坦化されたダミー基板
上に、薄膜技術により形成されたパターン導体と絶縁部
とからなる配線層を一層以上有し、配線層の最上層上に
パターン導体に接続されたランド部を備える回路部が複
数並べられた回路群を、剥離層を介して形成する回路群
形成工程と、回路群に対し、パターン導体が適切に形成
されているか否かを判別する所定の検査を回路部毎に施
す検査工程と、主面から露出する接続部を有する多層配
線基板を形成する基板形成工程と、多層配線基板を、検
査工程でパターン導体が適切に形成されていると判別さ
れた回路部だけに、ランド部と接続部とを接続させるよ
うに接合する接合工程と、ダミー基板及び剥離層を、回
路群から剥離層を剥離することで除去する除去工程と、
多層配線基板が接合させた状態で、回路群を回路部毎に
分割する分割工程とを有している。
基板装置の製造方法は、表面が平坦化されたダミー基板
上に、薄膜技術により形成されたパターン導体と絶縁部
とからなる配線層を一層以上有し、配線層の最上層上に
パターン導体に接続されたランド部を備える回路部が複
数並べられた回路群を、剥離層を介して形成する回路群
形成工程と、回路群に対し、パターン導体が適切に形成
されているか否かを判別する所定の検査を回路部毎に施
す検査工程と、主面から露出する接続部を有する多層配
線基板を形成する基板形成工程と、多層配線基板を、検
査工程でパターン導体が適切に形成されていると判別さ
れた回路部だけに、ランド部と接続部とを接続させるよ
うに接合する接合工程と、ダミー基板及び剥離層を、回
路群から剥離層を剥離することで除去する除去工程と、
多層配線基板が接合させた状態で、回路群を回路部毎に
分割する分割工程とを有している。
【００２２】この回路基板装置の製造方法では、検査工
程で回路群の回路部毎にパターン導体がそれぞれ適切に
形成されているか判別し、接合工程で回路群のうち、パ
ターン導体が適切に形成されている回路部だけに多層配
線基板を接合し、除去工程でダミー基板を除去した後
に、分割工程で回路群を基板群に接合されたまま回路部
毎に分割することから、不具合のない回路部だけに多層
配線基板が接合された回路基板装置を一括して複数製造
させることが可能となり、歩留まりの大幅な向上や製造
時間の大幅な短縮が図られる。
程で回路群の回路部毎にパターン導体がそれぞれ適切に
形成されているか判別し、接合工程で回路群のうち、パ
ターン導体が適切に形成されている回路部だけに多層配
線基板を接合し、除去工程でダミー基板を除去した後
に、分割工程で回路群を基板群に接合されたまま回路部
毎に分割することから、不具合のない回路部だけに多層
配線基板が接合された回路基板装置を一括して複数製造
させることが可能となり、歩留まりの大幅な向上や製造
時間の大幅な短縮が図られる。
【００２３】また、この回路基板装置の製造方法では、
回路群を多層配線基板に接合した後にダミー基板が除去
されることから、多層配線基板の主面上に、厚み方向の
反りやうねりが抑制されて微細で高精度に形成されたパ
ターン導体を有する回路部が形成された回路基板装置が
得られる。
回路群を多層配線基板に接合した後にダミー基板が除去
されることから、多層配線基板の主面上に、厚み方向の
反りやうねりが抑制されて微細で高精度に形成されたパ
ターン導体を有する回路部が形成された回路基板装置が
得られる。
【００２４】上述した目的を達成する本発明に係る半導
体装置は、薄膜技術により形成されたパターン導体と絶
縁部とからなる配線層を一層以上有し、配線層の最上層
上にパターン導体に接続されたランド部が形成された回
路部と、主面から露出する接続部を有する多層配線基板
とを有する回路基板部と、回路基板部上に、パターン導
体と電気的に接続させることで実装された半導体チップ
とを備え、回路基板部が、回路部を表面が平坦化された
ダミー基板上に剥離層を介して形成させ、ランド部と接
続部とを接続させるように多層配線基板の主面に回路部
を接合させた後に、剥離層で剥離してダミー基板及び剥
離層を除去させることで、多層配線基板の主面上に回路
部が形成された構成となっている。
体装置は、薄膜技術により形成されたパターン導体と絶
縁部とからなる配線層を一層以上有し、配線層の最上層
上にパターン導体に接続されたランド部が形成された回
路部と、主面から露出する接続部を有する多層配線基板
とを有する回路基板部と、回路基板部上に、パターン導
体と電気的に接続させることで実装された半導体チップ
とを備え、回路基板部が、回路部を表面が平坦化された
ダミー基板上に剥離層を介して形成させ、ランド部と接
続部とを接続させるように多層配線基板の主面に回路部
を接合させた後に、剥離層で剥離してダミー基板及び剥
離層を除去させることで、多層配線基板の主面上に回路
部が形成された構成となっている。
【００２５】この半導体装置は、回路部を表面が平坦化
されたダミー基板上に剥離層を介して形成させると共
に、薄膜技術によるパターン導体を有する回路部を多層
配線基板の主面に接合させた後に、ダミー基板及び剥離
層を除去させることで回路基板部が形成されることにな
る。これにより、この半導体装置では、回路配線基板部
における回路部の厚み方向の反りやうねりが抑制される
ことから、多層配線基板の主面上に、微細で高精度に形
成されたパターン導体を有する回路部が形成される。
されたダミー基板上に剥離層を介して形成させると共
に、薄膜技術によるパターン導体を有する回路部を多層
配線基板の主面に接合させた後に、ダミー基板及び剥離
層を除去させることで回路基板部が形成されることにな
る。これにより、この半導体装置では、回路配線基板部
における回路部の厚み方向の反りやうねりが抑制される
ことから、多層配線基板の主面上に、微細で高精度に形
成されたパターン導体を有する回路部が形成される。
【００２６】上述した目的を達成する本発明に係る半導
体装置の製造方法は、表面が平坦化されたダミー基板上
に、薄膜技術により形成されたパターン導体と絶縁部と
からなる配線層を一層以上有し、配線層の最上層上にパ
ターン導体に接続されたランド部が形成された回路部
を、剥離層を介して形成させる回路部形成工程と、主面
から露出する接続部を有する多層配線基板を形成する基
板形成工程と、回路部を、ランド部と接続部とを接続さ
せるように多層配線基板の主面に接合する接合工程と、
ダミー基板及び剥離層を、回路部から剥離層を剥離する
ことで除去する除去工程とを経ることで回路基板部を形
成する回路基板部形成工程と、回路基板部上に、パター
ン導体と半導体チップとを電気的に接続させることで、
半導体チップを実装させる実装工程とを有している。
体装置の製造方法は、表面が平坦化されたダミー基板上
に、薄膜技術により形成されたパターン導体と絶縁部と
からなる配線層を一層以上有し、配線層の最上層上にパ
ターン導体に接続されたランド部が形成された回路部
を、剥離層を介して形成させる回路部形成工程と、主面
から露出する接続部を有する多層配線基板を形成する基
板形成工程と、回路部を、ランド部と接続部とを接続さ
せるように多層配線基板の主面に接合する接合工程と、
ダミー基板及び剥離層を、回路部から剥離層を剥離する
ことで除去する除去工程とを経ることで回路基板部を形
成する回路基板部形成工程と、回路基板部上に、パター
ン導体と半導体チップとを電気的に接続させることで、
半導体チップを実装させる実装工程とを有している。
【００２７】この半導体装置の製造方法では、回路基板
部形成工程において、回路部を表面が平坦化されたダミ
ー基板上に剥離層を介して形成させると共に、薄膜技術
によるパターン導体を有する回路部を多層配線基板の主
面に接合させた後に、ダミー基板及び剥離層が除去され
ることで回路基板部を形成させる。これにより、この半
導体装置の製造方法では、多層配線基板の主面上に、厚
み方向の反りやうねりが抑制されて微細で高精度に形成
されたパターン導体を備える回路部が形成された回路基
板部を有する半導体装置が得られる。
部形成工程において、回路部を表面が平坦化されたダミ
ー基板上に剥離層を介して形成させると共に、薄膜技術
によるパターン導体を有する回路部を多層配線基板の主
面に接合させた後に、ダミー基板及び剥離層が除去され
ることで回路基板部を形成させる。これにより、この半
導体装置の製造方法では、多層配線基板の主面上に、厚
み方向の反りやうねりが抑制されて微細で高精度に形成
されたパターン導体を備える回路部が形成された回路基
板部を有する半導体装置が得られる。
【００２８】上述した目的を達成する本発明に係る半導
体装置の製造方法は、表面が平坦化されたダミー基板上
に、薄膜技術により形成されたパターン導体と絶縁部と
からなる配線層を一層以上有し、配線層の最上層上にパ
ターン導体に接続されたランド部を備える回路部が複数
並べられた回路群を、剥離層を介して形成する回路群形
成工程と、回路群に対し、パターン導体が適切に形成さ
れているか否かを判別する所定の検査を回路部毎に施す
検査工程と、ダミー基板上に回路群を形成させた状態
で、ダミー基板と回路群とを回路部毎に分割する分割工
程と、検査工程でパターン導体が適切に形成されている
と判別された回路部だけを選出する選出工程と、主面か
ら露出する接続部を有する多層配線基板を形成する基板
形成工程と、選出工程で選出された回路部を、ランド部
と接続部とを接続させるように多層配線基板の主面に接
合する接合工程と、ダミー基板及び剥離層を、回路部か
ら剥離層を剥離することで除去する除去工程とを経るこ
とで回路基板部を形成する回路基板部形成工程と、回路
基板部上に、パターン導体と半導体チップとを電気的に
接続させることで、半導体チップを実装させる実装工程
とを有している。
体装置の製造方法は、表面が平坦化されたダミー基板上
に、薄膜技術により形成されたパターン導体と絶縁部と
からなる配線層を一層以上有し、配線層の最上層上にパ
ターン導体に接続されたランド部を備える回路部が複数
並べられた回路群を、剥離層を介して形成する回路群形
成工程と、回路群に対し、パターン導体が適切に形成さ
れているか否かを判別する所定の検査を回路部毎に施す
検査工程と、ダミー基板上に回路群を形成させた状態
で、ダミー基板と回路群とを回路部毎に分割する分割工
程と、検査工程でパターン導体が適切に形成されている
と判別された回路部だけを選出する選出工程と、主面か
ら露出する接続部を有する多層配線基板を形成する基板
形成工程と、選出工程で選出された回路部を、ランド部
と接続部とを接続させるように多層配線基板の主面に接
合する接合工程と、ダミー基板及び剥離層を、回路部か
ら剥離層を剥離することで除去する除去工程とを経るこ
とで回路基板部を形成する回路基板部形成工程と、回路
基板部上に、パターン導体と半導体チップとを電気的に
接続させることで、半導体チップを実装させる実装工程
とを有している。
【００２９】この半導体装置の製造方法では、回路基板
部形成工程において、検査工程で回路群の回路部毎にパ
ターン導体が適切に形成されているか判別され、選出工
程でパターン導体が適切に形成されている回路部だけを
選出することから、不具合のない回路部だけを多層配線
基板に接合させた回路基板部が得られることになり、歩
留まりを向上させる。
部形成工程において、検査工程で回路群の回路部毎にパ
ターン導体が適切に形成されているか判別され、選出工
程でパターン導体が適切に形成されている回路部だけを
選出することから、不具合のない回路部だけを多層配線
基板に接合させた回路基板部が得られることになり、歩
留まりを向上させる。
【００３０】また、この半導体装置の製造方法では、回
路基板装置形成工程において、回路部を多層配線基板に
接合した後にダミー基板が除去されることから、多層配
線基板の主面上に、厚み方向の反りやうねりが抑制され
て微細で高精度に形成されたパターン導体を備える回路
部が形成された回路基板部を有する半導体装置が得られ
る。
路基板装置形成工程において、回路部を多層配線基板に
接合した後にダミー基板が除去されることから、多層配
線基板の主面上に、厚み方向の反りやうねりが抑制され
て微細で高精度に形成されたパターン導体を備える回路
部が形成された回路基板部を有する半導体装置が得られ
る。
【００３１】上述した目的を達成する本発明に係る半導
体装置の製造方法は、表面が平坦化されたダミー基板上
に、薄膜技術により形成されたパターン導体と絶縁部と
からなる配線層を一層以上有し、配線層の最上層上にパ
ターン導体に接続されたランド部を備える回路部が複数
並べられた回路群を、剥離層を介して形成する回路群形
成工程と、主面から露出する接続部を有する多層配線基
板が回路群の回路部と相対するように複数並べられた基
板群を形成する基板群形成工程と、回路部のランド部
と、回路部と相対する位置の多層配線基板の接続部とを
接続させるように、回路群と基板群とを接合する接合工
程と、ダミー基板及び剥離層を、回路群から剥離層を剥
離することによって除去する除去工程と、回路群と基板
群とが接合された状態で、回路群と基板群とを回路部毎
に一括して分割する分割工程とを経ることで回路基板部
を形成する回路基板部形成工程と、回路基板部上に、パ
ターン導体と半導体チップとを電気的に接続させること
で、半導体チップを実装させる実装工程とを有してい
る。
体装置の製造方法は、表面が平坦化されたダミー基板上
に、薄膜技術により形成されたパターン導体と絶縁部と
からなる配線層を一層以上有し、配線層の最上層上にパ
ターン導体に接続されたランド部を備える回路部が複数
並べられた回路群を、剥離層を介して形成する回路群形
成工程と、主面から露出する接続部を有する多層配線基
板が回路群の回路部と相対するように複数並べられた基
板群を形成する基板群形成工程と、回路部のランド部
と、回路部と相対する位置の多層配線基板の接続部とを
接続させるように、回路群と基板群とを接合する接合工
程と、ダミー基板及び剥離層を、回路群から剥離層を剥
離することによって除去する除去工程と、回路群と基板
群とが接合された状態で、回路群と基板群とを回路部毎
に一括して分割する分割工程とを経ることで回路基板部
を形成する回路基板部形成工程と、回路基板部上に、パ
ターン導体と半導体チップとを電気的に接続させること
で、半導体チップを実装させる実装工程とを有してい
る。
【００３２】この半導体装置の製造方法では、回路基板
部形成工程において、接合工程で回路群と基板群とを一
括して接合し、除去工程でダミー基板を除去した後に、
分割工程で回路群と基板群とを接合させたまま回路部毎
に分割することで、回路基板部が一括して複数製造され
ることから、歩留まりの向上や製造時間の短縮が図られ
る。
部形成工程において、接合工程で回路群と基板群とを一
括して接合し、除去工程でダミー基板を除去した後に、
分割工程で回路群と基板群とを接合させたまま回路部毎
に分割することで、回路基板部が一括して複数製造され
ることから、歩留まりの向上や製造時間の短縮が図られ
る。
【００３３】また、この半導体装置の製造方法では、回
路基板部形成工程において、回路群を基板群に接合した
後にダミー基板が除去されることから、多層配線基板の
主面上に、厚み方向の反りやうねりが抑制されて微細で
高精度に形成されたパターン導体を備える回路部が形成
された回路基板部を有する半導体装置が得られる。
路基板部形成工程において、回路群を基板群に接合した
後にダミー基板が除去されることから、多層配線基板の
主面上に、厚み方向の反りやうねりが抑制されて微細で
高精度に形成されたパターン導体を備える回路部が形成
された回路基板部を有する半導体装置が得られる。
【００３４】上述した目的を達成する本発明に係る半導
体装置の製造方法は、表面が平坦化されたダミー基板上
に、薄膜技術により形成されたパターン導体と絶縁部と
からなる配線層を一層以上有し、配線層の最上層上にパ
ターン導体に接続されたランド部を備える回路部が複数
並べられた回路群を、剥離層を介して形成する回路群形
成工程と、回路群に対し、パターン導体が適切に形成さ
れているか否かを判別する所定の検査を回路部毎に施す
検査工程と、主面から露出する接続部を有する多層配線
基板を形成する基板形成工程と、多層配線基板を、検査
工程でパターン導体が適切に形成されていると判別され
た回路部だけに、ランド部と接続部とを接続させるよう
に接合する接合工程と、ダミー基板及び剥離層を、回路
群から剥離層を剥離することで除去する除去工程と、多
層配線基板を接合させた状態で、回路群を回路部毎に分
割する分割工程とを経ることで回路基板部を形成する回
路基板部形成工程と、回路基板部上に、パターン導体と
半導体チップとを電気的に接続させることで、半導体チ
ップを実装させる実装工程とを有している。
体装置の製造方法は、表面が平坦化されたダミー基板上
に、薄膜技術により形成されたパターン導体と絶縁部と
からなる配線層を一層以上有し、配線層の最上層上にパ
ターン導体に接続されたランド部を備える回路部が複数
並べられた回路群を、剥離層を介して形成する回路群形
成工程と、回路群に対し、パターン導体が適切に形成さ
れているか否かを判別する所定の検査を回路部毎に施す
検査工程と、主面から露出する接続部を有する多層配線
基板を形成する基板形成工程と、多層配線基板を、検査
工程でパターン導体が適切に形成されていると判別され
た回路部だけに、ランド部と接続部とを接続させるよう
に接合する接合工程と、ダミー基板及び剥離層を、回路
群から剥離層を剥離することで除去する除去工程と、多
層配線基板を接合させた状態で、回路群を回路部毎に分
割する分割工程とを経ることで回路基板部を形成する回
路基板部形成工程と、回路基板部上に、パターン導体と
半導体チップとを電気的に接続させることで、半導体チ
ップを実装させる実装工程とを有している。
【００３５】この半導体装置の製造方法では、回路基板
部形成工程において、検査工程で回路群の回路部毎にパ
ターン導体がそれぞれ適切に形成されているか判別し、
接合工程で回路群のうち、パターン導体が適切に形成さ
れている回路部だけに多層配線基板を接合し、除去工程
でダミー基板を除去した後に、分割工程で回路群を多層
配線基板に接合したまま回路部毎に分割することで、不
具合のない回路部だけに多層配線基板が接合された回路
基板部が一括して複数製造されることから、歩留まりの
大幅な向上や製造時間の大幅な短縮が図られる。
部形成工程において、検査工程で回路群の回路部毎にパ
ターン導体がそれぞれ適切に形成されているか判別し、
接合工程で回路群のうち、パターン導体が適切に形成さ
れている回路部だけに多層配線基板を接合し、除去工程
でダミー基板を除去した後に、分割工程で回路群を多層
配線基板に接合したまま回路部毎に分割することで、不
具合のない回路部だけに多層配線基板が接合された回路
基板部が一括して複数製造されることから、歩留まりの
大幅な向上や製造時間の大幅な短縮が図られる。
【００３６】また、この半導体装置の製造方法では、回
路基板部形成工程において、回路群に多層配線基板を接
合した後にダミー基板が除去されることから、多層配線
基板の主面上に、厚み方向の反りやうねりが抑制されて
微細で高精度に形成されたパターン導体を備える回路部
が形成された回路基板部を有する半導体装置が得られ
る。
路基板部形成工程において、回路群に多層配線基板を接
合した後にダミー基板が除去されることから、多層配線
基板の主面上に、厚み方向の反りやうねりが抑制されて
微細で高精度に形成されたパターン導体を備える回路部
が形成された回路基板部を有する半導体装置が得られ
る。
【００３７】
【発明の実施の形態】以下、本発明の第１の実施の形態
について、図面を参照して詳細に説明する。実施の形態
として図１に示す回路基板装置１は、携帯通信端末機器
等に備えられた送受信部においてスーパーへテロダイン
方式やダイレクトコンバージョン方式等によって高周波
信号の交換処理等を行う高周波回路をとして機能する回
路部２が、多層配線基板３に例えば半田等によるバンプ
部４で電気的に接続され接合された構成となっている。
について、図面を参照して詳細に説明する。実施の形態
として図１に示す回路基板装置１は、携帯通信端末機器
等に備えられた送受信部においてスーパーへテロダイン
方式やダイレクトコンバージョン方式等によって高周波
信号の交換処理等を行う高周波回路をとして機能する回
路部２が、多層配線基板３に例えば半田等によるバンプ
部４で電気的に接続され接合された構成となっている。
【００３８】回路部２は、第１の単位配線層５の主面上
に第２の単位配線層６が積層形成され、第２の単位配線
層６の主面上に第３の単位配線層７が順次積層形成され
ている。これら第１の単位配線層５〜第３の単位配線層
７は、それぞれ絶縁層とパターン導体とによって構成さ
れている。
に第２の単位配線層６が積層形成され、第２の単位配線
層６の主面上に第３の単位配線層７が順次積層形成され
ている。これら第１の単位配線層５〜第３の単位配線層
７は、それぞれ絶縁層とパターン導体とによって構成さ
れている。
【００３９】回路部２は、第１の単位配線層５〜第３の
単位配線層７が上下層を貫通するビア８によって電気的
に層間接続されている。また、回路部２においては、第
３の単位配線層７の第１の単位配線層５と対向する面と
は反対側の面上に、パターン導体を電気的に接続するラ
ンド部９が形成されている。このランド部９は、回路部
２を多層配線基板３に接合する際のバンプ部４のベース
として機能する。
単位配線層７が上下層を貫通するビア８によって電気的
に層間接続されている。また、回路部２においては、第
３の単位配線層７の第１の単位配線層５と対向する面と
は反対側の面上に、パターン導体を電気的に接続するラ
ンド部９が形成されている。このランド部９は、回路部
２を多層配線基板３に接合する際のバンプ部４のベース
として機能する。
【００４０】回路部２は、例えば、後述するダミー基板
等の高度に平坦化されている主面上に薄膜技術等を用い
て第１の単位配線層５〜第３の単位配線層７を形成させ
ることで得られる。したがって、この回路部２では、第
１の単位配線層５〜第３の単位配線層７におけるパター
ン導体を精度良く形成させることが可能となる。
等の高度に平坦化されている主面上に薄膜技術等を用い
て第１の単位配線層５〜第３の単位配線層７を形成させ
ることで得られる。したがって、この回路部２では、第
１の単位配線層５〜第３の単位配線層７におけるパター
ン導体を精度良く形成させることが可能となる。
【００４１】回路部２は、第１の単位配線層５〜第３の
単位配線層７におけるパターン配線の所定の位置に例え
ばキャパシタ、レジスタ、インダクタ等といった受動素
子部１０が形成されている。これにより、回路部２は、
高周波回路として機能することになる。回路部２では、
上述したように、第１の単位配線層５〜第３の単位配線
層７がダミー基板上に形成させることから、かかる受動
素子部１０も精度良く形成することが可能となる。この
ように、回路部２では、高周波回路として半導体チップ
等を用いることなく、受動素子部１０が各単位配線層内
に精度良く薄膜形成されていることから小型且つ高性能
な高周波回路として機能させることが可能である。
単位配線層７におけるパターン配線の所定の位置に例え
ばキャパシタ、レジスタ、インダクタ等といった受動素
子部１０が形成されている。これにより、回路部２は、
高周波回路として機能することになる。回路部２では、
上述したように、第１の単位配線層５〜第３の単位配線
層７がダミー基板上に形成させることから、かかる受動
素子部１０も精度良く形成することが可能となる。この
ように、回路部２では、高周波回路として半導体チップ
等を用いることなく、受動素子部１０が各単位配線層内
に精度良く薄膜形成されていることから小型且つ高性能
な高周波回路として機能させることが可能である。
【００４２】回路部２において、第１の単位配線層５〜
第３の単位配線層７の絶縁層の材料としては、低誘電率
で低いＴａｎδ、すなわち高周波特性に優れた材料、例
えばポリフェニレンエーテル（ＰＰＥ）、ビスマレイド
トリアジン（ＢＴ−ｒｅｓｉｎ）、ポリテトラフルオロ
エチレン、ポリイミド、液晶ポリマ（ＬＣＰ）、ポリノ
ルボルネン（ＰＮＢ）、フェノール樹脂、ポリオレフィ
ン樹脂等の有機材料、セラミック等の無機材料、或いは
ガラスエポキシ等の有機材料と無機材料の混合体等が用
いられる。
第３の単位配線層７の絶縁層の材料としては、低誘電率
で低いＴａｎδ、すなわち高周波特性に優れた材料、例
えばポリフェニレンエーテル（ＰＰＥ）、ビスマレイド
トリアジン（ＢＴ−ｒｅｓｉｎ）、ポリテトラフルオロ
エチレン、ポリイミド、液晶ポリマ（ＬＣＰ）、ポリノ
ルボルネン（ＰＮＢ）、フェノール樹脂、ポリオレフィ
ン樹脂等の有機材料、セラミック等の無機材料、或いは
ガラスエポキシ等の有機材料と無機材料の混合体等が用
いられる。
【００４３】一方、多層配線基板３は、複数の配線層１
１が各層間に絶縁層１２を介した構成となっている、い
わゆるＦＲ（Flame Retardant）基板であり、複数の配
線層１１は全層を貫通或いは複数層を貫通するビアホー
ル１３で層間接続されている。多層配線基板３は、その
表裏主面に接続端子部１４が複数備えられており、これ
ら接続端子部１４が例えば外部電源に対する接続端子や
回路部２を接合する際のバンプ部４のベースとして機能
する。また、多層配線基板３においては、複数の配線層
１１が、接続端子部１４から供給された電力、コントロ
ール信号、高周波信号等を回路部２へ伝達させる配線と
して機能すると共に、グランド部（接地電極）１５とし
ても機能する。
１が各層間に絶縁層１２を介した構成となっている、い
わゆるＦＲ（Flame Retardant）基板であり、複数の配
線層１１は全層を貫通或いは複数層を貫通するビアホー
ル１３で層間接続されている。多層配線基板３は、その
表裏主面に接続端子部１４が複数備えられており、これ
ら接続端子部１４が例えば外部電源に対する接続端子や
回路部２を接合する際のバンプ部４のベースとして機能
する。また、多層配線基板３においては、複数の配線層
１１が、接続端子部１４から供給された電力、コントロ
ール信号、高周波信号等を回路部２へ伝達させる配線と
して機能すると共に、グランド部（接地電極）１５とし
ても機能する。
【００４４】多層配線基板３において、絶縁層１２の材
料としては、回路部２の絶縁層と同様に、例えばポリフ
ェニレンエーテル（ＰＰＥ）、ビスマレイドトリアジン
（ＢＴ−ｒｅｓｉｎ）、ポリテトラフルオロエチレン、
ポリイミド、液晶ポリマ（ＬＣＰ）、ポリノルボルネン
（ＰＮＢ）、フェノール樹脂、ポリオレフィン樹脂等の
有機材料、セラミック等の無機材料、或いはガラスエポ
キシ等の有機材料と無機材料の混合体等が用いられる。
この多層配線基板３は、一般的なＦＲ基板等を製造する
製造工程を経ることによって製造される。
料としては、回路部２の絶縁層と同様に、例えばポリフ
ェニレンエーテル（ＰＰＥ）、ビスマレイドトリアジン
（ＢＴ−ｒｅｓｉｎ）、ポリテトラフルオロエチレン、
ポリイミド、液晶ポリマ（ＬＣＰ）、ポリノルボルネン
（ＰＮＢ）、フェノール樹脂、ポリオレフィン樹脂等の
有機材料、セラミック等の無機材料、或いはガラスエポ
キシ等の有機材料と無機材料の混合体等が用いられる。
この多層配線基板３は、一般的なＦＲ基板等を製造する
製造工程を経ることによって製造される。
【００４５】次に、上述した回路基板装置１の製造方法
について説明する。回路基板装置１は、先ず、回路部２
を作製する。回路部２を形成する際は、図２に示すよう
に、主面３０ａ上に剥離層３１が成膜されたダミー基板
３０を用意する。このダミー基板３０には、高い耐熱性
を有し、その主面３０ａが高精度に平坦化されている例
えばガラス基板や、石英基板や、Ｓｉ基板等を用いる。
剥離層３１は、例えばスパッタリング法や化学蒸着（Ｃ
ＶＤ:Chemical Vapor Deposition）法等によってダミー
基板３０の主面３０ａ上の全面に亘って１０００Å程度
の均一な厚みに成膜された銅やアルミニウム等の金属膜
と、この金属膜上にスピンコート法等で全面に亘って１
μｍ〜２μｍ程度の厚みに成膜されたポリイミド樹脂等
の樹脂膜とによって構成されている。
について説明する。回路基板装置１は、先ず、回路部２
を作製する。回路部２を形成する際は、図２に示すよう
に、主面３０ａ上に剥離層３１が成膜されたダミー基板
３０を用意する。このダミー基板３０には、高い耐熱性
を有し、その主面３０ａが高精度に平坦化されている例
えばガラス基板や、石英基板や、Ｓｉ基板等を用いる。
剥離層３１は、例えばスパッタリング法や化学蒸着（Ｃ
ＶＤ:Chemical Vapor Deposition）法等によってダミー
基板３０の主面３０ａ上の全面に亘って１０００Å程度
の均一な厚みに成膜された銅やアルミニウム等の金属膜
と、この金属膜上にスピンコート法等で全面に亘って１
μｍ〜２μｍ程度の厚みに成膜されたポリイミド樹脂等
の樹脂膜とによって構成されている。
【００４６】次に、剥離層３１上には、図３に示すよう
に、第１のパターン導体５ａと第１の絶縁層５ｂとから
なる第１の単位配線層５が形成される。この第１の単位
配線層５を形成する際は、先ず、剥離層３１上に第１の
パターン導体５ａのパターンに対応した開口部を有する
マスクが形成される。
に、第１のパターン導体５ａと第１の絶縁層５ｂとから
なる第１の単位配線層５が形成される。この第１の単位
配線層５を形成する際は、先ず、剥離層３１上に第１の
パターン導体５ａのパターンに対応した開口部を有する
マスクが形成される。
【００４７】次に、剥離層３１上には、形成されたマス
クを覆うように、例えばスパッタリング法、ＣＶＤ法、
めっき法等の薄膜技術により金属薄膜が成膜される。こ
の金属薄膜は、例えば銅等、導電性の高い金属によって
成膜されている。金属薄膜は、マスクが設けられた剥離
層３１上全面及びマスクの開口部にも金属薄膜が成膜さ
れるように施される。金属薄膜は、電解めっきによって
成膜される場合に、剥離層３１の金属膜を電圧印加電極
として機能させることで成膜される。
クを覆うように、例えばスパッタリング法、ＣＶＤ法、
めっき法等の薄膜技術により金属薄膜が成膜される。こ
の金属薄膜は、例えば銅等、導電性の高い金属によって
成膜されている。金属薄膜は、マスクが設けられた剥離
層３１上全面及びマスクの開口部にも金属薄膜が成膜さ
れるように施される。金属薄膜は、電解めっきによって
成膜される場合に、剥離層３１の金属膜を電圧印加電極
として機能させることで成膜される。
【００４８】次に、剥離層３１上に形成されたマスク
は、マスク上に成膜された金属薄膜ごと除去される。こ
れにより、剥離層上３１には、第１のパターン導体５ａ
が形成される。このようにして形成された第１のパター
ン導体５ａは、高精度に平坦化されたダミー基板３０の
主面３０ａ上に形成されて厚み方向の反りやうねりが抑
制されることから、例えば数μｍ程度の細さの線路で高
精度に形成することが可能となる。
は、マスク上に成膜された金属薄膜ごと除去される。こ
れにより、剥離層上３１には、第１のパターン導体５ａ
が形成される。このようにして形成された第１のパター
ン導体５ａは、高精度に平坦化されたダミー基板３０の
主面３０ａ上に形成されて厚み方向の反りやうねりが抑
制されることから、例えば数μｍ程度の細さの線路で高
精度に形成することが可能となる。
【００４９】次に、剥離層３１上には、第１のパターン
導体５ａを覆うように第１の絶縁層５ｂが形成される。
第１の絶縁層５ｂは、従来の配線基板製造工程において
一般的に知られる絶縁性誘電材料を用いて成膜形成され
る。具体的に、第１の絶縁層５ｂには、低誘電率で低い
Ｔａｎδ、すなわち高周波特性に優れた、例えばポリフ
ェニレンエーテル（ＰＰＥ）、ビスマレイドトリアジン
（ＢＴ−ｒｅｓｉｎ）、液晶ポリマ（ＬＣＰ）、ポリノ
ルボルネン（ＰＮＢ）、ビスマレイドトリアジン（ＢＴ
−レジン）、ポリイミド、ベンゾシクロブテン（ＢＣ
Ｂ）、エポキシ樹脂、アクリル系樹脂等の絶縁性誘電材
料が用いられる。第１の絶縁層５ｂは、絶縁性誘電材料
が例えばスピンコート法、カーテンコート法、ロールコ
ート法、ディップコート法等によって剥離層３１上に、
第１のパターン導体５ａを覆うように塗布されることで
成膜形成される。
導体５ａを覆うように第１の絶縁層５ｂが形成される。
第１の絶縁層５ｂは、従来の配線基板製造工程において
一般的に知られる絶縁性誘電材料を用いて成膜形成され
る。具体的に、第１の絶縁層５ｂには、低誘電率で低い
Ｔａｎδ、すなわち高周波特性に優れた、例えばポリフ
ェニレンエーテル（ＰＰＥ）、ビスマレイドトリアジン
（ＢＴ−ｒｅｓｉｎ）、液晶ポリマ（ＬＣＰ）、ポリノ
ルボルネン（ＰＮＢ）、ビスマレイドトリアジン（ＢＴ
−レジン）、ポリイミド、ベンゾシクロブテン（ＢＣ
Ｂ）、エポキシ樹脂、アクリル系樹脂等の絶縁性誘電材
料が用いられる。第１の絶縁層５ｂは、絶縁性誘電材料
が例えばスピンコート法、カーテンコート法、ロールコ
ート法、ディップコート法等によって剥離層３１上に、
第１のパターン導体５ａを覆うように塗布されることで
成膜形成される。
【００５０】次に、第１の絶縁層５ｂには、所定の位置
に第１のパターン導体５ａが露出する開口部３２がパタ
ーンニング処理により形成される。第１の絶縁層５ｂに
は、この開口部３２が形成された位置にビア８が形成さ
れることになる。具体的に、開口部３２は、第１の絶縁
層５ｂに感光性の絶縁性誘電材料を用いた場合、フォト
リソグラフ技術によるパターンニング処理が施されるこ
とで形成される。また、開口部３２は、第１の絶縁層５
ｂに非感光性の絶縁性誘電材料を用いた場合、フォトレ
ジストやアルミニウム等のマスクを用いてドライエッチ
ングやレーザ加工等によってパターンニング処理が施さ
れる。以上のようにして、剥離層３１上には、第１の単
位配線層５が形成される。
に第１のパターン導体５ａが露出する開口部３２がパタ
ーンニング処理により形成される。第１の絶縁層５ｂに
は、この開口部３２が形成された位置にビア８が形成さ
れることになる。具体的に、開口部３２は、第１の絶縁
層５ｂに感光性の絶縁性誘電材料を用いた場合、フォト
リソグラフ技術によるパターンニング処理が施されるこ
とで形成される。また、開口部３２は、第１の絶縁層５
ｂに非感光性の絶縁性誘電材料を用いた場合、フォトレ
ジストやアルミニウム等のマスクを用いてドライエッチ
ングやレーザ加工等によってパターンニング処理が施さ
れる。以上のようにして、剥離層３１上には、第１の単
位配線層５が形成される。
【００５１】次に、第１の単位配線層５上には、図４に
示すように、第２のパターン導体６ａと第２の絶縁層６
ｂとからなる第２の単位配線層６が形成される。この第
２の単位配線層６は、第１の単位配線層５と同様の材料
を用いると共に同様の工程を経ることによって形成され
る。また、第２の単位配線層６には、第２のパターン導
体６の一部に例えばレジスタといった受動素子部１０が
形成されている。
示すように、第２のパターン導体６ａと第２の絶縁層６
ｂとからなる第２の単位配線層６が形成される。この第
２の単位配線層６は、第１の単位配線層５と同様の材料
を用いると共に同様の工程を経ることによって形成され
る。また、第２の単位配線層６には、第２のパターン導
体６の一部に例えばレジスタといった受動素子部１０が
形成されている。
【００５２】この第２の単位配線層６を形成する際は、
先ず、第１の単位配線層５上に第２のパターン導体６ａ
のパターンに対応した開口部を有するマスクが形成され
る。次に、第１の単位配線層５上には、形成されたマス
クを覆うように、例えばスパッタリング法、ＣＶＤ法、
めっき法等の薄膜技術により金属薄膜が成膜される。こ
の金属薄膜は、例えば銅等、導電性の高い金属によって
成膜されている。金属薄膜は、マスクが設けられた第１
の単位配線層５上全面及びマスクの開口部にも金属薄膜
が成膜されるように施される。次に、第１の単位配線層
５上に形成されたマスクは、マスク上に成膜された金属
薄膜ごと除去される。これにより、第１の単位配線層５
上には、第２のパターン導体６ａが形成される。
先ず、第１の単位配線層５上に第２のパターン導体６ａ
のパターンに対応した開口部を有するマスクが形成され
る。次に、第１の単位配線層５上には、形成されたマス
クを覆うように、例えばスパッタリング法、ＣＶＤ法、
めっき法等の薄膜技術により金属薄膜が成膜される。こ
の金属薄膜は、例えば銅等、導電性の高い金属によって
成膜されている。金属薄膜は、マスクが設けられた第１
の単位配線層５上全面及びマスクの開口部にも金属薄膜
が成膜されるように施される。次に、第１の単位配線層
５上に形成されたマスクは、マスク上に成膜された金属
薄膜ごと除去される。これにより、第１の単位配線層５
上には、第２のパターン導体６ａが形成される。
【００５３】次に、第１の単位配線層５上には、第２の
パターン導体６ａと電気的に接続する受動素子部１０と
してレジスタ等が形成される。この受動素子部１０を形
成する際は、第１の単位配線層５の一主面全面に第２の
パターン導体６ａを覆うように窒化タンタル（ＴａＮ）
膜を成膜する。このＴａＮ膜の成膜方法としては、例え
ば２０００Å程度の厚みに成膜が可能なスパッタリング
法等が好ましい。そして、ＴａＮ層上には、受動素子部
１０が形成される部分だけを陽極酸化させるためのマス
クが形成される。これにより、ＴａＮ層上は、マスクの
開口部から外方に臨む部分だけが陽極酸化されることに
なる。
パターン導体６ａと電気的に接続する受動素子部１０と
してレジスタ等が形成される。この受動素子部１０を形
成する際は、第１の単位配線層５の一主面全面に第２の
パターン導体６ａを覆うように窒化タンタル（ＴａＮ）
膜を成膜する。このＴａＮ膜の成膜方法としては、例え
ば２０００Å程度の厚みに成膜が可能なスパッタリング
法等が好ましい。そして、ＴａＮ層上には、受動素子部
１０が形成される部分だけを陽極酸化させるためのマス
クが形成される。これにより、ＴａＮ層上は、マスクの
開口部から外方に臨む部分だけが陽極酸化されることに
なる。
【００５４】次に、マスクの開口部から外方に臨むＴａ
Ｎ層には、陽極酸化処理が施される。この陽極酸化処理
は、例えばホウ酸化アンモニウム等の電解液中でＴａＮ
が陽極となるように５０〜２００Ｖの電圧が印加される
ことにより、ＴａＮ層が酸化されて、酸化タンタル（Ｔ
ａＯ）層を形成させる。なお、ＴａＯ層は、ＴａＮ層に
印加される電圧を調節することで所望の厚みに形成させ
ることが可能となる。
Ｎ層には、陽極酸化処理が施される。この陽極酸化処理
は、例えばホウ酸化アンモニウム等の電解液中でＴａＮ
が陽極となるように５０〜２００Ｖの電圧が印加される
ことにより、ＴａＮ層が酸化されて、酸化タンタル（Ｔ
ａＯ）層を形成させる。なお、ＴａＯ層は、ＴａＮ層に
印加される電圧を調節することで所望の厚みに形成させ
ることが可能となる。
【００５５】次に、陽極酸化処理が施されたＴａＮ層上
に形成されたマスクを除去する。これにより、ＴａＮ層
の表面が選択的に酸化されたＴａＯ層を受動素子部１０
の誘電体材料とすることができる。次に、ＴａＯ層に
は、受動素子部１０の形成部位をレジスト等でマスクし
た状態でドライエッチング等を施し、マスクを除去する
ことで受動素子部１０としてレジスタが形成される。
に形成されたマスクを除去する。これにより、ＴａＮ層
の表面が選択的に酸化されたＴａＯ層を受動素子部１０
の誘電体材料とすることができる。次に、ＴａＯ層に
は、受動素子部１０の形成部位をレジスト等でマスクし
た状態でドライエッチング等を施し、マスクを除去する
ことで受動素子部１０としてレジスタが形成される。
【００５６】このようにして形成された第２のパターン
導体６ａ及び受動素子部１０は、第１のパターン導体５
ａと同様に、高精度に平坦化されたダミー基板３０上に
形成されて厚み方向の反りやうねりが抑制される。した
がって、第２のパターン導体６ａは、例えば数μｍ程度
の細さの線路で高精度に形成することが可能となり、受
動素子部１０は、その形状等に寸法の誤差が無く高精度
に形成することが可能となる。特に、受動素子部１０
は、精度良く形成されることで、高周波特性の向上が図
られることになる。なお、ここでは、受動素子部１０と
して、レジスタを形成したが、このことに限定されるこ
とはなく、例えばインダクタやキャパシタ等を形成させ
ることも可能である。
導体６ａ及び受動素子部１０は、第１のパターン導体５
ａと同様に、高精度に平坦化されたダミー基板３０上に
形成されて厚み方向の反りやうねりが抑制される。した
がって、第２のパターン導体６ａは、例えば数μｍ程度
の細さの線路で高精度に形成することが可能となり、受
動素子部１０は、その形状等に寸法の誤差が無く高精度
に形成することが可能となる。特に、受動素子部１０
は、精度良く形成されることで、高周波特性の向上が図
られることになる。なお、ここでは、受動素子部１０と
して、レジスタを形成したが、このことに限定されるこ
とはなく、例えばインダクタやキャパシタ等を形成させ
ることも可能である。
【００５７】次に、第１の単位配線層５上には、第２の
パターン導体６ａ及び受動素子部１０を覆うように第２
の絶縁層６ｂが形成される。この第２の絶縁層６ｂは、
第１の絶縁層５ｂと同様の材料を用いると共に同様の工
程を経ることによって形成される。次に、第２の絶縁層
６ｂには、第１の絶縁層６ｂと同様にして、所定の位置
に第２のパターン導体６ａが露出する開口部３３がパタ
ーンニング処理により形成される。第２の絶縁層６ｂに
は、第２の単位配線層５と同様に、開口部３３が形成さ
れた位置にビア８が形成されることになる。以上のよう
にして、第１の単位配線層５上には、第２の単位配線層
６が形成される。
パターン導体６ａ及び受動素子部１０を覆うように第２
の絶縁層６ｂが形成される。この第２の絶縁層６ｂは、
第１の絶縁層５ｂと同様の材料を用いると共に同様の工
程を経ることによって形成される。次に、第２の絶縁層
６ｂには、第１の絶縁層６ｂと同様にして、所定の位置
に第２のパターン導体６ａが露出する開口部３３がパタ
ーンニング処理により形成される。第２の絶縁層６ｂに
は、第２の単位配線層５と同様に、開口部３３が形成さ
れた位置にビア８が形成されることになる。以上のよう
にして、第１の単位配線層５上には、第２の単位配線層
６が形成される。
【００５８】次に、第２の単位配線層６上には、図５に
示すように、第３のパターン導体７ａと第３の絶縁層７
ｂとからなる第３の単位配線層７が形成される。この第
３の単位配線層７は、第１の単位配線層５と同様の材料
を用いると共に同様の工程を経ることによって形成され
る。この第３の単位配線層７においても、高精度に平坦
化されたダミー基板３０の主面３０ａ上に形成されてい
ることから、第３のパターン導体７ａの厚み方向の反り
やうねりが抑制されることから、第３のパターン導体７
ａを例えば数μｍ程度の細さの線路で高精度に形成する
ことが可能となる。
示すように、第３のパターン導体７ａと第３の絶縁層７
ｂとからなる第３の単位配線層７が形成される。この第
３の単位配線層７は、第１の単位配線層５と同様の材料
を用いると共に同様の工程を経ることによって形成され
る。この第３の単位配線層７においても、高精度に平坦
化されたダミー基板３０の主面３０ａ上に形成されてい
ることから、第３のパターン導体７ａの厚み方向の反り
やうねりが抑制されることから、第３のパターン導体７
ａを例えば数μｍ程度の細さの線路で高精度に形成する
ことが可能となる。
【００５９】次に、第３の単位配線層７上には、所定の
位置にランド部９が形成される。このランド部９を形成
する際は、先ず、第３の絶縁層７ｂに所定の位置に第３
のパターン導体７ａが露出する開口部が上述したような
パターンニング処理により形成される。次に、第３の単
位配線層７上にランド部９のパターンに対応した開口部
を有するマスクが形成される。次に、第３の単位配線層
７上には、形成されたマスクを覆うように、例えばスパ
ッタリング法、ＣＶＤ法、めっき法等の薄膜技術により
金属薄膜が成膜される。この金属薄膜は、例えば銅等、
導電性の高い金属によって成膜されている。金属薄膜
は、マスクが設けられた第３の単位配線層７上全面及び
マスクの開口部にも金属薄膜が成膜されるように施され
る。次に、第３の単位配線層７上に形成されたマスク
は、マスク上に成膜された金属薄膜ごと除去される。こ
れにより、第３の単位配線層７上には、第３のパターン
導体７ａと電気的に接続されたランド部９が形成され
る。
位置にランド部９が形成される。このランド部９を形成
する際は、先ず、第３の絶縁層７ｂに所定の位置に第３
のパターン導体７ａが露出する開口部が上述したような
パターンニング処理により形成される。次に、第３の単
位配線層７上にランド部９のパターンに対応した開口部
を有するマスクが形成される。次に、第３の単位配線層
７上には、形成されたマスクを覆うように、例えばスパ
ッタリング法、ＣＶＤ法、めっき法等の薄膜技術により
金属薄膜が成膜される。この金属薄膜は、例えば銅等、
導電性の高い金属によって成膜されている。金属薄膜
は、マスクが設けられた第３の単位配線層７上全面及び
マスクの開口部にも金属薄膜が成膜されるように施され
る。次に、第３の単位配線層７上に形成されたマスク
は、マスク上に成膜された金属薄膜ごと除去される。こ
れにより、第３の単位配線層７上には、第３のパターン
導体７ａと電気的に接続されたランド部９が形成され
る。
【００６０】以上のようにして、ダミー基板３０の主面
３０ａ上に回路部２が形成される。この回路部２では、
単位配線層を３層構造としているが、このことに限定さ
れることはなく、例えば第１の単位配線層５の形成工程
を繰り返すことによって単位配線層を三層以上有する構
造にさせることも可能である。
３０ａ上に回路部２が形成される。この回路部２では、
単位配線層を３層構造としているが、このことに限定さ
れることはなく、例えば第１の単位配線層５の形成工程
を繰り返すことによって単位配線層を三層以上有する構
造にさせることも可能である。
【００６１】次に、回路部２には、図６に示すように、
ランド部９上に例えば半田等によるバンプ部４が形成さ
れる。バンプ部４は、多層配線基板３に回路部２を接合
する際の電気的接続部として機能し、例えば電解めっき
や無電解めっき等によりニッケル／銅めっき層として形
成しても良い。回路部２では、ダミー基板３０を支持基
板としていることから撓みのない状態にされており、ラ
ンド部９にバンプ部４が精度良く形成することが可能と
なる。
ランド部９上に例えば半田等によるバンプ部４が形成さ
れる。バンプ部４は、多層配線基板３に回路部２を接合
する際の電気的接続部として機能し、例えば電解めっき
や無電解めっき等によりニッケル／銅めっき層として形
成しても良い。回路部２では、ダミー基板３０を支持基
板としていることから撓みのない状態にされており、ラ
ンド部９にバンプ部４が精度良く形成することが可能と
なる。
【００６２】次に、回路部２は、図７に示すように、ラ
ンド部９が露出している面を接合面として上述した多層
配線基板３の接続端子部１４が露出している主面に接合
される。多層配線基板３は、その層内にグランド部１５
等を備える配線層１１を複数有し、回路部２等が実装さ
れる主面（以下、接合面）３ａで露出する接続端子部１
４が形成されている。この多層配線基板３は、一般的な
ＦＲ基板等を製造する製造工程を経ることによって製造
される。
ンド部９が露出している面を接合面として上述した多層
配線基板３の接続端子部１４が露出している主面に接合
される。多層配線基板３は、その層内にグランド部１５
等を備える配線層１１を複数有し、回路部２等が実装さ
れる主面（以下、接合面）３ａで露出する接続端子部１
４が形成されている。この多層配線基板３は、一般的な
ＦＲ基板等を製造する製造工程を経ることによって製造
される。
【００６３】そして、回路部２は、多層配線基板３の接
合面３ａで露出している接続端子部１４にバンプ部４を
介して電気的に接続されることで多層配線基板３に接合
されている。具体的には、バンプ部４と接続端子部１４
とが相対している状態の回路部２と多層配線基板３との
間にアンダーフィル３４が充填され、例えば半田リフロ
ー槽等で加熱されることによって接続端子部１４とバン
プ部４とが電気的に接続されて、回路部２が多層配線基
板３の接合面３ａに接合される。
合面３ａで露出している接続端子部１４にバンプ部４を
介して電気的に接続されることで多層配線基板３に接合
されている。具体的には、バンプ部４と接続端子部１４
とが相対している状態の回路部２と多層配線基板３との
間にアンダーフィル３４が充填され、例えば半田リフロ
ー槽等で加熱されることによって接続端子部１４とバン
プ部４とが電気的に接続されて、回路部２が多層配線基
板３の接合面３ａに接合される。
【００６４】次に、ダミー基板３０は、図８に示すよう
に、回路部２から剥離層３１と共に除去される。具体的
には、ダミー基板３０及び剥離層３１を回路部２ごと例
えば塩酸や硝酸等の酸性溶液中に浸漬させることで酸性
溶液が剥離層３１の金属膜を僅かに溶解させつつ金属膜
と樹脂膜との間に浸入していき、金属膜と樹脂膜との間
で剥離が進行し、回路部２の第１の単位配線層５の第１
のパターン導体５ａ側の主面に樹脂膜が残留した状態で
ダミー基板３０が除去される。そして、回路部２の主面
上に残留した樹脂膜は、例えば酸素プラズマによるドラ
イエッチング法等によって除去される。このようにし
て、ダミー基板３０及び剥離層３１は、回路部２より除
去されることになる。なお、多層配線基板３の主面３ａ
とは反対側の面には、予め保護層等を形成しておいても
良い。また、ダミー基板３０は、例えばレーザアブレー
ション処理によって回路部２から除去されるようにして
も良い。このようにして、回路部２と多層配線基板３と
からなる回路基板装置１が製造される。
に、回路部２から剥離層３１と共に除去される。具体的
には、ダミー基板３０及び剥離層３１を回路部２ごと例
えば塩酸や硝酸等の酸性溶液中に浸漬させることで酸性
溶液が剥離層３１の金属膜を僅かに溶解させつつ金属膜
と樹脂膜との間に浸入していき、金属膜と樹脂膜との間
で剥離が進行し、回路部２の第１の単位配線層５の第１
のパターン導体５ａ側の主面に樹脂膜が残留した状態で
ダミー基板３０が除去される。そして、回路部２の主面
上に残留した樹脂膜は、例えば酸素プラズマによるドラ
イエッチング法等によって除去される。このようにし
て、ダミー基板３０及び剥離層３１は、回路部２より除
去されることになる。なお、多層配線基板３の主面３ａ
とは反対側の面には、予め保護層等を形成しておいても
良い。また、ダミー基板３０は、例えばレーザアブレー
ション処理によって回路部２から除去されるようにして
も良い。このようにして、回路部２と多層配線基板３と
からなる回路基板装置１が製造される。
【００６５】以上のようにして製造された回路基板装置
１では、表面が高精度に平坦化されたダミー基板３０の
主面３０ａ上に回路部２が剥離層３１を介して形成され
ると共に、薄膜技術によるパターン導体５ａ，６ａ，７
ａや受動素子部９を有する回路部２が多層配線基板３の
主面３ａに接合された後に、ダミー基板３０及び剥離層
３１が除去されることで形成されることから、回路部２
の厚み方向の反りやうねりを抑制できる。
１では、表面が高精度に平坦化されたダミー基板３０の
主面３０ａ上に回路部２が剥離層３１を介して形成され
ると共に、薄膜技術によるパターン導体５ａ，６ａ，７
ａや受動素子部９を有する回路部２が多層配線基板３の
主面３ａに接合された後に、ダミー基板３０及び剥離層
３１が除去されることで形成されることから、回路部２
の厚み方向の反りやうねりを抑制できる。
【００６６】したがって、この回路基板装置１では、多
層配線基板３の主面３ａ上に、回路部２の厚み方向の反
りやうねりが抑制されることで微細な線路が高密度及び
高精度に形成されたパターン導体５ａ，６ａ，７ａや、
寸法誤差のない受動素子部９を有する回路部２が得られ
ることから、電気特性や高周波特性の向上や小型化を図
ることができる。
層配線基板３の主面３ａ上に、回路部２の厚み方向の反
りやうねりが抑制されることで微細な線路が高密度及び
高精度に形成されたパターン導体５ａ，６ａ，７ａや、
寸法誤差のない受動素子部９を有する回路部２が得られ
ることから、電気特性や高周波特性の向上や小型化を図
ることができる。
【００６７】上述した回路基板装置１の製造方法では、
回路部２から除去されたダミー基板３０を回路部２に形
成する際に再利用できることから、製造コストの低減が
図れる。
回路部２から除去されたダミー基板３０を回路部２に形
成する際に再利用できることから、製造コストの低減が
図れる。
【００６８】また、この回路基板装置１の製造方法にお
いては、ダミー基板３０上に回路部２を形成した後に、
例えば回路部２のパターン導体５ａ，６ａ，７ａが適切
にパターン形成されているか否かを確認する短絡検査、
断線検査、外観検査を光学的自動配線検査機（ＡＯＩ：
Automatic Optical Inspector)等の検査機構や目視確認
等で行う検査工程を回路部２に施すことも可能である。
これにより、回路基板装置１の製造方法では、検査工程
を回路部２に施すことで、適切にパターン導体５ａ，６
ａ，７ａが形成されている回路部２だけに多層配線基板
３を接合できることから、不具合のある回路部２に多層
配線基板３を接合させた場合の無駄がなくなり歩留まり
の向上が図れる。
いては、ダミー基板３０上に回路部２を形成した後に、
例えば回路部２のパターン導体５ａ，６ａ，７ａが適切
にパターン形成されているか否かを確認する短絡検査、
断線検査、外観検査を光学的自動配線検査機（ＡＯＩ：
Automatic Optical Inspector)等の検査機構や目視確認
等で行う検査工程を回路部２に施すことも可能である。
これにより、回路基板装置１の製造方法では、検査工程
を回路部２に施すことで、適切にパターン導体５ａ，６
ａ，７ａが形成されている回路部２だけに多層配線基板
３を接合できることから、不具合のある回路部２に多層
配線基板３を接合させた場合の無駄がなくなり歩留まり
の向上が図れる。
【００６９】この回路基板装置１は、図９に示すよう
に、半導体装置４０の基体部として用いることも可能で
ある。具体的に、半導体装置４０は、回路基板装置１の
回路部２側の主面、すなわち第１のパターン導体５ａが
露出している主面上に、例えば半導体チップやＬＳＩ
（Large scale Integrated Circuit）チップ等といっ
た機能性素子４１が実装された構成になっている。
に、半導体装置４０の基体部として用いることも可能で
ある。具体的に、半導体装置４０は、回路基板装置１の
回路部２側の主面、すなわち第１のパターン導体５ａが
露出している主面上に、例えば半導体チップやＬＳＩ
（Large scale Integrated Circuit）チップ等といっ
た機能性素子４１が実装された構成になっている。
【００７０】この半導体装置４０おいて、機能性素子４
１は、例えばフリップチップボンディング法等により回
路基板装置１における第１のパターン導体５ａに素子用
バンプ部４２を介して電気的に接続されている。この半
導体装置４０において、機能性素子４１を実装する際
は、フリップチップボンディング法を用いることに限定
されることはなく、例えばＴＡＢ（Tape Automated Bon
ding）法やリードビームボンディング法等のフェースダ
ウン実装法を用いることも可能である。
１は、例えばフリップチップボンディング法等により回
路基板装置１における第１のパターン導体５ａに素子用
バンプ部４２を介して電気的に接続されている。この半
導体装置４０において、機能性素子４１を実装する際
は、フリップチップボンディング法を用いることに限定
されることはなく、例えばＴＡＢ（Tape Automated Bon
ding）法やリードビームボンディング法等のフェースダ
ウン実装法を用いることも可能である。
【００７１】この半導体装置４０では、上述した回路基
板装置１に機能性素子４１を実装させた構成であること
から、回路基板装置１と同様の作用効果が得られる。具
体的に、半導体装置４０では、多層配線基板３上に、微
細な線路が高密度及び高精度に形成されたパターン導体
５ａ，６ａ，７ａや、寸法誤差のない受動素子部９を有
する回路部２が形成された回路基板装置１に機能性素子
４１を実装させていることから、電気特性や高周波特性
の向上や小型化が図られる。
板装置１に機能性素子４１を実装させた構成であること
から、回路基板装置１と同様の作用効果が得られる。具
体的に、半導体装置４０では、多層配線基板３上に、微
細な線路が高密度及び高精度に形成されたパターン導体
５ａ，６ａ，７ａや、寸法誤差のない受動素子部９を有
する回路部２が形成された回路基板装置１に機能性素子
４１を実装させていることから、電気特性や高周波特性
の向上や小型化が図られる。
【００７２】また、上述した実施の形態は、回路部２上
に機能性素子４１を実装させた構造の半導体装置４０に
ついて説明しているが、このことに限定されることはな
く、図１０に示すように、例えば機能性素子を多層配線
基板３に実装させた半導体装置４３のような構造であっ
ても良い。
に機能性素子４１を実装させた構造の半導体装置４０に
ついて説明しているが、このことに限定されることはな
く、図１０に示すように、例えば機能性素子を多層配線
基板３に実装させた半導体装置４３のような構造であっ
ても良い。
【００７３】この半導体装置４３では、回路基板装置１
の多層配線基板３を回路部２より大きくさせることによ
って、その厚みを薄くすることができる。具体的に、こ
の半導体装置４３は、回路基板装置１における多層配線
基板３の回路部２が接合される主面３ａの面積を、回路
部２の多層配線基板３が接合される面積よりも大きくさ
せている。
の多層配線基板３を回路部２より大きくさせることによ
って、その厚みを薄くすることができる。具体的に、こ
の半導体装置４３は、回路基板装置１における多層配線
基板３の回路部２が接合される主面３ａの面積を、回路
部２の多層配線基板３が接合される面積よりも大きくさ
せている。
【００７４】これにより、半導体装置４３では、多層配
線基板３の主面３ａに回路部２を接合させると共に、回
路部２が接合されている同一主面３ａに機能性素子４１
を実装させることが可能になる。したがって、この半導
体装置４３では、回路部２上に機能性素子４１を実装さ
せる場合に比べて、全体の厚みを薄くして薄型化が図れ
る。
線基板３の主面３ａに回路部２を接合させると共に、回
路部２が接合されている同一主面３ａに機能性素子４１
を実装させることが可能になる。したがって、この半導
体装置４３では、回路部２上に機能性素子４１を実装さ
せる場合に比べて、全体の厚みを薄くして薄型化が図れ
る。
【００７５】上述した説明では、第１の実施の形態とし
て回路基板装置１の製造方法を詳細に述べている。しか
しながら、回路基板装置１は、上述した第１の実施の形
態における製造方法によって製造されることに限定され
ることはなく、以下に説明する第２の実施の形態、第３
の実施の形態、第４の実施の形態による製造方法でも製
造できる。
て回路基板装置１の製造方法を詳細に述べている。しか
しながら、回路基板装置１は、上述した第１の実施の形
態における製造方法によって製造されることに限定され
ることはなく、以下に説明する第２の実施の形態、第３
の実施の形態、第４の実施の形態による製造方法でも製
造できる。
【００７６】ここで、本発明の第２の実施の形態とし
て、図１１に示すように、上述した第１の実施の形態と
は異なる製造方法で製造された回路基板装置５０につい
て図面を参照して詳細に説明する。なお、第２の実施の
形態において、上述した回路基板装置１を製造する際の
第１の実施の形態と同じ工程、同じ材料や部材を用いる
場合は、これらの説明は省略すると共に、図面において
同じ符号を付するものとする。
て、図１１に示すように、上述した第１の実施の形態と
は異なる製造方法で製造された回路基板装置５０につい
て図面を参照して詳細に説明する。なお、第２の実施の
形態において、上述した回路基板装置１を製造する際の
第１の実施の形態と同じ工程、同じ材料や部材を用いる
場合は、これらの説明は省略すると共に、図面において
同じ符号を付するものとする。
【００７７】第２の実施の形態の製造方法で回路基板装
置５０を製造する際は、図１１（ａ）に示すように、ダ
ミー基板５１上に上述した第１の実施の形態における回
路部２と同様の工程で、回路部５２ａ〜５２ｃからなる
回路群５２が剥離層５３を介して形成される。ダミー基
板５１には、上述した第１の実施の形態で用いたダミー
基板３０と同様の材料を用いる。また、剥離層５２は、
上述した第１の実施の形態で用いた剥離層３１と同様の
材料で同じ構成に形成されている。
置５０を製造する際は、図１１（ａ）に示すように、ダ
ミー基板５１上に上述した第１の実施の形態における回
路部２と同様の工程で、回路部５２ａ〜５２ｃからなる
回路群５２が剥離層５３を介して形成される。ダミー基
板５１には、上述した第１の実施の形態で用いたダミー
基板３０と同様の材料を用いる。また、剥離層５２は、
上述した第１の実施の形態で用いた剥離層３１と同様の
材料で同じ構成に形成されている。
【００７８】ダミー基板５１上に形成された回路群５２
は、第１の実施の形態における回路部２をダミー基板５
１上に複数並べて一体形成したものである。この回路群
５２は、回路部５２ａ〜５２ｃを例えば直列や、碁盤目
模様に並べるようにしたものである。また、回路群５２
においては、回路部５２ａ〜５２ｃのパターン導体５
ａ，６ａ，７ａの形成パターンを複数種に分けてダミー
基板５１上に複数形成させることも可能である。これに
より、ダミー基板５１上には、パターン導体５ａ，６
ａ，７ａのパターンの異なる複数種の回路部５２ａ〜５
２ｃを一括して一体形成できる。なお、本実施の形態
は、回路群５２を三つの回路部５２ａ〜５２ｃが一体化
された構成となっているが、このことに限定されること
はなく、例えば回路群は複数の回路部が一体化されてい
れば良く、三つ以上の回路部が一体化された構成であっ
ても適用可能である。
は、第１の実施の形態における回路部２をダミー基板５
１上に複数並べて一体形成したものである。この回路群
５２は、回路部５２ａ〜５２ｃを例えば直列や、碁盤目
模様に並べるようにしたものである。また、回路群５２
においては、回路部５２ａ〜５２ｃのパターン導体５
ａ，６ａ，７ａの形成パターンを複数種に分けてダミー
基板５１上に複数形成させることも可能である。これに
より、ダミー基板５１上には、パターン導体５ａ，６
ａ，７ａのパターンの異なる複数種の回路部５２ａ〜５
２ｃを一括して一体形成できる。なお、本実施の形態
は、回路群５２を三つの回路部５２ａ〜５２ｃが一体化
された構成となっているが、このことに限定されること
はなく、例えば回路群は複数の回路部が一体化されてい
れば良く、三つ以上の回路部が一体化された構成であっ
ても適用可能である。
【００７９】次に、ダミー基板５１上に一体形成された
回路群５２には、上述した第１の実施の形態と同様の検
査工程が回路部５２ａ〜５２ｃそれぞれ施される。これ
により、回路部５２ａ〜５２ｃは、それぞれのパターン
導体５ａ，６ａ，７ａが適切にパターン形成されている
か否かが判別される。
回路群５２には、上述した第１の実施の形態と同様の検
査工程が回路部５２ａ〜５２ｃそれぞれ施される。これ
により、回路部５２ａ〜５２ｃは、それぞれのパターン
導体５ａ，６ａ，７ａが適切にパターン形成されている
か否かが判別される。
【００８０】次に、回路群５２には、図１１（ｂ）に示
すように、ダミー基板５１上に形成された状態で回路部
５２ａ〜５２ｃを個々に分割させる分割工程が施され
る。次に、それぞれ分割された回路部５２ａ〜５２ｃに
は、選別工程が施される。具体的には、検査工程でパタ
ーン導体５ａ，６ａ，７ａが適切にパターン形成されて
いる回路部を選別し、それ以外の回路部は除去されて後
の工程に流れないようにする。これにより、パターン導
体５ａ，６ａ，７ａに不具合の有る回路部に多層配線基
板３が接合されてしまうことを防止できる。
すように、ダミー基板５１上に形成された状態で回路部
５２ａ〜５２ｃを個々に分割させる分割工程が施され
る。次に、それぞれ分割された回路部５２ａ〜５２ｃに
は、選別工程が施される。具体的には、検査工程でパタ
ーン導体５ａ，６ａ，７ａが適切にパターン形成されて
いる回路部を選別し、それ以外の回路部は除去されて後
の工程に流れないようにする。これにより、パターン導
体５ａ，６ａ，７ａに不具合の有る回路部に多層配線基
板３が接合されてしまうことを防止できる。
【００８１】そして、選別された回路部５２ａ〜５２ｃ
は、図１１（ｃ）に示すように、上述した第１の実施の
形態と同様にして多層配線基板３がそれぞれ接合され
る。多層配線基板３が接合された回路部５２ａ〜５２ｃ
は、図１１（ｄ）に示すように、上述した第１の実施の
形態と同様にしてダミー基板５１及び剥離層５３が除去
されることで、回路基板装置５０が製造される。
は、図１１（ｃ）に示すように、上述した第１の実施の
形態と同様にして多層配線基板３がそれぞれ接合され
る。多層配線基板３が接合された回路部５２ａ〜５２ｃ
は、図１１（ｄ）に示すように、上述した第１の実施の
形態と同様にしてダミー基板５１及び剥離層５３が除去
されることで、回路基板装置５０が製造される。
【００８２】以上のように、第２の実施の形態による製
造方法で製造された回路基板装置５０も、上述した第１
の実施の形態による製造方法で製造された回路基板装置
１と同様の作用効果を得ることができる。具体的に、回
路基板装置５０でも、厚み方向の反りやうねりが抑制さ
れることで微細な線路が高密度及び高精度に形成された
パターン導体５ａ，６ａ，７ａや、寸法誤差のない受動
素子部９を有する回路部５２ａ〜５２ｃが多層配線基板
３の主面３ａ上にそれぞれ形成されることから、電気特
性や高周波特性の向上や小型化が図られる。
造方法で製造された回路基板装置５０も、上述した第１
の実施の形態による製造方法で製造された回路基板装置
１と同様の作用効果を得ることができる。具体的に、回
路基板装置５０でも、厚み方向の反りやうねりが抑制さ
れることで微細な線路が高密度及び高精度に形成された
パターン導体５ａ，６ａ，７ａや、寸法誤差のない受動
素子部９を有する回路部５２ａ〜５２ｃが多層配線基板
３の主面３ａ上にそれぞれ形成されることから、電気特
性や高周波特性の向上や小型化が図られる。
【００８３】また、このことに加え、回路基板装置５０
の製造方法では、検査工程でパターン導体５ａ，６ａ，
７ａに不具合の有る回路部に多層配線基板を接合させる
ことなく、回路部５２ａ〜５２ｃが一括して複数形成さ
れることから、更なる製造時間の短縮や歩留まりの向上
や製造コストの低減が図れる。
の製造方法では、検査工程でパターン導体５ａ，６ａ，
７ａに不具合の有る回路部に多層配線基板を接合させる
ことなく、回路部５２ａ〜５２ｃが一括して複数形成さ
れることから、更なる製造時間の短縮や歩留まりの向上
や製造コストの低減が図れる。
【００８４】次に、本発明の第３の実施の形態として、
図１２に示すように、上述した第１の実施の形態とは異
なる製造方法で製造された回路基板装置６０について図
面を参照して詳細に説明する。なお、第３の実施の形態
においても、上述した回路基板装置１を製造する際の第
１の実施の形態と同じ工程、同じ材料や部材を用いる場
合は、これらの説明は省略すると共に、図面において同
じ符号を付するものとする。
図１２に示すように、上述した第１の実施の形態とは異
なる製造方法で製造された回路基板装置６０について図
面を参照して詳細に説明する。なお、第３の実施の形態
においても、上述した回路基板装置１を製造する際の第
１の実施の形態と同じ工程、同じ材料や部材を用いる場
合は、これらの説明は省略すると共に、図面において同
じ符号を付するものとする。
【００８５】第３の実施の形態の製造方法で回路基板装
置６０を製造する際は、図１２（ａ）に示すように、ダ
ミー基板６１上に、上述した第１の実施の形態における
回路部２と同様の工程で回路部６２ａ〜６２ｃからなる
回路群６２が剥離層６３を介して形成される。ダミー基
板６１には、上述した第１の実施の形態で用いたダミー
基板３０と同様の材料を用いる。また、剥離層６２は、
上述した第１の実施の形態で用いた剥離層３１と同様の
材料で同じ構成に形成されている。
置６０を製造する際は、図１２（ａ）に示すように、ダ
ミー基板６１上に、上述した第１の実施の形態における
回路部２と同様の工程で回路部６２ａ〜６２ｃからなる
回路群６２が剥離層６３を介して形成される。ダミー基
板６１には、上述した第１の実施の形態で用いたダミー
基板３０と同様の材料を用いる。また、剥離層６２は、
上述した第１の実施の形態で用いた剥離層３１と同様の
材料で同じ構成に形成されている。
【００８６】ダミー基板６１上に形成された回路群６２
も、上述した回路基板装置５０の回路群５２と同様に、
上述した回路部２をダミー基板６１上に複数並べて一体
形成したものである。この回路群６２も、回路部６２ａ
〜６２ｃを例えば直列や、碁盤目模様に並べるようにし
たものである。また、回路群５２においても、回路部６
２ａ〜６２ｃのパターン導体５ａ，６ａ，７ａの形成パ
ターンを複数種に分けてダミー基板６１上に複数形成さ
せることも可能である。これにより、ダミー基板６１上
には、パターン導体５ａ，６ａ，７ａのパターンの異な
る複数種の回路部６２ａ〜６２ｃを一括して一体形成で
きる。なお、本実施の形態は、回路群６２を三つの回路
部６２ａ〜６２ｃが一体化された構成となっているが、
このことに限定されることはなく、例えば回路群は複数
の回路部が一体化されていれば良く、三つ以上の回路部
が一体化された構成であっても適用可能である。
も、上述した回路基板装置５０の回路群５２と同様に、
上述した回路部２をダミー基板６１上に複数並べて一体
形成したものである。この回路群６２も、回路部６２ａ
〜６２ｃを例えば直列や、碁盤目模様に並べるようにし
たものである。また、回路群５２においても、回路部６
２ａ〜６２ｃのパターン導体５ａ，６ａ，７ａの形成パ
ターンを複数種に分けてダミー基板６１上に複数形成さ
せることも可能である。これにより、ダミー基板６１上
には、パターン導体５ａ，６ａ，７ａのパターンの異な
る複数種の回路部６２ａ〜６２ｃを一括して一体形成で
きる。なお、本実施の形態は、回路群６２を三つの回路
部６２ａ〜６２ｃが一体化された構成となっているが、
このことに限定されることはなく、例えば回路群は複数
の回路部が一体化されていれば良く、三つ以上の回路部
が一体化された構成であっても適用可能である。
【００８７】次に、ダミー基板６１上に形成された回路
群６２には、図１２（ｂ）に示すように、複数並んだ回
路部６２ａ〜６２ｃと相対するように多層配線基板６４
ａ〜６４ｃを複数並べるように一体形成された多層基板
群６４が接合される。具体的に、回路部６２ａ〜６２ｃ
と多層配線基板６４ａ〜６４ｃとは、それぞれ相対する
位置の回路部と多層配線基板とを電気的に接続させるよ
うに接合される。なお、多層基板群６４は、上述した第
１の実施の形態における多層配線基板３と同様に、一般
的なＦＲ基板等を製造する製造工程を経ることによって
製造される。また、多層基板群６４において、多層配線
基板６４ａ〜６４ｂは、上述した多層配線基板３と同様
の材料、構成を有している。
群６２には、図１２（ｂ）に示すように、複数並んだ回
路部６２ａ〜６２ｃと相対するように多層配線基板６４
ａ〜６４ｃを複数並べるように一体形成された多層基板
群６４が接合される。具体的に、回路部６２ａ〜６２ｃ
と多層配線基板６４ａ〜６４ｃとは、それぞれ相対する
位置の回路部と多層配線基板とを電気的に接続させるよ
うに接合される。なお、多層基板群６４は、上述した第
１の実施の形態における多層配線基板３と同様に、一般
的なＦＲ基板等を製造する製造工程を経ることによって
製造される。また、多層基板群６４において、多層配線
基板６４ａ〜６４ｂは、上述した多層配線基板３と同様
の材料、構成を有している。
【００８８】次に、多層基板群６４が接合された回路群
６２は、図１２（ｃ）に示すように、上述した第１の実
施の形態と同様にしてダミー基板６１及び剥離層６３が
除去される。次に、ダミー基板６１が除去された回路群
６２と多層基板群６４とには、図１２（ｄ）に示すよう
に、接合された状態で回路部６２ａ〜６２ｃを多層基板
群６４ごと個々に分割させる分割工程が施されること
で、回路基板装置６０が一括して複数製造される。
６２は、図１２（ｃ）に示すように、上述した第１の実
施の形態と同様にしてダミー基板６１及び剥離層６３が
除去される。次に、ダミー基板６１が除去された回路群
６２と多層基板群６４とには、図１２（ｄ）に示すよう
に、接合された状態で回路部６２ａ〜６２ｃを多層基板
群６４ごと個々に分割させる分割工程が施されること
で、回路基板装置６０が一括して複数製造される。
【００８９】以上のように、第３の実施の形態による製
造方法で製造された回路基板装置６０も、上述した第１
の実施の形態による製造方法で製造された回路基板装置
１と同様の作用効果を得ることができる。具体的に、回
路基板装置６０でも、多層配線基板６４ａ〜６４ｃ上
に、厚み方向の反りやうねりが抑制されることで微細な
線路が高密度及び高精度に形成されたパターン導体５
ａ，６ａ，７ａや、寸法誤差のない受動素子部９を有す
る回路部６２ａ〜６２ｃがそれぞれ形成されることか
ら、電気特性や高周波特性の向上や小型化が図られる。
造方法で製造された回路基板装置６０も、上述した第１
の実施の形態による製造方法で製造された回路基板装置
１と同様の作用効果を得ることができる。具体的に、回
路基板装置６０でも、多層配線基板６４ａ〜６４ｃ上
に、厚み方向の反りやうねりが抑制されることで微細な
線路が高密度及び高精度に形成されたパターン導体５
ａ，６ａ，７ａや、寸法誤差のない受動素子部９を有す
る回路部６２ａ〜６２ｃがそれぞれ形成されることか
ら、電気特性や高周波特性の向上や小型化が図られる。
【００９０】また、このことに加え、回路基板装置６０
の製造方法では、回路基板装置６０を一括して複数形成
させることが可能なことから、更なる製造時間の短縮や
歩留まりの向上が図れる。さらに、この回路基板装置６
０の製造方法では、ダミー基板６０を分割することなく
回路群６２から除去されることから、再利用することが
可能であり、低コスト化が図れる。
の製造方法では、回路基板装置６０を一括して複数形成
させることが可能なことから、更なる製造時間の短縮や
歩留まりの向上が図れる。さらに、この回路基板装置６
０の製造方法では、ダミー基板６０を分割することなく
回路群６２から除去されることから、再利用することが
可能であり、低コスト化が図れる。
【００９１】次に、本発明の第４の実施の形態として、
図１３に示すように、上述した第１の実施の形態とは異
なる製造方法で製造された回路基板装置７０について図
面を参照して詳細に説明する。なお、第４の実施の形態
においても、上述した回路基板装置１を製造する際の第
１の実施の形態と同じ工程、同じ材料や部材を用いる場
合は、これらの説明は省略すると共に、図面において同
じ符号を付するものとする。
図１３に示すように、上述した第１の実施の形態とは異
なる製造方法で製造された回路基板装置７０について図
面を参照して詳細に説明する。なお、第４の実施の形態
においても、上述した回路基板装置１を製造する際の第
１の実施の形態と同じ工程、同じ材料や部材を用いる場
合は、これらの説明は省略すると共に、図面において同
じ符号を付するものとする。
【００９２】第４の実施の形態の製造方法で回路基板装
置７０を製造する際は、図１３（ａ）に示すように、ダ
ミー基板７１上に、上述した第１の実施の形態における
回路部２と同様の工程で回路部７２ａ〜７２ｃからなる
回路群７２が剥離層７３を介して形成される。ダミー基
板７１には、上述した第１の実施の形態で用いたダミー
基板３０と同様の材料を用いる。また、剥離層７２は、
上述した第１の実施の形態で用いた剥離層３１と同様の
材料で同じ構成に形成されている。
置７０を製造する際は、図１３（ａ）に示すように、ダ
ミー基板７１上に、上述した第１の実施の形態における
回路部２と同様の工程で回路部７２ａ〜７２ｃからなる
回路群７２が剥離層７３を介して形成される。ダミー基
板７１には、上述した第１の実施の形態で用いたダミー
基板３０と同様の材料を用いる。また、剥離層７２は、
上述した第１の実施の形態で用いた剥離層３１と同様の
材料で同じ構成に形成されている。
【００９３】ダミー基板７１上に形成された回路群７２
も、上述した回路基板装置５０の回路群５２と同様に、
上述した回路部２をダミー基板７１上に複数並べて一体
形成したものである。この回路群７２も、回路部７２ａ
〜７２ｃを例えば直列や、碁盤目模様に並べるようにし
たものである。また、回路群７２においても、回路部７
２ａ〜７２ｃのパターン導体５ａ，６ａ，７ａの形成パ
ターンを複数種に分けてダミー基板７１上に複数形成さ
せることも可能である。これにより、ダミー基板７１上
には、パターン導体５ａ，６ａ，７ａのパターンの異な
る複数種の回路部７２ａ〜７２ｃを一括して一体形成で
きる。なお、本実施の形態は、回路群７２を三つの回路
部７２ａ〜７２ｃが一体化された構成となっているが、
このことに限定されることはなく、例えば回路群は複数
の回路部が一体化されていれば良く、三つ以上の回路部
が一体化された構成であっても適用可能である。
も、上述した回路基板装置５０の回路群５２と同様に、
上述した回路部２をダミー基板７１上に複数並べて一体
形成したものである。この回路群７２も、回路部７２ａ
〜７２ｃを例えば直列や、碁盤目模様に並べるようにし
たものである。また、回路群７２においても、回路部７
２ａ〜７２ｃのパターン導体５ａ，６ａ，７ａの形成パ
ターンを複数種に分けてダミー基板７１上に複数形成さ
せることも可能である。これにより、ダミー基板７１上
には、パターン導体５ａ，６ａ，７ａのパターンの異な
る複数種の回路部７２ａ〜７２ｃを一括して一体形成で
きる。なお、本実施の形態は、回路群７２を三つの回路
部７２ａ〜７２ｃが一体化された構成となっているが、
このことに限定されることはなく、例えば回路群は複数
の回路部が一体化されていれば良く、三つ以上の回路部
が一体化された構成であっても適用可能である。
【００９４】次に、ダミー基板７１上に一体形成された
回路群７２には、上述した第１の実施の形態と同様の検
査工程が回路部７２ａ〜７２ｃそれぞれ施される。これ
により、回路部７２ａ〜７２ｃは、それぞれのパターン
導体５ａ，６ａ，７ａが適切にパターン形成されている
か否かが判別される。
回路群７２には、上述した第１の実施の形態と同様の検
査工程が回路部７２ａ〜７２ｃそれぞれ施される。これ
により、回路部７２ａ〜７２ｃは、それぞれのパターン
導体５ａ，６ａ，７ａが適切にパターン形成されている
か否かが判別される。
【００９５】次に、ダミー基板７１上に形成された回路
群７２には、図１３（ｂ）に示すように、複数並んだ回
路部７２ａ〜７２ｃのうち、検査工程でパターン導体５
ａ．６ａ，７ａが適切に形成されていると判別されたも
のだけに、上述した第１の実施の形態と同様にして多層
配線基板３が接合される。ここでは、検査工程で、回路
部７２ａ〜７２ｃのうち、回路部７２ａ及び７２ｃのパ
ターン導体５ａ．６ａ，７ａは適切に形成され、回路部
７２ｂのパターン導体５ａ．６ａ，７ａは不具合を有し
ていると判別されたものとして説明する。
群７２には、図１３（ｂ）に示すように、複数並んだ回
路部７２ａ〜７２ｃのうち、検査工程でパターン導体５
ａ．６ａ，７ａが適切に形成されていると判別されたも
のだけに、上述した第１の実施の形態と同様にして多層
配線基板３が接合される。ここでは、検査工程で、回路
部７２ａ〜７２ｃのうち、回路部７２ａ及び７２ｃのパ
ターン導体５ａ．６ａ，７ａは適切に形成され、回路部
７２ｂのパターン導体５ａ．６ａ，７ａは不具合を有し
ていると判別されたものとして説明する。
【００９６】次に、多層配線基板３が接合された回路群
７２は、図１３（ｃ）に示すように、上述した第１の実
施の形態と同様にしてダミー基板７１及び剥離層７３が
除去される。次に、ダミー基板７１が除去された回路群
７２は、図１３（ｄ）に示すように、多層配線基板３が
接合された状態で回路部７２ａ〜７２ｃを個々に分割さ
せる分割工程が施されることで、回路基板装置７０が一
括して複数製造される。このとき、検査工程でパターン
導体５ａ，６ａ，７ａに不具合を有すると判別され、多
層配線基板３が接合されていない回路部７２ｂは、分割
工程後に除去される。
７２は、図１３（ｃ）に示すように、上述した第１の実
施の形態と同様にしてダミー基板７１及び剥離層７３が
除去される。次に、ダミー基板７１が除去された回路群
７２は、図１３（ｄ）に示すように、多層配線基板３が
接合された状態で回路部７２ａ〜７２ｃを個々に分割さ
せる分割工程が施されることで、回路基板装置７０が一
括して複数製造される。このとき、検査工程でパターン
導体５ａ，６ａ，７ａに不具合を有すると判別され、多
層配線基板３が接合されていない回路部７２ｂは、分割
工程後に除去される。
【００９７】以上のように、第４の実施の形態による製
造方法で製造された回路基板装置７０も、上述した第１
の実施の形態による製造方法で製造された回路基板装置
１と同様の作用効果を得ることができる。具体的に、回
路基板装置７０でも、厚み方向の反りやうねりが抑制さ
れることで微細な線路が高密度及び高精度に形成された
パターン導体５ａ，６ａ，７ａや、寸法誤差のない受動
素子部９を有する回路部７２ａ及び７２ｃが多層配線基
板３上にそれぞれ形成されることから、電気特性や高周
波特性の向上や小型化が図られる。
造方法で製造された回路基板装置７０も、上述した第１
の実施の形態による製造方法で製造された回路基板装置
１と同様の作用効果を得ることができる。具体的に、回
路基板装置７０でも、厚み方向の反りやうねりが抑制さ
れることで微細な線路が高密度及び高精度に形成された
パターン導体５ａ，６ａ，７ａや、寸法誤差のない受動
素子部９を有する回路部７２ａ及び７２ｃが多層配線基
板３上にそれぞれ形成されることから、電気特性や高周
波特性の向上や小型化が図られる。
【００９８】また、このことに加え、回路基板装置７０
の製造方法では、検査工程でパターン導体５ａ，６ａ，
７ａに不具合が有ると判別された回路部に多層配線基板
３を接合させることを防止できることから、更なる歩留
まりの向上や低コスト化を図れる。さらに、回路基板装
置７０の製造方法では、回路基板装置７０を一括して複
数形成させることが可能なことから、更なる製造時間の
短縮や歩留まりの向上が図れる。さらにまた、この回路
基板装置７０の製造方法では、ダミー基板７０を分割す
ることなく回路群７２から除去されることから、再利用
することが可能であり、更なる低コスト化が図れる。
の製造方法では、検査工程でパターン導体５ａ，６ａ，
７ａに不具合が有ると判別された回路部に多層配線基板
３を接合させることを防止できることから、更なる歩留
まりの向上や低コスト化を図れる。さらに、回路基板装
置７０の製造方法では、回路基板装置７０を一括して複
数形成させることが可能なことから、更なる製造時間の
短縮や歩留まりの向上が図れる。さらにまた、この回路
基板装置７０の製造方法では、ダミー基板７０を分割す
ることなく回路群７２から除去されることから、再利用
することが可能であり、更なる低コスト化が図れる。
【００９９】上述した第２〜第４の実施の形態において
製造された回路基板装置では、上述した回路基板装置１
と同様に、機能性素子４１を実装させることが可能であ
り、半導体装置４０の基体部として用いることができ
る。
製造された回路基板装置では、上述した回路基板装置１
と同様に、機能性素子４１を実装させることが可能であ
り、半導体装置４０の基体部として用いることができ
る。
【０１００】
【発明の効果】以上詳細に説明したように、本発明によ
れば、表面が平坦化されたダミー基板上に回路部が剥離
層を介して形成されると共に、薄膜技術によるパターン
導体を有する回路部が多層配線基板に接合された後に、
ダミー基板及び剥離層が除去されることで形成されるこ
とから、回路部の厚み方向の反りやうねりが抑制された
回路基板装置及び半導体装置が得られる。
れば、表面が平坦化されたダミー基板上に回路部が剥離
層を介して形成されると共に、薄膜技術によるパターン
導体を有する回路部が多層配線基板に接合された後に、
ダミー基板及び剥離層が除去されることで形成されるこ
とから、回路部の厚み方向の反りやうねりが抑制された
回路基板装置及び半導体装置が得られる。
【０１０１】したがって、本発明によれば、多層配線基
板上に、微細な線路が高密度及び高精度に形成されたパ
ターン導体を有する回路部が形成されることから、電気
特性の向上や小型化が図られた回路基板装置と、この回
路基板装置に半導体チップを実装させた半導体装置とが
得られる。
板上に、微細な線路が高密度及び高精度に形成されたパ
ターン導体を有する回路部が形成されることから、電気
特性の向上や小型化が図られた回路基板装置と、この回
路基板装置に半導体チップを実装させた半導体装置とが
得られる。
【０１０２】また、本発明によれば、検査工程でパター
ン導体に不具合が有ると判別された回路部に多層配線基
板を接合させることを防止できることから、回路基板装
置や半導体装置を製造する際の歩留まりの向上や低コス
ト化を図れる。さらに、本発明によれば、回路群や基板
群を用いることにより回路基板装置を一括して複数形成
させることが可能なことから、回路基板装置や半導体装
置を製造する際の製造時間の短縮や歩留まりの向上を図
れる。さらにまた、本発明によれば、ダミー基板を再利
用することが可能なことから、回路基板装置や半導体装
置を製造する際の更なる低コスト化を図れる。
ン導体に不具合が有ると判別された回路部に多層配線基
板を接合させることを防止できることから、回路基板装
置や半導体装置を製造する際の歩留まりの向上や低コス
ト化を図れる。さらに、本発明によれば、回路群や基板
群を用いることにより回路基板装置を一括して複数形成
させることが可能なことから、回路基板装置や半導体装
置を製造する際の製造時間の短縮や歩留まりの向上を図
れる。さらにまた、本発明によれば、ダミー基板を再利
用することが可能なことから、回路基板装置や半導体装
置を製造する際の更なる低コスト化を図れる。
【図１】本発明を適用した回路基板装置を示す縦断面図
である。
である。
【図２】同回路基板装置の製造工程を説明する図であ
り、ダミー基板を示す縦断面図である。
り、ダミー基板を示す縦断面図である。
【図３】同回路基板装置の製造工程を説明する図であ
り、ダミー基板上に第１の単位配線層が形成された状態
を示す縦断面図である。
り、ダミー基板上に第１の単位配線層が形成された状態
を示す縦断面図である。
【図４】同回路基板装置の製造工程を説明する図であ
り、第１の単位配線層上に第２の単位配線層が形成され
た状態を示す縦断面図である。
り、第１の単位配線層上に第２の単位配線層が形成され
た状態を示す縦断面図である。
【図５】同回路基板装置の製造工程を説明する図であ
り、第２の単位配線層上に第３の単位配線層が形成され
た状態を示す縦断面図である。
り、第２の単位配線層上に第３の単位配線層が形成され
た状態を示す縦断面図である。
【図６】同回路基板装置の製造工程を説明する図であ
り、第３の単位配線層上にバンプ部が形成された状態を
示す縦断面図である。
り、第３の単位配線層上にバンプ部が形成された状態を
示す縦断面図である。
【図７】同回路基板装置の製造工程を説明する図であ
り、配線部に多層配線基板が接合された状態を示す縦断
面図である。
り、配線部に多層配線基板が接合された状態を示す縦断
面図である。
【図８】同回路基板装置の製造工程を説明する図であ
り、製造された回路基板装置を示す縦断面図である。
り、製造された回路基板装置を示す縦断面図である。
【図９】同半導体装置を示す縦断面図である。
【図１０】同半導体装置の他の構成例を示す縦断面図で
ある。
ある。
【図１１】同回路基板装置の他の製造工程を説明する図
であり、同図（ａ）はダミー基板上に回路群が形成され
た状態を示す縦断面図であり、同図（ｂ）は分割工程を
示す縦断面図であり、同図（ｃ）は回路部に多層配線基
板が接合された状態を示す縦断面図であり、同時（ｄ）
は製造された回路基板装置を示す縦断面図である。
であり、同図（ａ）はダミー基板上に回路群が形成され
た状態を示す縦断面図であり、同図（ｂ）は分割工程を
示す縦断面図であり、同図（ｃ）は回路部に多層配線基
板が接合された状態を示す縦断面図であり、同時（ｄ）
は製造された回路基板装置を示す縦断面図である。
【図１２】同回路基板装置の他の製造工程を説明する図
であり、同図（ａ）はダミー基板上に回路群が形成され
た状態を示す縦断面図であり、同図（ｂ）は回路群に多
層基板群が接合された状態を示す縦断面図であり、同図
（ｃ）はダミー基板が除去された状態を示す縦断面図で
あり、同時（ｄ）は製造された回路基板装置を示す縦断
面図である。
であり、同図（ａ）はダミー基板上に回路群が形成され
た状態を示す縦断面図であり、同図（ｂ）は回路群に多
層基板群が接合された状態を示す縦断面図であり、同図
（ｃ）はダミー基板が除去された状態を示す縦断面図で
あり、同時（ｄ）は製造された回路基板装置を示す縦断
面図である。
【図１３】同回路基板装置の他の製造工程を説明する図
であり、同図（ａ）はダミー基板上に回路群が形成され
た状態を示す縦断面図であり、同図（ｂ）は回路群に選
択的に多層配線基板が接合された状態を示す縦断面図で
あり、同図（ｃ）はダミー基板が除去された状態を示す
縦断面図であり、同時（ｄ）は製造された回路基板装置
を示す縦断面図である。
であり、同図（ａ）はダミー基板上に回路群が形成され
た状態を示す縦断面図であり、同図（ｂ）は回路群に選
択的に多層配線基板が接合された状態を示す縦断面図で
あり、同図（ｃ）はダミー基板が除去された状態を示す
縦断面図であり、同時（ｄ）は製造された回路基板装置
を示す縦断面図である。
【図１４】従来の半導体装置の縦断面図である。
１，５０，６０，７０ 回路基板装置、２ 回路部、３
多層配線基板、４バンプ部、５ 第１の単位配線層、
６ 第２の単位配線層、７ 第３の単位配線層、８ ビ
ア、９ ランド部、１０ 受動素子部、３０ ダミー基
板、４０ 半導体装置、４１ 機能性素子
多層配線基板、４バンプ部、５ 第１の単位配線層、
６ 第２の単位配線層、７ 第３の単位配線層、８ ビ
ア、９ ランド部、１０ 受動素子部、３０ ダミー基
板、４０ 半導体装置、４１ 機能性素子
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０５Ｋ 3/00 Ｈ０１Ｌ 23/12 Ｎ
(72)発明者 浅見 博
東京都品川区北品川６丁目７番35号 ソニ
ー株式会社内
(72)発明者 奥洞 明彦
東京都品川区北品川６丁目７番35号 ソニ
ー株式会社内
Ｆターム(参考） 5E346 AA04 AA12 AA15 AA26 AA29
AA35 BB01 BB16 BB20 CC02
CC08 CC31 DD02 DD03 DD15
DD22 DD33 EE33 EE41 FF24
FF35 FF36 FF45 GG01 GG17
GG28 HH11
Claims (24)
- 【請求項１】 薄膜技術により形成されたパターン導体
と絶縁部とからなる配線層を一層以上有し、上記配線層
の最上層上に上記パターン導体に接続されたランド部が
形成された回路部と、 主面から露出する接続部を有する多層配線基板とを備
え、 上記回路部が、表面が平坦化されたダミー基板上に剥離
層を介して形成され、上記ランド部と上記接続部とを接
続させるように上記多層配線基板の主面に接合された後
に、上記剥離層で剥離して上記ダミー基板及び上記剥離
層を除去させることで、上記多層配線基板の主面上に上
記回路部が形成された構成となっていることを特徴とす
る回路基板装置。 - 【請求項２】 上記多層配線基板は、上記回路部を接合
させる面の面積が、上記回路部の上記多層配線基板に接
合される面の面積よりも大とされていることを特徴とす
る請求項１記載の回路基板装置。 - 【請求項３】 表面が平坦化されたダミー基板上に、薄
膜技術により形成されたパターン導体と絶縁部とからな
る配線層を一層以上有し、上記配線層の最上層上に上記
パターン導体に接続されたランド部が形成された回路部
を、剥離層を介して形成させる回路部形成工程と、 主面から露出する接続部を有する多層配線基板を形成す
る基板形成工程と、 上記回路部を、上記ランド部と上記接続部とを接続させ
るように上記多層配線基板の主面に接合する接合工程
と、 上記ダミー基板及び上記剥離層を、上記回路部から上記
剥離層を剥離することで除去する除去工程とを有するこ
とを特徴とする回路基板装置の製造方法。 - 【請求項４】 上記回路部形成工程の後に、上記回路部
に対し、上記パターン導体が適切に形成されているか否
かを判別する所定の検査を施す検査工程を行うことを特
徴とする請求項３記載の回路基板装置の製造方法。 - 【請求項５】 上記接合工程において、上記回路部を、
上記回路部の上記多層配線基板に接合させる面の面積よ
りも上記多層配線基板の上記回路部が接合される面積の
ほうが大とされる上記多層配線基板に接合させることを
特徴とする請求項３記載の回路基板装置の製造方法。 - 【請求項６】 表面が平坦化されたダミー基板上に、薄
膜技術により形成されたパターン導体と絶縁部とからな
る配線層を一層以上有し、上記配線層の最上層上に上記
パターン導体に接続されたランド部を備える回路部が複
数並べられた回路群を、剥離層を介して形成する回路群
形成工程と、 上記回路群に対し、上記パターン導体が適切に形成され
ているか否かを判別する所定の検査を上記回路部毎に施
す検査工程と、 上記ダミー基板上に上記回路群を形成させた状態で、上
記ダミー基板と上記回路群とを上記回路部毎に分割する
分割工程と、 上記検査工程で上記パターン導体が適切に形成されてい
ると判別された上記回路部だけを選出する選出工程と、 主面から露出する接続部を有する多層配線基板を形成す
る基板形成工程と、 上記選出工程で選出された上記回路部を、上記ランド部
と上記接続部とを接続させるように上記多層配線基板の
主面に接合する接合工程と、 上記ダミー基板及び上記剥離層を、上記回路部から上記
剥離層を剥離することで除去する除去工程とを有するこ
とを特徴とする回路基板装置の製造方法。 - 【請求項７】 上記回路群形成工程において、上記回路
部毎のパターン導体を、複数種のパターンに分けて形成
させることを特徴とする請求項６記載の回路基板装置の
製造方法。 - 【請求項８】 上記接合工程において、上記回路部を、
上記回路部の上記多層配線基板に接合させる面の面積よ
りも上記多層配線基板の上記回路部が接合される面積の
ほうが大とされる上記多層配線基板に接合させることを
特徴とする請求項６記載の回路基板装置の製造方法。 - 【請求項９】 表面が平坦化されたダミー基板上に、薄
膜技術により形成されたパターン導体と絶縁部とからな
る配線層を一層以上有し、上記配線層の最上層上に上記
パターン導体に接続されたランド部を備える回路部が複
数並べられた回路群を、剥離層を介して形成する回路群
形成工程と、 主面から露出する接続部を有する多層配線基板が上記回
路群の上記回路部と相対するように複数並べられた基板
群を形成する基板群形成工程と、 上記回路部のランド部と、上記回路部と相対する位置の
上記多層配線基板の接続部とを接続させるように、上記
回路群と上記基板群とを接合する接合工程と、 上記ダミー基板及び上記剥離層を、上記回路群から上記
剥離層を剥離することによって除去する除去工程と、 上記回路群と上記基板群とが接合された状態で、上記回
路群と上記基板群とを上記回路部毎に一括して分割する
分割工程とを有することを特徴とする回路基板装置の製
造方法。 - 【請求項１０】 上記回路群形成工程において、上記回
路部毎のパターン導体を、複数種のパターンに分けて形
成させることを特徴とする請求項９記載の回路基板装置
の製造方法。 - 【請求項１１】 表面が平坦化されたダミー基板上に、
薄膜技術により形成されたパターン導体と絶縁部とから
なる配線層を一層以上有し、上記配線層の最上層上に上
記パターン導体に接続されたランド部を備える回路部が
複数並べられた回路群を、剥離層を介して形成する回路
群形成工程と、 上記回路群に対し、上記パターン導体が適切に形成され
ているか否かを判別する所定の検査を上記回路部毎に施
す検査工程と、 主面から露出する接続部を有する多層配線基板を形成す
る基板形成工程と、 上記多層配線基板を、上記検査工程で上記パターン導体
が適切に形成されていると判別された上記回路部だけ
に、上記ランド部と上記接続部とを接続させるように接
合する接合工程と、 上記ダミー基板及び上記剥離層を、上記回路群から上記
剥離層を剥離することで除去する除去工程と、 上記多層配線基板を接合させた状態で、上記回路群を上
記回路部毎に分割する分割工程とを有することを特徴と
する回路基板装置の製造方法。 - 【請求項１２】 上記回路群形成工程において、上記回
路部毎のパターン導体を、複数種のパターンに分けて形
成させることを特徴とする請求項１１記載の回路基板装
置の製造方法。 - 【請求項１３】 薄膜技術により形成されたパターン導
体と絶縁部とからなる配線層を一層以上有し、上記配線
層の最上層上に上記パターン導体に接続されたランド部
が形成された回路部と、主面から露出する接続部を有す
る多層配線基板とを有する回路基板部と、 上記回路基板部上に、上記パターン導体と電気的に接続
させることで実装された半導体チップとを備え、 上記回路基板部が、上記回路部を表面が平坦化されたダ
ミー基板上に剥離層を介して形成させ、上記ランド部と
上記接続部とを接続させるように上記多層配線基板の主
面に上記回路部を接合させた後に、上記剥離層で剥離し
て上記ダミー基板及び上記剥離層を除去させることで、
上記多層配線基板の主面上に上記回路部が形成された構
成となっていることを特徴とする半導体装置。 - 【請求項１４】 上記回路基板部は、上記多層配線基板
の上記回路部を接合させる面の面積が、上記回路部の上
記多層配線基板に接合される面の面積よりも大とされて
いることを特徴とする請求項１３記載の半導体装置。 - 【請求項１５】 表面が平坦化されたダミー基板上に、
薄膜技術により形成されたパターン導体と絶縁部とから
なる配線層を一層以上有し、上記配線層の最上層上に上
記パターン導体に接続されたランド部が形成された回路
部を、剥離層を介して形成させる回路部形成工程と、主
面から露出する接続部を有する多層配線基板を形成する
基板形成工程と、上記回路部を、上記ランド部と上記接
続部とを接続させるように上記多層配線基板の主面に接
合する接合工程と、上記ダミー基板及び上記剥離層を、
上記回路部から上記剥離層を剥離することで除去する除
去工程とを経ることで回路基板部を形成する回路基板部
形成工程と、 上記回路基板部上に、上記パターン導体と半導体チップ
とを電気的に接続させることで、上記半導体チップを実
装させる実装工程とを有することを特徴とする半導体装
置の製造方法。 - 【請求項１６】 上記回路基板部形成工程においては、
上記回路部形成工程の後に、上記回路部に対し、上記パ
ターン導体が適切に形成されているか否かを判別する所
定の検査を上記回路部毎に施す検査工程を行うことを特
徴とする請求項１５記載の半導体装置の製造方法。 - 【請求項１７】 上記回路基板部形成工程においては、
上記接合工程で上記回路部を、上記回路部の上記多層配
線基板に接合させる面の面積よりも上記多層配線基板の
上記回路部が接合される面積のほうが大とされる上記多
層配線基板に接合させることを特徴とする請求項１５記
載の半導体装置の製造方法。 - 【請求項１８】 表面が平坦化されたダミー基板上に、
薄膜技術により形成されたパターン導体と絶縁部とから
なる配線層を一層以上有し、上記配線層の最上層上に上
記パターン導体に接続されたランド部を備える回路部が
複数並べられた回路群を、剥離層を介して形成する回路
群形成工程と、上記回路群に対し、上記パターン導体が
適切に形成されているか否かを判別する所定の検査を上
記回路部毎に施す検査工程と、上記ダミー基板上に上記
回路群を形成させた状態で、上記ダミー基板と上記回路
群とを上記回路部毎に分割する分割工程と、上記検査工
程で上記パターン導体が適切に形成されていると判別さ
れた上記回路部だけを選出する選出工程と、主面から露
出する接続部を有する多層配線基板を形成する基板形成
工程と、上記選出工程で選出された上記回路部を、上記
ランド部と上記接続部とを接続させるように上記多層配
線基板の主面に接合する接合工程と、上記ダミー基板及
び上記剥離層を、上記回路部から上記剥離層を剥離する
ことで除去する除去工程とを経ることで回路基板部を形
成する回路基板部形成工程と、 上記回路基板部上に、上記パターン導体と半導体チップ
とを電気的に接続させることで、上記半導体チップを実
装させる実装工程とを有することを特徴とする半導体装
置の製造方法。 - 【請求項１９】 上記回路基板部形成工程においては、
上記回路群形成工程で、上記回路部毎のパターン導体
を、複数種のパターンに分けて形成させることを特徴と
する請求項１８記載の半導体装置の製造方法。 - 【請求項２０】 上記回路基板部形成工程においては、
上記接合工程で上記回路部を、上記回路部の上記多層配
線基板に接合させる面の面積よりも上記多層配線基板の
上記回路部が接合される面積のほうが大とされる上記多
層配線基板に接合させることを特徴とする請求項１８記
載の半導体装置の製造方法。 - 【請求項２１】 表面が平坦化されたダミー基板上に、
薄膜技術により形成されたパターン導体と絶縁部とから
なる配線層を一層以上有し、上記配線層の最上層上に上
記パターン導体に接続されたランド部を備える回路部が
複数並べられた回路群を、剥離層を介して形成する回路
群形成工程と、主面から露出する接続部を有する多層配
線基板が上記回路群の上記回路部と相対するように複数
並べられた基板群を形成する基板群形成工程と、上記回
路部のランド部と、上記回路部と相対する位置の上記多
層配線基板の接続部とを接続させるように、上記回路群
と上記基板群とを接合する接合工程と、上記ダミー基板
及び上記剥離層を、上記回路群から上記剥離層を剥離す
ることによって除去する除去工程と、上記回路群と上記
基板群とが接合された状態で、上記回路群と上記基板群
とを上記回路部毎に一括して分割する分割工程とを経る
ことで回路基板部を形成する回路基板部形成工程と、 上記回路基板部上に、上記パターン導体と半導体チップ
とを電気的に接続させることで、上記半導体チップを実
装させる実装工程とを有することを特徴とする半導体装
置の製造方法。 - 【請求項２２】 上記回路基板部形成工程においては、
上記回路群形成工程で、上記回路部毎のパターン導体
を、複数種のパターンに分けて形成させることを特徴と
する請求項２１記載の半導体装置の製造方法。 - 【請求項２３】 表面が平坦化されたダミー基板上に、
薄膜技術により形成されたパターン導体と絶縁部とから
なる配線層を一層以上有し、上記配線層の最上層上に上
記パターン導体に接続されたランド部を備える回路部が
複数並べられた回路群を、剥離層を介して形成する回路
群形成工程と、上記回路群に対し、上記パターン導体が
適切に形成されているか否かを判別する所定の検査を上
記回路部毎に施す検査工程と、主面から露出する接続部
を有する多層配線基板を形成する基板形成工程と、上記
多層配線基板を、上記検査工程で上記パターン導体が適
切に形成されていると判別された上記回路部だけに、上
記ランド部と上記接続部とを接続させるように接合する
接合工程と、上記ダミー基板及び上記剥離層を、上記回
路群から上記剥離層を剥離することで除去する除去工程
と、上記多層配線基板を接合させた状態で、上記回路群
を上記回路部毎に分割する分割工程とを経ることで回路
基板部を形成する回路基板部形成工程と、 上記回路基板部上に、上記パターン導体と半導体チップ
とを電気的に接続させることで、上記半導体チップを実
装させる実装工程とを有することを特徴とする半導体装
置の製造方法。 - 【請求項２４】 上記回路基板部形成工程においては、
上記回路群形成工程で、上記回路部毎のパターン導体
を、複数種のパターンに分けて形成させることを特徴と
する請求項２３記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002105549A JP2003304065A (ja) | 2002-04-08 | 2002-04-08 | 回路基板装置及びその製造方法、並びに半導体装置及びその製造方法 |
| US10/397,608 US6831357B2 (en) | 2002-04-08 | 2003-03-26 | Circuit substrate device, method for producing the same, semiconductor device and method for producing the same |
| US10/792,447 US7138294B2 (en) | 2002-04-08 | 2004-03-03 | Circuit substrate device, method for producing the same, semiconductor device and method for producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002105549A JP2003304065A (ja) | 2002-04-08 | 2002-04-08 | 回路基板装置及びその製造方法、並びに半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003304065A true JP2003304065A (ja) | 2003-10-24 |
Family
ID=29390203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002105549A Pending JP2003304065A (ja) | 2002-04-08 | 2002-04-08 | 回路基板装置及びその製造方法、並びに半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6831357B2 (ja) |
| JP (1) | JP2003304065A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006043474A1 (ja) * | 2004-10-22 | 2006-04-27 | Murata Manufacturing Co., Ltd. | 複合多層基板及びその製造方法 |
| WO2006093191A1 (ja) * | 2005-03-01 | 2006-09-08 | Nec Corporation | 半導体パッケージ及びその製造方法 |
| JP2006253167A (ja) * | 2005-03-08 | 2006-09-21 | Nec Corp | キャビティ構造プリント配線板の製造方法及び実装構造 |
| JP2007073676A (ja) * | 2005-09-06 | 2007-03-22 | Fujikura Ltd | 多層配線板の製造方法 |
| JP2013514637A (ja) * | 2009-12-18 | 2013-04-25 | シュバイツァー エレクトロニク アーゲー | 導体構造要素及び導体構造要素を製造するための方法 |
| US8705247B2 (en) | 2009-03-19 | 2014-04-22 | Murata Manufacturing Co., Ltd. | Circuit board and mother laminated body |
| KR101476947B1 (ko) * | 2011-01-14 | 2014-12-24 | 해리스 코포레이션 | 상호연결층 스택에 라미네이트된 액정 폴리머 솔더 마스크를 갖는 전자 디바이스 제조 방법 및 관련된 디바이스 |
| JP2015195324A (ja) * | 2014-03-31 | 2015-11-05 | 富士通株式会社 | インターポーザ構造体及び半導体装置の製造方法 |
| JP2015198114A (ja) * | 2014-03-31 | 2015-11-09 | 富士通株式会社 | インターポーザ構造体及び半導体装置の製造方法 |
| WO2020085382A1 (ja) * | 2018-10-26 | 2020-04-30 | 凸版印刷株式会社 | 半導体パッケージ用配線基板、および半導体パッケージ用配線基板の製造方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4577479B2 (ja) * | 2003-04-15 | 2010-11-10 | Ｔｄｋ株式会社 | 多層配線基板形成に用いられる異材質部を有するシート形成方法および異材質部を有するシート |
| JP4596846B2 (ja) * | 2004-07-29 | 2010-12-15 | 三洋電機株式会社 | 回路装置の製造方法 |
| DE102004050476B3 (de) * | 2004-10-16 | 2006-04-06 | Infineon Technologies Ag | Verfahren zum Herstellen einer Umverdrahtungs-Leiterplatte |
| JP4649198B2 (ja) * | 2004-12-20 | 2011-03-09 | 新光電気工業株式会社 | 配線基板の製造方法 |
| KR100660604B1 (ko) * | 2005-04-21 | 2006-12-22 | (주)웨이브닉스이에스피 | 금속 박편을 이용한 수동 소자 및 반도체 패키지의제조방법 |
| JP4863101B2 (ja) * | 2005-06-17 | 2012-01-25 | Ｎｌｔテクノロジー株式会社 | アクティブマトリクス基板及びその製造方法 |
| US7621041B2 (en) * | 2005-07-11 | 2009-11-24 | E. I. Du Pont De Nemours And Company | Methods for forming multilayer structures |
| US8158510B2 (en) | 2009-11-19 | 2012-04-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming IPD on molded substrate |
| US8791006B2 (en) | 2005-10-29 | 2014-07-29 | Stats Chippac, Ltd. | Semiconductor device and method of forming an inductor on polymer matrix composite substrate |
| US8409970B2 (en) | 2005-10-29 | 2013-04-02 | Stats Chippac, Ltd. | Semiconductor device and method of making integrated passive devices |
| US7271047B1 (en) * | 2006-01-06 | 2007-09-18 | Advanced Micro Devices, Inc. | Test structure and method for measuring the resistance of line-end vias |
| US7353591B2 (en) * | 2006-04-18 | 2008-04-08 | Kinsus Interconnect Technology Corp. | Method of manufacturing coreless substrate |
| JP2008091639A (ja) * | 2006-10-02 | 2008-04-17 | Nec Electronics Corp | 電子装置およびその製造方法 |
| US8245392B2 (en) * | 2009-12-01 | 2012-08-21 | Endicott Interconnect Technologies, Inc. | Method of making high density interposer and electronic package utilizing same |
| KR101289140B1 (ko) * | 2010-09-28 | 2013-07-23 | 삼성전기주식회사 | 임베디드 인쇄회로기판 및 그 제조방법 |
| US8867219B2 (en) * | 2011-01-14 | 2014-10-21 | Harris Corporation | Method of transferring and electrically joining a high density multilevel thin film to a circuitized and flexible organic substrate and associated devices |
| US9275877B2 (en) * | 2011-09-20 | 2016-03-01 | Stats Chippac, Ltd. | Semiconductor device and method of forming semiconductor package using panel form carrier |
| US9320149B2 (en) * | 2012-12-21 | 2016-04-19 | Intel Corporation | Bumpless build-up layer package including a release layer |
| EP3373714B1 (en) * | 2017-03-08 | 2023-08-23 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Hybrid component carrier and method for manufacturing the same |
| US10903157B2 (en) * | 2019-03-08 | 2021-01-26 | Skc Co., Ltd. | Semiconductor device having a glass substrate core layer |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4306925A (en) * | 1977-01-11 | 1981-12-22 | Pactel Corporation | Method of manufacturing high density printed circuit |
| US4221047A (en) * | 1979-03-23 | 1980-09-09 | International Business Machines Corporation | Multilayered glass-ceramic substrate for mounting of semiconductor device |
| JP2966972B2 (ja) * | 1991-07-05 | 1999-10-25 | 株式会社日立製作所 | 半導体チップキャリアとそれを実装したモジュール及びそれを組み込んだ電子機器 |
| JP2812358B2 (ja) * | 1996-03-18 | 1998-10-22 | 日本電気株式会社 | Ｌｓｉパッケージおよびｌｓｉパッケージ製造方法 |
| US6294407B1 (en) * | 1998-05-06 | 2001-09-25 | Virtual Integration, Inc. | Microelectronic packages including thin film decal and dielectric adhesive layer having conductive vias therein, and methods of fabricating the same |
| US6239485B1 (en) * | 1998-11-13 | 2001-05-29 | Fujitsu Limited | Reduced cross-talk noise high density signal interposer with power and ground wrap |
| US6069407A (en) * | 1998-11-18 | 2000-05-30 | Vlsi Technology, Inc. | BGA package using PCB and tape in a die-up configuration |
| TWI248384B (en) * | 2000-06-12 | 2006-02-01 | Hitachi Ltd | Electronic device |
| US20020098620A1 (en) * | 2001-01-24 | 2002-07-25 | Yi-Chuan Ding | Chip scale package and manufacturing method thereof |
-
2002
- 2002-04-08 JP JP2002105549A patent/JP2003304065A/ja active Pending
-
2003
- 2003-03-26 US US10/397,608 patent/US6831357B2/en not_active Expired - Lifetime
-
2004
- 2004-03-03 US US10/792,447 patent/US7138294B2/en not_active Expired - Lifetime
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7488897B2 (en) | 2004-10-22 | 2009-02-10 | Murata Manufacturing Co., Ltd. | Hybrid multilayer substrate and method for manufacturing the same |
| WO2006043474A1 (ja) * | 2004-10-22 | 2006-04-27 | Murata Manufacturing Co., Ltd. | 複合多層基板及びその製造方法 |
| WO2006093191A1 (ja) * | 2005-03-01 | 2006-09-08 | Nec Corporation | 半導体パッケージ及びその製造方法 |
| JP4921354B2 (ja) * | 2005-03-01 | 2012-04-25 | 日本電気株式会社 | 半導体パッケージ及びその製造方法 |
| JP2006253167A (ja) * | 2005-03-08 | 2006-09-21 | Nec Corp | キャビティ構造プリント配線板の製造方法及び実装構造 |
| JP2007073676A (ja) * | 2005-09-06 | 2007-03-22 | Fujikura Ltd | 多層配線板の製造方法 |
| US8705247B2 (en) | 2009-03-19 | 2014-04-22 | Murata Manufacturing Co., Ltd. | Circuit board and mother laminated body |
| JP2013514637A (ja) * | 2009-12-18 | 2013-04-25 | シュバイツァー エレクトロニク アーゲー | 導体構造要素及び導体構造要素を製造するための方法 |
| KR101476947B1 (ko) * | 2011-01-14 | 2014-12-24 | 해리스 코포레이션 | 상호연결층 스택에 라미네이트된 액정 폴리머 솔더 마스크를 갖는 전자 디바이스 제조 방법 및 관련된 디바이스 |
| JP2015195324A (ja) * | 2014-03-31 | 2015-11-05 | 富士通株式会社 | インターポーザ構造体及び半導体装置の製造方法 |
| JP2015198114A (ja) * | 2014-03-31 | 2015-11-09 | 富士通株式会社 | インターポーザ構造体及び半導体装置の製造方法 |
| WO2020085382A1 (ja) * | 2018-10-26 | 2020-04-30 | 凸版印刷株式会社 | 半導体パッケージ用配線基板、および半導体パッケージ用配線基板の製造方法 |
| JPWO2020085382A1 (ja) * | 2018-10-26 | 2021-09-30 | 凸版印刷株式会社 | 半導体パッケージ用配線基板、および半導体パッケージ用配線基板の製造方法 |
| JP7347440B2 (ja) | 2018-10-26 | 2023-09-20 | 凸版印刷株式会社 | 半導体パッケージ用配線基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040171190A1 (en) | 2004-09-02 |
| US7138294B2 (en) | 2006-11-21 |
| US6831357B2 (en) | 2004-12-14 |
| US20030214027A1 (en) | 2003-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003304065A (ja) | 回路基板装置及びその製造方法、並びに半導体装置及びその製造方法 | |
| US5404044A (en) | Parallel process interposer (PPI) | |
| US7473992B2 (en) | Multi-layer interconnection circuit module and manufacturing method thereof | |
| JP4701506B2 (ja) | 回路ブロック体の製造方法、配線回路装置の製造方法並びに半導体装置の製造方法 | |
| US8114714B2 (en) | Electronic device and production method thereof | |
| JPH0220848Y2 (ja) | ||
| US7193311B2 (en) | Multi-chip circuit module and method for producing the same | |
| US7435618B2 (en) | Method to manufacture a coreless packaging substrate | |
| US11018082B2 (en) | Space transformer and manufacturing method thereof | |
| US20100044845A1 (en) | Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate | |
| US20090135574A1 (en) | Wiring board, semiconductor device having wiring board, and method of manufacturing wiring board | |
| KR20040076164A (ko) | 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법 | |
| JP2004311912A (ja) | 回路基板モジュール及びその製造方法 | |
| US20130153266A1 (en) | Printed circuit board and method of manufacturing the same | |
| TW201921590A (zh) | 具有保留互連部分之精細節距及間隔互連 | |
| US7427716B2 (en) | Microvia structure and fabrication | |
| JP4589519B2 (ja) | 半導体回路部品の製造方法 | |
| JP2004282124A (ja) | 同軸伝送線路内蔵基板とその作製方法 | |
| JP2000031317A (ja) | 半導体装置及び半導体素子搭載用基板の製造方法 | |
| JPH0794849A (ja) | 半導体搭載用基板の製造方法 | |
| JP2002076592A (ja) | プリント配線板及びその製造方法 | |
| JP2005310841A (ja) | 回路モジュール体及びその製造方法 | |
| JP2004172528A (ja) | 半導体装置及びその製造方法 | |
| JP2006216811A (ja) | 多層回路配線板及びｂｇａ型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070807 |