JP2004282124A - 同軸伝送線路内蔵基板とその作製方法 - Google Patents
同軸伝送線路内蔵基板とその作製方法 Download PDFInfo
- Publication number
- JP2004282124A JP2004282124A JP2003066640A JP2003066640A JP2004282124A JP 2004282124 A JP2004282124 A JP 2004282124A JP 2003066640 A JP2003066640 A JP 2003066640A JP 2003066640 A JP2003066640 A JP 2003066640A JP 2004282124 A JP2004282124 A JP 2004282124A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- conductor
- substrate
- circuit pattern
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Waveguides (AREA)
Abstract
【解決手段】同軸伝送線路内蔵基板は、絶縁層中に形成された空洞部と、空洞部の内部に位置する伝送線路と、空洞部を間に挟んで前記伝送線路に対しほぼ対称に位置する一対の導体パターンとを備える。導体パターンは、伝送線路の側方に位置する側方導体、あるいは、伝送線路の下層および上層に位置する下部導体と上部導体である。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は、高周波の信号伝送に適した同軸伝送線路を内蔵する薄膜多層配線基板とその作製方法に関する。
【0002】
【従来の技術】
電子機器は高密度実装化が進展し、電子機器の信号速度も高速化している。このような状況下では、信号伝達におけるノイズ対策が重要になっている。
【0003】
ノイズ対策のひとつとして、厚膜多層印刷配線板に同軸回路パターンを形成することが提案されている(たとえば、特許文献1参照)。
【0004】
通常、クロストークノイズは、信号線の上下層や側方に位置する他の信号配線との間の静電容量の影響によって発生する。そこで、信号線の周囲全体を、絶縁層を介して導体で同軸状に囲むことによって、近隣の配線の影響を受けにくくするとともに、伝送損失を低減するわけである。
【0005】
図1は、従来の同軸回路パターンを有する厚膜多層印刷配線板の一例を示す。このような同軸回路パターンの形成方法としては、アルミナセラミックス等のベース基板106の表面に、厚膜印刷法等により下部導体回路104を形成し、その上に感光性の絶縁層103を形成する。
【0006】
感光性絶縁層103を乾燥後、フォトリソグラフィ技術により絶縁層にバイアホールを形成する。バイアホールに導体ペーストを充填して側方導体102を形成すると同時に、絶縁層103上に信号線パターン101を形成する。
【0007】
その後焼結し、同様の工程で絶縁層103’を形成して、バイアホールを形成する。バイアホールに導体ペースト充填して、先に形成した下層の側方導体102と連結する上層の側方導体102’を形成する。さらに、絶縁層上に上部導体回路105を形成して同軸配線パターンが完成する。
【0008】
【特許文献1】
特開平4−267586号公報
【0009】
【発明が解決しようとする課題】
しかし、上述した従来の同軸配線パターンの形成方法は、微細化の点で問題がある。セラミック基板のような無機材料の基板上に、導体層と絶縁層を交互に積層していく方法では、同軸配線回路基板が焼結により形成されるため、寸法の安定性に劣り、配線自体の微細化や、同軸回路の微細化が困難である。
【0010】
配線の微細化を図るために、フィルム上に導体層を形成したものを積層していく方法が考えられるが、この手法でもL/S(ライン/スペース比)は30μm/30μm程度が限界である。
【0011】
そこで、本発明の目的は、高密度の同軸伝送線路パターンを有する薄膜多層配線基板(同軸伝送線路内蔵基板)を提供することにある。
【0012】
また、微細で高密度な同軸伝送線路内蔵基板の作製方法を提供することを目的とする。
【0013】
【課題を解決するための手段】
上記目的を達成するために、本発明の同軸伝送線路内蔵基板は、あらかじめ平坦性の良い支持基板上で微細な配線パターンを形成した後に、支持基板から剥離したフィルム基板とする。
【0014】
また、高速な信号を流すために、伝送線路の周囲を空洞化した同軸伝送線路パターンを有する薄膜多層配線基板とする。
【0015】
このような同軸伝送線路パターンを有する回路基板は、同軸伝送線路パターンを有する第1回路フィルムと、この第1回路パターンに対向する第2回路フィルムを張り合わせることによって得られる。第1回路フィルムは、伝送線路と、この伝送線路から所定の距離を置いて配置される一対の第1導体パターンと、伝送線路の両側に延びる溝を有する。第2回路フィルムは、第1導体パターンに対応する第2導体パターンと、第2の溝を有する。
【0016】
第1回路パターンと第2回路パターンを張り合わせることにより得られる同軸伝送線路内蔵基板は、伝送線路と、伝送線路を取り囲む空洞部と、伝送線路に対してほぼ対称に位置する一対の導体パターンとを備えることになる。
【0017】
より具体的には、本発明の第1の側面では、同軸伝送線路内蔵基板は、絶縁層中に形成された空洞部と、空洞部の内部に位置する伝送線路と、空洞部を間に挟んで、伝送線路に対してほぼ対称に位置する一対の導体パターンとを備える。
【0018】
第2の側面では、同軸伝送線路内蔵基板は、空洞部を内包する絶縁層と、絶縁層から空洞部内へ形成された支持部と、支持部により支持される伝送線路と、空洞部の空間を介して伝送線路の両側に配置される導体パターンとを備える。
【0019】
伝送線路に対してほぼ対称の一対の導体パターン、あるいは伝送線路の両側に配置される導体パターンは、伝送線路の側方に位置する側方導体である。
【0020】
あるいは、空洞部を介して伝送線路の上層および下層に位置する上部導体と下部導体である。
【0021】
このように空洞部を挟んだ対称構造を採用することで、同軸特性を確保するとともに、伝送線路まわりの誘電率を低減して高周波伝送特性を向上する。
【0022】
好ましくは、同軸伝送線路内蔵基板は、空洞部に配置された素子をさらに有する。空洞部に配置される素子は、たとえばキャパシタなどの受動素子、IC素子、冷却素子などである。
【0023】
このような構成により、より高密度かつ小型化が可能な同軸伝送線路内蔵基板が実現する。
【0024】
好ましくは、伝送線路の線幅は約5μmであり、伝送線路と導体パターンとの間隔は約5μmである。
【0025】
本発明の第3の側面では、同軸伝送線路内蔵基板の作製方法を提供する。この方法は、
(a)第1の支持基板上に、伝送線路と、この伝送線路の両側に延びる第1の溝と、第1の溝を挟んで伝送線路とほぼ対称に位置する一対の第1側方導体とを含む第1回路パターンを形成する工程と、
(b)第2の支持基板上に、前記一対の第1側方導体に対応する第2側方導体と、一対の第2側方導体の間に位置する第2の溝とを含む第2回路パターンを形成する工程と、
(c)第1回路パターンと第2回路パターンの少なくとも一方を、対応する支持基板から剥離する工程と、
(d)第1回路パターンと第2回路パターンとを、第1側方導体と第2側方導体とが接合するように張り合わせる工程と、
を含む。
【0026】
好ましくは、支持基板上に、回路パターンが形成される領域を取り囲む密着エリアを形成する工程をさらに含む。これにより、支持基板上に回路パターンが安定して形成される。
【0027】
また、回路パターンの剥離工程は、密着エリアの内側で回路パターンの周囲に切断スリットを形成する工程を含むのが望ましい。これにより、支持基板からの剥離が容易になる。
【0028】
第1の溝および第2の溝は、酸素アッシングあるいはレーザ加工により形成される。
【0029】
好ましくは、第1または第2の回路パターンに第3の溝を形成し、第1回路パターンと第2回路パターンの張り合わせ前に、第3の溝内に素子を設ける工程をさらに含む。これにより、伝送線路とともに多様な素子も内蔵する高密度な多層配線基板の実現が可能になる。
【0030】
本発明のその他の特徴、効果は、以下で図面を参照して述べる詳細な説明によりいっそう明確になる。
【0031】
【発明の実施の形態】
図2は、本発明の一実施形態に係る同軸伝送線路内蔵基板を示す図である。同軸伝送線路内蔵基板1は、伝送線路7を有する第1回路パターン1Aと、これに対向する第2回路パターン1Bを有する。第1回路パターン1Aと第2回路パターン1Bが張り合わせられて、空洞部9の内部に伝送線路7が走る同軸配線回路基板1が構成される。
【0032】
同軸伝送線路内蔵基板1は、伝送線路7と、これを囲む下部導体3、上部導体5、一対の側方導体4を有する。伝送線路7と、周囲の導体層(下部導体3、上部導体5、および側方導体4)との間の空間は、空洞部9となっている。伝送線路7は、絶縁層2から突起する絶縁リッジ層2aによって、空洞部9のほぼ中央に支持されている。
【0033】
第1回路パターン1Aに形成された第1側方導体4aは、第2回路パターン1Bに形成された第2側方導体4bと連結して、同軸伝送線路内蔵基板1の側方導体4を構成する。
【0034】
第1回路パターン1Aと第2回路パターン1Bは、平坦な支持基板上にあらかじめ形成されたパターンを剥離したフィルム状の回路パターンである。第1および第2の回路パターンのそれぞれの作製方法については後述するが、所定の支持基板上に形成した回路パターンを剥離して用いるので、伝送線路7や、導体層3、4、5を微細かつ高密度に配置することができる。
【0035】
図2では、説明の便宜上、単層の同軸伝送線路内蔵基板1を図示しているが、同軸伝送線路パターンの下方あるいは上方に、伝送線路7と接続される多層配線構造を有する同軸伝送線路内蔵基板も、剥離フィルムとして構成される。
【0036】
また、図2は、伝送線路7が下部導体3、上部導体5、および側方導体4によって完全に取り囲まれる例を示しているが、周囲の配線構造しだいで、実質的に同軸効果が得られれば、必ずしも4方向を完全に取り囲む必要はない。たとえば、一対の側方導体4と上部導体5のみ、あるいは一対の側方導体4と下部導体3のみで伝送線路7を取り囲む構造としてもよい。この場合、同層にある隣接配線や接続ビアの影響を防止するために、伝送線路7に対してほぼ対象に位置する一対の側方導体4は確保するのが望ましい。
【0037】
図3は、フィルム状の同軸伝送線路内蔵基板の作製に用いる支持基板を示す。支持基板は、図3の例ではガラス基板とする。ガラス基板11上に、密着エリア12と、密着エリア12によって区画された回路形成領域13が配置されている。回路形成領域13は、同軸伝送線路パターンを有する薄膜多層回路を形成するための領域である。回路形成領域13内に、あらかじめ必要とされる薄膜多層回路バターンを形成した後に、薄膜多層回路パターンを密着エリア12から切り離して、ガラス基板11から剥離する。剥離した薄膜多層回路フィルムを同軸伝送線路内蔵基板として用いるわけである。
【0038】
図3の例では、作製効率の観点から、一枚のガラス基板11上に複数の回路形成領域13を配置している。この構成では、一度に複数の薄膜多層回路パターンを形成し、複数の薄膜多層回路フィルムを取り出すことができる。もちろん、一枚のガラス基板から一枚の薄膜多層回路フィルムを剥離する構成としてもよい。この場合も、薄膜多層回路パターン形成の安定性と、剥離の容易性の観点から、回路形成領域13の周囲に密着エリア12を設けるのが望ましい。
【0039】
図4は、同軸伝送線路パターンを有する薄膜多層回路フィルムの剥離方法の一例を示す。
【0040】
まず、図4(a)に示すように、ガラス基板11の全面にレジスト14を塗布し、パターニングして密着エリアとなる領域Bと、薄膜多層配線回路が形成されることになる回路形成領域とを区画する。領域Bではガラス基板11が露出し、回路形成領域となる領域には、レジスト14が残っている。ガラス基板11としては、たとえばパイレックス(登録商標)ガラスを用いることができる。
【0041】
次に、図4(b)に示すように、全面にカップリング材15を塗布する。
【0042】
次に、図4(c)に示すように、レジスト14と、レジスト14上のカップリング材15を除去する。この結果、パイレックス(登録商標)ガラス基板11上には、カップリング材15が残る密着エリア12と、カップリング材5のない回路形成領域13が形成される。
【0043】
次に、図4(d)に示すように、全面に絶縁層17を形成する。絶縁層17として、たとえば非感光性のポリイミドを、膜厚が約10μmとなるように塗布する。ポリイミドの塗布方法としては、スピンコート法、スクリーン印刷法、スプレー法、カーテンコート法、ロールコート法、ディップ法などが挙げられるが、本実施形態ではスピンコート法を用いる。
【0044】
塗布後、80℃で30分程度乾燥を行う。その後さらに、350℃で30分程度加熱してポリイミド樹脂を硬化させ、絶縁層17とする。
【0045】
カップリング材15が残る密着エリア12では、ガラス基板11と絶縁層(ポリイミド硬化樹脂)17とが強固に結合するが、回路形成領域13においては、ガラス基板1と絶縁層17との密着性は低い。
【0046】
次に、図5(e)に示すように、絶縁層17上の回路形成領域13(すなわち密着エリア12の内側)に、所定の伝送線路19を有する薄膜多層回路Cを形成する。薄膜多層回路Cの形成方法については、後述する。
【0047】
次に、図5(f)に示すように、密着エリア12の内側をダイサーで切断して、切断スリット21を形成する。
【0048】
次に、図5(g)に示すように、切断スリット21を利用して、ガラス基板11から薄膜多層回路C全体を剥離する。ガラス基板11とポリイミド硬化樹脂の絶縁層17はもともと密着性が低いため、容易にガラス基板11から剥離することができる。
【0049】
次に、図5(h)に示すように、ガラス基板11から剥離した面の絶縁層(ポリイミド)17を、酸素プラズマでエッチング除去する。これにより、伝送線路19を有するフィルム型薄膜多層基板21が完成する。
【0050】
このように、あらかじめ平坦なガラス基板11の上に微細な配線を有する多層回路パターンを形成した後に、形成した多層回路をガラス基板11から剥がしてフィルム状回路基板とする。したがって、セラミックス基板を用いた同軸伝送線路内蔵型の多層配線基板と比較して、より高密度の微細配線パターンを含む薄膜多層回路基板が得られる。
【0051】
次に、図5(e)に示した伝送線路19を含む回路パターンの形成方法を説明する。この例では、ポリイミド等の硬化樹脂絶縁層17の上に、伝送線路19を含む同軸回路パターン(図2の第1回路パターン1Aに対応する)を形成する。
【0052】
まず、図6(a)に示すように、パイレックス(登録商標)ガラス基板11上に形成した絶縁層(ポリイミド硬化樹脂膜)17の全面に、電解銅めっきを行うための電極シード層23を、たとえばスパッタリングにより形成する。
【0053】
次に、図6(b)に示すように、レジスト24を下部導体パターンの形状にパターニングし、電解銅めっきを行う。これにより、露出している電極シード層23の表面に、厚さ約5μmの下部導体(Cu)層25が形成される。
【0054】
次に、図6(c)に示すように、レジスト24をいったん除去してから、導体層25および絶縁層17上に、レジスト26を厚さ10μmに塗布する。レジスト26を、下部導体層25に到達する側方導体パターンと接続ビア(不図示)の形状にパターニングする。パターニングはたとえば、レジスト26上にガラスマスクを重ねて、水銀ランプで400mJ/cm2 の露光を行い、アルカリを含む現像液にて露光部分を溶解除去する。これにより、レジスト26の所定の位置に開口26Aが形成される。
【0055】
次に、図6(d)に示すように、電解銅めっきを行ない、レジスト開口26Aの底部に露出している下部導体層25の表面に、厚さ約5μmの側方導体27および接続ビア(不図示)を形成する。その後、レジスト26と、電極シード層23を除去する。
【0056】
次に、図7(e)に示すように、下部導体25、側方導体27、接続ビア(不図示)を覆う絶縁樹脂層を、スピンコート法により約10μmの膜厚で塗布し、80℃で30分間乾燥を行った後、350℃で30分加熱して樹脂を硬化させ絶縁層29を形成する。その後、CMP(化学機械研磨)により、側方導体27および接続ビア(不図示)の上面が露出するまで絶縁層29を研磨する。
【0057】
次に、図7(f)に示すように、電解銅めっきを行うための電極シード層33を形成する。電極シード層33上に厚さ約10μmのレジスト34を塗布し、同軸伝送線路を形成する位置に幅5μmの開口34Aをパターンニングする。レジストパターンの露光、現像条件は、図6(c)の工程と同様である。
【0058】
次に、図7(g)に示すように、電解銅めっきにより、幅5μmの伝送線路35を形成し、レジスト34および電極シード層33を除去する。
【0059】
次に、図7(h)に示すように、伝送線路35の両側に溝31を形成する。具体的には、同軸伝送線路パターンの空洞部となる部分以外の領域をマスク37で覆い、酸素アッシングを用いて、絶縁性樹脂で形成された絶縁層29に溝31を形成する。マスク37は銅(Cu)、クロム(Cr)など、酸素アッシングで侵食されない材質のものを選択する。このエッチング工程で、伝送線路35は金属マスクとして機能し、セルフアラインで溝31が形成される。溝31は5μm程度の深さとするが、図7(h)の例では、下部導体25や側部導体27の表面に絶縁膜29が多少残る状態でエッチングを終了する。
【0060】
その後、マスク37を除去し、図5(f)で示したように、密着エリアの内側でダイシングにより切断スリットを形成する。そして、ポリイミド絶縁層17と導体層(下部導体25、側方導体27、および伝送線路35)を含む積層構造全体を、支持基板であるパイレックス(登録商標)ガラス11から剥離した後、絶縁層17を除去してフィルム化する。
【0061】
この方法では、伝送線路35の線幅を5μm、信号線35から側方導体27までの間隔を5μmに設定することが可能であり、微細かつ高密度な同軸伝送線路パターンが形成される。
【0062】
図8〜図10は、同軸伝送線路パターンの別の形成例を示す。この例では、同軸伝送線路を有するフィルム状の薄膜多層配線基板を形成するための支持基板としてシリコン基板を用い、絶縁樹脂膜を介さずに、シリコン基板上に直接導体膜を形成する。
【0063】
図8(a)〜図8(d)は、同軸伝送線路内蔵基板を構成する第1回路パターンと第2回路パターン(図2参照)に共通する工程である。図8(d)の後、工程が分岐し、それぞれの回路パターンに応じた工程となる。同軸伝送線路を有する第1回路パターンは、図9に示す工程で作製され、第1回路パターンと対向する第2回路パターンは、図10に示す工程で作製される。
【0064】
まず、図8(a)に示すように、シリコン基板41上に、導体層43を形成する。この導体層43は、第1回路パターンにおいては下部導体となり、第2回路パターンにおいては、上部導体となる。導体層43は、図5(a)および5(b)に示したように、シリコン基板41上に銅(Cu)の電極シード層をスパッタリング形成し、電解銅めっきすることによって形成される。
【0065】
電極シード層の形成において、Arイオンがターゲットのみに入射してシリコン基板41を叩くことがないようにスパッタリングを制御する。このように制御することによって、シリコン基板41と導体層43との間の密着を弱い状態に保っておく。
【0066】
次に、図8(b)に示すように、同軸の側方導体45を形成し、薄膜多層配線パターンが形成されない密着エリア12にカップリング材42を塗布する。
【0067】
側方導体45は、図5(c)および5(d)に示すように、レジストを所定の開口パターンを有するようにパターニングし、開口から電解めっきにより導体(Cu)層を5μm程度成長させて形成される。その後、レジストおよびCuシード層を除去する。なお、図示はしないが、導体層43に接続する接続ビアも、側方導体45と同じ工程で同時に形成される。
【0068】
密着エリアへのカップリング材の塗布は、図4(a)および4(b)に示したのと同様の方法で行われる。すなわち、全面にレジストを塗布し、密着エリアに対応する位置に開口を有するようにレジストをパターニングする。その後、カップリング材を塗布し、不要なレジストと、レジスト上のカップリング材を除去する。これにより、所定の密着エリア12にカップリング材42が残る。密着エリア12にカップリング材42を適用することによって、シリコン基板41と次工程で形成する絶縁層との密着度が高まり、支持基板上に薄膜多層配線パターンを安定して形成することができる。もっとも、カップリング材42の適用は任意であり、カップリング材42の適用なしに同軸伝送線路パターンを有する薄膜多層配線パターンを形成してもよい。
【0069】
次に、図8(c)に示すように、全面に絶縁層47を形成する。絶縁層47として、たとえば非感光性樹脂、あるいは感光性樹脂を用いる。
【0070】
次に、図8(d)に示すように、側部導体45の上面を露出させる。図8(d)は、絶縁層47に非感光性樹脂を使用した例を示しており、CMP等により表面を平坦化するとともに、側方導体45の上面を露出させる。一方、図示はしないが、感光性樹脂で絶縁層47を形成した場合は、露光、現像により、側方導体45上の感光性樹脂のみを除去することによって、側方導体45の上面を露出することができる。
【0071】
この後、工程を分岐させて、同軸伝送線路パターンを有する第1回路パターンと、これに対向する第2回路パターンを個別に作製する。
【0072】
第1回路パターンの形成では、図9(e)に示すように、絶縁層47a上に、伝送線路53を形成する。伝送線路53は、図7(f)および7(g)に示したように、全面に電極シード層を形成し、レジストをパターニングして電解めっきを行うことにより、形成される。図9(e)の例では、高さ5μm、線幅5μmの伝送線路53を形成する。その後、レジストと電極シード層を除去する。
【0073】
次に、図9(f)に示すように、同軸伝送線路パターンの空洞部に対応する部分以外の領域に、マスク55を形成する。マスク55は、酸素アッシングに対して耐食性のあるクロム(Cr)や銅(Cu)で形成する。
【0074】
次に、図9(g)に示すように、マスク55および伝送線路53をマスクとして、酸素アッシングで絶縁層47aをエッチングし、伝送線路53の両側に溝54を形成する。伝送線路53は絶縁リッジ層47cにより支持されている。
【0075】
次に、図9(h)に示すようにマスク55を除去する。これにより、シリコン基板41a上に伝送線路53を有する第1回路パターン40Aが完成する。
【0076】
一方、第2回路パターンを形成するために、図10(e)に示すように、絶縁層47b上に、同軸伝送線路パターンの空洞部に対応する箇所が開口するマスク49を形成する。マスク49は、クロム(Cr)、銅(Cu)など、酸素アッシングで侵食されない材料とする。
【0077】
次に、図10(f)に示すように、酸素アッシングで絶縁層47bをエッチングして、溝51を形成する。
【0078】
次に、図10(g)に示すように、マスク49を除去し、密着エリアの内側をダイシングして、導体層(上部導体)43b、側方導体45bおよび溝51を含む回路領域を切り離す。
【0079】
次に、図10(h)に示すように、シリコン基板41bから導体層回路領域を剥離して、第2回路パターン40Bが得られる。
【0080】
図11は、第1回路パターン40Aと第2回路パターン40Bの張り合わせ方法を示す。図11の張り合わせ方法は、第1回路パターン40Aと第2回路パターン40Bの双方を、支持基板から剥離した状態で張り合わせる。
【0081】
まず、第1回路パターン40Aの側方導体45aと、第2回路パターン40Bの側方導体45bとが一致するように、重ね合わせる。また、図示はしないが、側方導体45の形成と同時に同じ層に形成された接続ビア(貫通ビア)についても、第1回路パターンと第2回路パターンの対応する接続ビア同士が一致するように、重ね合わせる。
【0082】
側方導体45a、45bの接合や、図示しない接続ビアの接合は、荷重をかけて加熱することにより、容易に実現される。上述した実施形態では、銅(Cu)めっきにより側方導体や接続ビアを形成しているが、金(Au)を用いた場合は特に接合が容易であり、わずかな熱と加重で接合することができる。
【0083】
絶縁樹脂層47aと47bの接合に関しては、ガラス転移温度を超えた温度であれば、樹脂同士を接合することができる。
【0084】
このような張り合わせの結果、内部に空洞部57を有し、伝送線路53に対して対称に位置する一対の側方導体45を有する同軸伝送線路内蔵基板40が完成する。
【0085】
図12は、別の張り合わせ方法を示す。図12では、いずれか一方の回路パターンを、支持基板上に維持した状態で張り合わせる。図12の例では、伝送線路53を有する第1回路パターン40A側をシリコン基板41a上に維持したまま、剥離フィルムである第2回路パターン40Bを張り合わせている。この方法では、張り合わせ作業が安定して行われる。張り合わせ後に、シリコン基板41aを剥離する。剥離の際には、第2回路パターン40Bの外周に併せて、密着エリアの内側で第1回路パターンの絶縁樹脂層47aにスリットを形成するのが望ましい。
【0086】
図13は、多層配線構造を有する同軸伝送線路内蔵基板60を示す図である。同軸伝送線路内蔵基板60も、フィルム状の第1回路パターン60Aと第2回路パターン60Bを張り合わせて得られる。
【0087】
同軸伝送線路内蔵基板60は、伝送線路64と、伝送線路64を取り囲む空洞部67と、伝送線路64に対してほぼ対称に位置する一対の側方導体62を有する。また、伝送線路64に対してほぼ対称に位置する下部導体61(あるいは71a、71b)と、上部導体63を備えている。さらに、多層配線65、多層配線を接続する接続ビア69、導体パッド67を有する。
【0088】
このような多層構造の同軸伝送線路内蔵基板60は、支持基板上に順次積層パターンを形成した後に剥離することによって、容易に得られる。この手法によれば、伝送線路64を含む同軸伝送線路パターンと通常の多層配線とを、微細かつ高密度に混在させることができる。特に、同軸伝送線路の配線パターンを、L/S比で5μm/5μm以下に形成することが可能になる。
【0089】
図14は、図13に示した同軸伝送線路内蔵基板をインターポーザとしてパッケージ基板に適用した例を示す。パッケージ基板80は、プリント基板85と、プリント基板上にはんだボール82を介して搭載される同軸伝送線路内蔵基板81と、同軸伝送線路内蔵基板81上に保持されるICチップ83を有する。
【0090】
同軸伝送線路内蔵基板81は、伝送線路84を含む第1回路パターン81aと、これに対応する第2回路パターン81bとを張り合わせたものである。伝送線路84は空洞部86のほぼ中央に位置し、伝送線路84に対してほぼ対称に側方導体87が位置する。また、伝送線路84に対してほぼ対称の位置に、下部導体88と上部導体89を有し、これによって同軸伝送線路パターンを構成する。
【0091】
このような同軸伝送線路パターンを有するインターポーザは、同軸伝送回路パターンを含む配線全体を高密度に形成できるため、システム設計の自由度を高めることができる。また、周囲を空洞で囲んだ伝送線路を内蔵するので、ギガヘルツのオーダーでの高周波の信号伝送にも適している。
【0092】
図14では、単一のICチップを搭載した例を示しているが、複数のLSIを同一パッケージ内に搭載したシステムインパッケージにも、本発明の同軸伝送線路内蔵基板は好適に用いられる。この場合も、高密度かつ高周波対応のインターポーザとして適用され、複数のチップ間の複雑な配線にも十分に対応できる。
【0093】
また、本発明の同軸伝送線路内蔵基板はパッケージ基板だけではなく、半導体部品、TAB(Tape Automated Bonding)テープ、プリント基板などにも好適に用いられる。
【0094】
上述したように、本発明の同軸伝送線路内蔵基板は、伝送線路の周囲に空洞部を有する同軸伝送線路パターンを有する。空洞部を設けることで、伝送線路まわりの誘電率を下げ、より高速な伝送を可能にするのであるが、このような空洞部を積極的に活用することも可能である。
【0095】
図15は、空洞部の利用例を示す。図15(a)では、空洞部91に、ICなどの半導体素子、キャパシタなどの受動素子、冷却素子等、素子部品93を配置した例を、図15(b)は、空洞部に冷媒(液体、気体など)95を流してパッケージの温度を低減する例を示す。
【0096】
図15(a)の構造は、特に高密度のシステムインパッケージに適している。伝送線路や層間配線の走らない基板内部領域を利用することができるので、パッケージ全体の小型化を図る一方で、さらなる高集積化が可能になる。これらの素子は、第1または第2の回路パターンの形成工程の中で専用の溝を形成し、この溝内に形成してもよい。あるいは、第1回路パターンと第2回路パターンの張り合わせ前に、別途作製した素子を溝内に配置する構成としてもよい。
【0097】
図15(b)のように、空洞内に冷媒を供給する場合は、図15(a)に示した内部に素子を有する空洞部91を冷媒供給路として用いてもよい。また、伝送線路が中央に走る空洞部をそのまま利用して、気体冷媒を流してもよい。さらに、冷媒供給用の空洞部を別途設けてもよい。同軸伝送線路内蔵基板をインターポーザとして用いた場合、特に熱の問題が重要になるが、基板内部の空洞部に冷媒を流すことによって、効率的に冷却することができる。
【0098】
実施形態では、伝送線路の上下および両側面を囲む導体パターンを有する構成を例にとって説明したが、伝送線路の周囲は、必ずしも上面、下面、両側面のすべてを導体パターンで囲む必要はない。たとえば、同軸特性が確保できる限り、上面と両側面を囲む構成、あるいは下面と両側面を囲む構成としてもよい。また、伝送線路の上下のみにマイクロストリップラインとしての導体パターンを有する構成にも適用可能である。いずれの場合も、伝送線路の周囲の空洞部を介して周囲導体は配置される。
【0099】
実施形態では、同軸伝送線路を構成する導電パターンや伝送線路を電解めっきで形成したが、この例に限定されない。たとえば、樹脂絶縁層の表面を過マンガン酸液で処理し、樹脂表面を粗面化した後、触媒処理し、無電解めっきで形成してもよい。
【0100】
また、絶縁層の材料はポリイミド樹脂に限定されず、エポキシ樹脂、ポリベンゾオキサゾール樹脂、ベンゾシクロブテン樹脂などを適宜使用できる。
【0101】
同軸伝送線路パターンの空洞部の形成は、酸素アッシングに限定されず、エキシマレーザによる加工によっても形成可能である。
【0102】
また、実施形態では、伝送線路を有する第1回路パターンを下側にして第2回路パターンと張り合わせてあるが、第1回路パターンを上側にして張り合わせてもよい。この場合は、絶縁リッジ層は空洞部の上面から下方に延びて同軸伝送線路を支持する。
【0103】
最後に、以上の説明に関して、以下の付記を開示する。
(付記1) 絶縁層中に形成された空洞部と、前記空洞部の内部に位置する伝送線路と、空洞部を間に挟み伝送線路に対してほぼ対称に位置する一対の導体パターンとを備える同軸伝送線路内蔵基板。
(付記2) 空洞部を内包する絶縁層と、前記絶縁層から空洞部内へ形成された支持部と、支持部により支持される伝送線路と、前記空洞部の空間を介して伝送線路の両側に配置される導体パターンとを備える同軸伝送線路内蔵基板。
(付記3) 前記導体パターンは、伝送線路の側方に位置する側方導体であることを特徴とする付記1または2に記載の同軸伝送線路内蔵基板。
(付記4) 前記導体パターンは、伝送線路の下層および上層に位置する下部導体および上部導体であることを特徴とする付記1または2に記載の同軸伝送線路内蔵基板。
(付記5) 空洞部に配置された素子をさらに有することを特徴とする付記1または2に記載の同軸伝送線路内蔵基板。
(付記6) 伝送線路と導体パターンとの間隔は約5μmであることを特徴とする付記1または2に記載の同軸伝送線路内蔵基板。
(付記7) 第1の支持基板上に、伝送線路と、この伝送線路の両側に延びる第1の溝と、第1の溝を挟んで伝送線路とほぼ対称に位置する一対の第1側方導体とを含む第1回路パターンを形成する工程と、
第2の支持基板上に、前記一対の第1側方導体に対応する第2側方導体と、この一対の第2側方導体の間に位置する第2の溝とを含む第2回路パターンを形成する工程と、
第1回路パターンと第2回路パターンの少なくとも一方を、対応する支持基板から剥離する工程と、
第1回路パターンと第2回路パターンとを、第1側方導体と第2側方導体とが接合するように張り合わせる工程と、
を含む同軸伝送線路内蔵基板の作製方法。
(付記8) 第1および第2の支持基板上に、対応する回路パターンが形成される領域を取り囲む密着エリアを形成する工程をさらに含むことを特徴とする付記7に記載の方法。
(付記9) 回路パターンの剥離工程は、前記密着エリアの内側で回路パターンの周囲に切断スリットを形成する工程を含むことを特徴とする付記8に記載の方法。
(付記10) 第1および第2の溝は、酸素アッシングあるいはレーザ加工により形成されることを特徴とする付記7に記載の方法。
(付記11) 前記第1または第2の回路パターンに第3の溝を形成し、
前記張り合わせ前に、第3の溝内に素子を設ける工程をさらに含むことを特徴とする付記7に記載の方法。
【0104】
【発明の効果】
以上述べたように、本発明によれば、微細かつ高密度な、高周波対応の同軸伝送線路内蔵基板が実現される。
【図面の簡単な説明】
【図1】従来の同軸配線回路パターンを示す図である。
【図2】本発明の一実施形態に係る同軸伝送線路内蔵基板の構成を示す図である。
【図3】フィルム状の同軸伝送線路内蔵基板を作製するための支持基板を示す図である。
【図4】同軸伝送線路を有する薄膜多層回路フィルムの剥離方法を示す図(その1)である。
【図5】同軸伝送線路を有する薄膜多層回路フィルムの剥離方法を示す図(その2)であり、図4(d)に続く工程を示す図である。
【図6】本発明の一実施形態に係る同軸伝送線路パターンの形成方法を示す図(その1)である。
【図7】本発明の一実施形態に係る同軸伝送線路パターンの形成方法を示す図(その2)であり、図6(d)に引き続く工程を示す図である。
【図8】本発明の一実施形態に係る同軸伝送線路パターンの別の形成方法を示す図(その1)である。
【図9】本発明の一実施形態に係る同軸伝送線路パターンの別の形成方法を示す図(その2A)であり、図8(d)に引き続いて、同軸伝送線路を有する側の第1回路パターンを形成する工程を示す図である。
【図10】本発明の一実施形態に係る同軸伝送線路パターンの別の形成方法を示す図(2B)であり、図8(d)に引き続いて、第1回路パターンと対向する第2回路パターンを形成する工程を示す図である。
【図11】第1回路パターンと第2回路パターンの張り合わせ方法1を示す図である。
【図12】第1回路パターンと第2回路パターンの張り合わせ方法2を示す図である。
【図13】同軸伝送線路を内蔵する薄膜多層配線基板の構成例を示す図である。
【図14】同軸伝送線路内蔵基板をパッケージ基板に適用した適用例を示す図である。
【図15】同軸伝送線路内蔵基板の空洞部の利用例を示す図である。
【符号の説明】
1、40、60 同軸伝送線路内蔵基板
2、17、47 絶縁層
2a、47c 絶縁リッジ層(支持部)
3、25、43a、61、71a、71b、88 下部導体
4、27、45、62、87 側方導体
5、43b、63、89 上部導体
7、19、35、53、64、84 伝送線路
9、57、67、86、91 空洞
11 ガラス基板
12 密着エリア
13 回路形成領域
15、42 カップリング材
21 切断スリット
31、51、54 溝
93 素子
95 冷媒
Claims (5)
- 絶縁層中に形成された空洞部と、
前記空洞部の内部に位置する伝送線路と、
前記空洞部を間に挟み、前記伝送線路に対してほぼ対称に位置する一対の導体パターンと
を備える同軸伝送線路内蔵基板。 - 空洞部を内包する絶縁層と、
前記絶縁層から前記空洞部内へ形成された支持部と、
前記支持部により支持される伝送線路と、
前記空洞部の空間を介して、前記伝送線路の両側に配置される導体パターンとを備える同軸伝送線路内蔵基板。 - 前記導体パターンは、前記伝送線路の側方に位置する側方導体であることを特徴とする請求項1または2に記載の同軸伝送線路内蔵基板。
- 前記空洞部に配置された素子をさらに有することを特徴とする請求項1または2に記載の同軸伝送線路内蔵基板。
- 第1の支持基板上に、伝送線路と、前記伝送線路の両側に延びる第1の溝と、前記第1の溝を挟んで前記伝送線路とほぼ対称に位置する一対の第1側方導体とを含む第1回路パターンを形成する工程と、
第2の支持基板上に、前記一対の第1側方導体に対応する第2側方導体と、前記一対の第2側方導体の間に位置する第2の溝とを含む第2回路パターンを形成する工程と、
前記第1回路パターンと第2回路パターンの少なくとも一方を対応する支持基板から剥離する工程と、
前記第1回路パターンと第2回路パターンとを、第1側方導体と第2側方導体とが接合するように張り合わせる工程と、
を含む同軸伝送線路内蔵基板の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003066640A JP2004282124A (ja) | 2003-03-12 | 2003-03-12 | 同軸伝送線路内蔵基板とその作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003066640A JP2004282124A (ja) | 2003-03-12 | 2003-03-12 | 同軸伝送線路内蔵基板とその作製方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004282124A true JP2004282124A (ja) | 2004-10-07 |
Family
ID=33284481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003066640A Pending JP2004282124A (ja) | 2003-03-12 | 2003-03-12 | 同軸伝送線路内蔵基板とその作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004282124A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016225164A (ja) * | 2015-06-01 | 2016-12-28 | 株式会社プリント電子研究所 | 中空フィルムケーブル及びその製造方法 |
JP2017123404A (ja) * | 2016-01-07 | 2017-07-13 | 富士通株式会社 | 半導体装置及びその製造方法、通信装置 |
JPWO2021245949A1 (ja) * | 2020-06-05 | 2021-12-09 |
-
2003
- 2003-03-12 JP JP2003066640A patent/JP2004282124A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016225164A (ja) * | 2015-06-01 | 2016-12-28 | 株式会社プリント電子研究所 | 中空フィルムケーブル及びその製造方法 |
JP2017123404A (ja) * | 2016-01-07 | 2017-07-13 | 富士通株式会社 | 半導体装置及びその製造方法、通信装置 |
JPWO2021245949A1 (ja) * | 2020-06-05 | 2021-12-09 | ||
WO2021245949A1 (ja) * | 2020-06-05 | 2021-12-09 | 日本電気株式会社 | 量子デバイス及び量子計算機 |
JP7290202B2 (ja) | 2020-06-05 | 2023-06-13 | 日本電気株式会社 | 量子デバイス及び量子計算機 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4248761B2 (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
JP3861669B2 (ja) | マルチチップ回路モジュールの製造方法 | |
US7690109B2 (en) | Method of manufacturing a multilayer wiring board | |
US6187652B1 (en) | Method of fabrication of multiple-layer high density substrate | |
US8039756B2 (en) | Multilayered wiring board, semiconductor device in which multilayered wiring board is used, and method for manufacturing the same | |
US7187559B2 (en) | Circuit board device and its manufacturing method | |
US7791206B2 (en) | Semiconductor device and method of manufacturing the same | |
KR100919797B1 (ko) | 반도체 장치용 패키지 및 그의 제조 방법과 반도체 장치 | |
JP4701506B2 (ja) | 回路ブロック体の製造方法、配線回路装置の製造方法並びに半導体装置の製造方法 | |
JP2003163323A (ja) | 回路モジュール及びその製造方法 | |
US7435618B2 (en) | Method to manufacture a coreless packaging substrate | |
JP2003304065A (ja) | 回路基板装置及びその製造方法、並びに半導体装置及びその製造方法 | |
US20040085164A1 (en) | Filter circuit apparatus and manufacturing method thereof | |
JP2004039867A (ja) | 多層配線回路モジュール及びその製造方法 | |
KR20040048816A (ko) | 전자 부품 실장 구조 및 그 제조 방법 | |
JP2001060802A (ja) | 回路素子基板と半導体装置及びその製造方法 | |
JP2011146445A (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
JP3577421B2 (ja) | 半導体装置用パッケージ | |
JP4759981B2 (ja) | 電子部品内蔵モジュールの製造方法 | |
JP2004282124A (ja) | 同軸伝送線路内蔵基板とその作製方法 | |
KR100704911B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
JP4319831B2 (ja) | 多層配線基板の製造方法 | |
US20040105955A1 (en) | Lamination process and structure of high layout density substrate | |
JP2002164663A (ja) | ビルドアップコア基板、ビルドアップ配線基板、及びその製造方法 | |
TW202408331A (zh) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090602 |