TW202408331A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
TW202408331A
TW202408331A TW112123811A TW112123811A TW202408331A TW 202408331 A TW202408331 A TW 202408331A TW 112123811 A TW112123811 A TW 112123811A TW 112123811 A TW112123811 A TW 112123811A TW 202408331 A TW202408331 A TW 202408331A
Authority
TW
Taiwan
Prior art keywords
conductor
layer
wiring
layers
wiring board
Prior art date
Application number
TW112123811A
Other languages
English (en)
Inventor
古谷俊樹
桑原雅
Original Assignee
日商揖斐電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商揖斐電股份有限公司 filed Critical 日商揖斐電股份有限公司
Publication of TW202408331A publication Critical patent/TW202408331A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本發明提供一種配線基板中之具有良好傳輸特性之微細之信號傳輸路徑。 實施方式之配線基板1包含交替積層之複數個導體層21～25及複數個絕緣層31～35。導體層21～25中之配線基板1之第1面1f側之最外側的導體層25包含搭載第1零件E1之第1導體墊71、及搭載第2零件E2之第2導體墊72，導體層21～25包括包含將第1導體墊71與第2導體墊72連接之第1配線圖案14之第1導體層24，第1導體層24中之第1面1f側之表面24a為研磨面，第1導體層24中包含之配線圖案之最小配線寬度為3 μm以下，第1導體層24中包含之配線圖案彼此之最小間隔為3 μm以下，第1配線圖案14之高寬比為2.0以上4.0以下。

Description

配線基板
本發明係關於一種配線基板。
於專利文獻1中揭示一種印刷配線板，其包含被積層之複數個樹脂絕緣層、形成於該複數個樹脂絕緣層各者之上的導體層、及將各導體層彼此連接之通孔導體。包含最上側之導體層之露出面或最下側之導體層之露出面的複數個墊與積體電路(IC)晶片或母板連接。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2014-78634號公報
[發明所欲解決之問題]
於專利文獻1中揭示之印刷配線板中，可能無法提供與連接到印刷配線板之諸如IC晶片之電子零件之電極對應的微細配線、或針對在電子零件彼此之間傳輸之高頻信號具有充分之傳輸特性的信號線路。又，可能於墊中無法獲得適當之表面狀態，而無法於諸如電子零件之外部要素與印刷配線板之間獲得充分之連接品質，或者傳輸品質進一步下降。 [解決問題之技術手段]
本發明之配線基板具有第1面及與上述第1面為相反面之第2面，且包含：複數個導體層及複數個絕緣層，其等交替積層；以及通孔導體，其貫穿上述複數個絕緣層中之任一者將上述複數個導體層之各導體層彼此連接。上述複數個導體層中之上述第1面側之最外側的導體層包含搭載第1零件之第1導體墊、及搭載第2零件之第2導體墊，上述複數個導體層包括包含將上述第1導體墊與上述第2導體墊連接之第1配線圖案之第1導體層，上述第1導體層中之上述第1面側之表面為研磨面，上述第1導體層中包含之配線圖案之最小配線寬度為3 μm以下，上述第1導體層中包含之配線圖案彼此之最小間隔為3 μm以下，上述第1配線圖案之高寬比為2.0以上4.0以下。
根據本發明之實施方式，能夠提供在與零件連接之配線基板中具有優異之信號傳輸特性之微細的傳輸路徑，並且能夠提高與零件之連接之相關品質。
＜第1實施方式＞ 參照圖式，對本發明之第1實施方式之配線基板進行說明。於圖1中示出作為本實施方式之配線基板之一例之配線基板1的剖視圖。於圖2中示出配線基板1於俯視下之一例，於圖3中示出圖1之III部之放大圖。再者，「俯視」意指於沿著配線基板1之厚度方向之視線下觀察對象物。再者，配線基板1僅為實施方式之配線基板之一例。例如，實施方式之配線基板之積層構造、以及實施方式之配線基板中包含之導體層及絕緣層各者之數量並不限定於圖1之配線基板1之積層構造、以及配線基板1中包含之導體層及絕緣層各者之數量。又，於以下之說明中所參照之各圖式中，有時將特定之部分放大來描繪以便理解所揭示之實施方式，關於大小或長度，有時未以彼此間之正確比率描繪各構成要素。
如圖1所示，配線基板1具有作為與配線基板1之厚度方向正交之2個表面(主面)之一的第1面1f及與第1面1f為相反面之第2面1s。配線基板1包含交替積層之複數個導體層及複數個絕緣層。具體而言，圖1中例示之配線基板1包含交替積層之導體層21～25及絕緣層31～35。於圖1之例中，配線基板1係藉由逐次形成導體層21～25及絕緣層31～35而製造之所謂增層配線基板。
導體層21～25中，導體層21形成於配線基板1之第2面1s側之最外側。導體層21中之除第2面1s側之表面以外之表面由絕緣層31覆蓋。而且，於絕緣層31中之第1面1f側之表面上朝向第1面1f依序形成有導體層22、絕緣層32、導體層23、絕緣層33、導體層24、絕緣層34、導體層25及絕緣層35。導體層25係配線基板1中之第1面1f側之最外側之導體層。配線基板1之第1面1f主要包含覆蓋導體層25之絕緣層35中之朝向與導體層25相反之方向的表面。另一方面，配線基板1之第2面1s包含導體層21及絕緣層31各者中之朝向與導體層22相反之方向之表面。
再者，於實施方式之說明中，在配線基板1之厚度方向(積層方向)上，第1面1f側亦稱為「上側」或「上方」，或者簡稱為「上」，第2面1s側亦稱為「下側」或「下方」，或者簡稱為「下」。進而，於各導體層及各絕緣層中，朝向第1面1f側之表面亦稱為「上表面」，朝向第2面1s側之表面亦稱為「下表面」。再者，實施方式之配線基板之厚度方向亦稱為「Z方向」。
實施方式之配線基板1進而包含貫穿絕緣層31～34中之任一者而將導體層21～25之各導體層彼此連接的通孔導體4。圖1之配線基板1包含貫穿絕緣層31～34各者之複數個通孔導體4。貫穿絕緣層31之通孔導體4將導體層21與導體層22連接，貫穿絕緣層32之通孔導體4將導體層22與導體層23連接，貫穿絕緣層33之通孔導體4將導體層23與導體層24連接，貫穿絕緣層34之通孔導體4將導體層24與導體層25連接。各通孔導體4與形成於自身之上側之導體層一體形成。各通孔導體4具有寬度自配線基板1之第1面1f側朝向第2面1s側變細之錐形狀。再者，通孔導體4之「寬度」係通孔導體4中之與Z方向正交之截面(或端面)之外周上之2點間的最長距離。
導體層21～25分別包含規定之導體圖案。於圖1之例中，第1面1f側之最外側之導體層即導體層25包含使用配線基板1時與搭載於配線基板1之零件(於圖1及圖2之例中為第1零件E1及第2零件E2)連接的複數個導體墊71及複數個導體墊72。導體墊71係搭載第1零件E1之導體墊(第1導體墊)，導體墊72係搭載與第1零件E1為不同零件之第2零件E2之導體墊(第2導體墊)。再者，「不同零件」僅指第1零件E1與第2零件E2為單獨之零件，未必指不同種類零件。第1零件E1與第2零件E2可為同種零件，亦可為具有互不相同之功能之零件。搭載於配線基板1之第1零件E1及第2零件E2例如可為微電腦或記憶體等諸如半導體積體電路裝置之電子零件。
搭載第1零件E1及第2零件E2之配線基板1之第1面1f具有作為配置第1零件E1之區域之零件搭載區域A1、及作為配置第2零件E2之區域之零件搭載區域A2。於圖1及圖2之例中，複數個導體墊71全部設置於零件搭載區域A1，複數個導體墊72全部設置於零件搭載區域A2。再者，於圖2中，省略了較絕緣層34更上側之構成要素之描繪，僅示出導體墊71及導體墊72。
圖1之配線基板1進而包含形成於導體墊71或導體墊72之表面上之複數個導體柱5。導體柱5貫通絕緣層35且從構成配線基板1之第1面1f之絕緣層35之上表面突出。於絕緣層35之上表面不形成導體層，且不存在除導體柱5以外之導電體。藉由導體柱5將搭載於配線基板1之零件(於圖1之例中為第1零件E1及第2零件E2)與導體墊71或導體墊72連接。經由導體柱5將第1零件E1及第2零件E2連接於配線基板1，故而可便於各零件之搭載或者防止導體墊71彼此之短路或導體墊72彼此之短路。
於導體柱5中之與導體層25為相反側之端面形成有功能層6，該功能層6可作為導體柱5之端面之保護層及/或作為第1零件E1或第2零件E2與導體柱5之接合層而發揮功能。功能層6例如由鎳、錫、鈀或金等之鍍覆膜形成。
導體層25除了導體墊71及導體墊72以外，亦可包含導體圖案17及複數個配線圖案15。如圖1所示，導體圖案17將導體墊71與導體墊72連接。配線圖案15係將導體層21～25中之任一者所包含之任意導體墊彼此連接而傳播電信號之信號線路，但未圖示。
導體層24包含複數個配線圖案14，導體層23包含導體圖案16及複數個配線圖案13，而且導體層22包含複數個配線圖案12。導體層23所包含之導體圖案16之兩端分別經由通孔導體4連接於1個導體墊71及1個導體墊72。該等導體墊71與導體墊72經由導體圖案16相互連接。導體層24所包含之複數個配線圖案14、導體層23所包含之複數個配線圖案13、及導體層22所包含之複數個配線圖案12分別為與配線圖案15同樣地將任意導體墊彼此連接而傳播電信號之信號線路。
另一方面，於圖1之例中配線基板1之第2面1s側之最外側之導體層即導體層21包含導體墊73。導體墊73係與配線基板1之外部之導電體(未圖示)連接之導體墊(第3導體墊)。與導體墊73連接之外部之導電體例如可與第1零件E1及第2零件E2相同，為諸如半導體積體電路裝置之電子零件之電極。導體墊73可與任意電子零件之電極、或諸如電子機器之母板之除配線基板1以外之配線基板的墊、或任意導電性之機構零件等連接，不限於半導體積體電路裝置。
於圖1之例中，導體層25之導體墊71與導體層21之導體墊73經由被積層之複數個通孔導體4(所謂堆疊通孔導體)連接。同樣，導體墊72與導體墊73經由被積層之複數個通孔導體4連接。因此，導體墊71及導體墊72與導體墊73以大致最短距離連接。因此，使用配線基板1時，第1零件E1及第2零件E2與連接到例如母板之類的導體墊73之構件能以較短路徑連接。因此認為容易獲得預期之電特性。再者，與圖1之例不同，亦可僅導體墊71及導體墊72中之任一者經由所謂堆疊通孔導體而與導體墊73連接，或者導體墊71、72均不與導體墊73連接。
於圖2中，由虛線表示導體層24所包含之複數個配線圖案14。如圖2所示，複數個配線圖案14分別於複數個導體墊71之一的正下方與複數個導體墊72之一的正下方之間延伸。而且，各配線圖案14之兩端分別經由通孔導體4與導體墊71或導體墊72連接。即，複數個導體墊71中之任一者與複數個導體墊72中之任一者經由配線圖案14連接。
如此，實施方式之配線基板1所包含之複數個導體層(於圖1之例中為導體層21～25)包括包含將導體墊71與導體墊72連接之配線圖案的導體層(於圖1及圖2之例中為包含配線圖案14之導體層24)。再者，於實施方式之說明中，將諸如搭載第1零件E1之導體墊71之第1導體墊與諸如搭載第2零件E2之導體墊72之第2導體墊連接之諸如配線圖案14之配線圖案亦適當稱為「第1配線圖案」，以與其他配線圖案進行區別。又，包含「第1配線圖案」之諸如導體層24之導體層亦適當稱為「第1導體層」，以與其他導體層進行區別。
如上所述，導體圖案16及導體圖案17亦將導體墊71與導體墊72連接。導體圖案16、17可為作為所謂接地平面或電源平面發揮功能或者作為配線圖案14之遮罩發揮功能之所謂實心圖案。但是，導體圖案16、17亦可為如配線圖案14般傳播電信號之配線圖案。於導體圖案16、17為配線圖案之情形時，導體圖案16、17亦可分別為「第1配線圖案」。配線圖案12、配線圖案13、及配線圖案15亦可分別將導體墊71與導體墊72連接，於此情形時，配線圖案12、13、15亦可為「第1配線圖案」。因此，導體層22、23、25亦可分別為「第1導體層」。即，實施方式之配線基板可包括包含「第1配線圖案」之1個以上之任意數量的「第1導體層」。又，「第1導體層」可包含1個以上之任意數量之「第1配線圖案」。
而且，於實施方式之配線基板中，配線基板1之諸如導體層24之「第1導體層」中之第1面1f側的表面24a係具有藉由研磨而拋光之狀態之研磨面。因此，表面24a例如可具有較藉由金屬析出而形成之原狀鍍覆膜之表面粗糙度低之表面粗糙度。因此認為，於導體層24所包含之配線圖案14等中，不易發生因傳輸高頻信號時出現之集膚效應使導體電阻實質性地增加而導致之信號傳輸特性下降或電壓降增加。例如，諸如導體層24之「第1導體層」所具有之作為第1面1f側之表面之研磨面可具有0.3 μm以下的算術平均粗糙度。若獲得此種表面粗糙度，則可獲得如上所述之與傳輸特性相關之較佳效果。
又，作為研磨面之表面24a遍及導體層24整體易具有均勻之高度(例如距第2面1s之距離)。因此，形成於導體層24上之通孔導體4之高度亦容易一致，進而形成於其上之導體柱5之高度亦容易一致。結果，認為第1零件E1及/或第2零件E2穩定地搭載於配線基板1。又，若表面24a為研磨面，則配線圖案14等之厚度遍及其全長易大致固定，由此，配線圖案14之特性阻抗不易發生變動。因此，可抑制配線圖案14之反射損耗。
如圖3所示，配線基板1之導體層24所包含之配線圖案14具有配線寬度W1、及與相鄰之配線圖案14之間之間隔G。於本實施方式中，包含諸如配線圖案14之將導體墊71與導體墊72連接之配線圖案之諸如導體層24的「第1導體層」，包含於實施方式之配線基板所包含之配線圖案中以相對微細之間距配置的配線圖案。於本實施方式之配線基板中，「第1導體層」所包含之配線圖案之配線寬度W1的最小值為1 μm以上3 μm以下，該配線圖案彼此之間隔G之最小值為1 μm以上3 μm以下。即，「第1導體層」包含具有3 μm以下之配線寬度且與相鄰之配線圖案之間具有3 μm以下之間隔的配線圖案。於圖1～圖3之例中，作為第1配線圖案之配線圖案14之配線寬度W1為1 μm以上3 μm以下，配線圖案14彼此之間隔G為1 μm以上3 μm以下。
於本實施方式中，諸如導體層24之「第1導體層」包含具有如此微細之最小配線寬度及微細之最小配線間隔的配線圖案，尤其是諸如配線圖案14之「第1配線圖案」具有微細之最小配線寬度及微細之最小配線間隔。因此認為，第1零件E1與第2零件E2藉由佔有面積較小之複數個信號線路連接。因此，實施方式之配線基板1可實現得較先前之配線基板更小。又，在與零件連接之導體墊間具有如此微細之配線寬度及配線間隔之配線圖案之實施方式之配線基板的設計中，與2個零件之配置相關之自由度有較高之情形。
除此以外，於本實施方式中，諸如可具有如此微細之配線寬度之配線圖案14之「第1配線圖案」具有大於配線寬度W1之厚度T。因此，於本實施方式中，第1配線圖案具有相對較大之高寬比(第1配線圖案之厚度T/第1配線圖案之寬度W1)。具體而言，諸如配線圖案14之「第1配線圖案」之高寬比為2.0以上4.0以下。具有此種高寬比之第1配線圖案雖配線寬度較小卻可具有較低之導體電阻。因此認為，將導體墊71與導體墊72連接之配線圖案14之插入損耗較低。因此，能夠於第1零件E1與第2零件E2之間以較少之傳輸損耗傳播信號，即，可獲得良好之傳輸效率。又，於將第1零件E1與第2零件E2連接之信號線路中易獲得所期望之特性阻抗，進而能夠減少插入損耗。
於圖1～圖3之例中，作為第1配線圖案之配線圖案14之厚度T，即作為第1導體層之導體層24之厚度可為4 μm以上7 μm以下。若獲得此種厚度，則不使實施方式之配線基板之厚度明顯增大便能獲得如上所述之減少插入損耗等效果。
如上所述，於本實施方式中，導體層22～25均可包含以相對微細之間距配置之諸如配線圖案14之配線圖案。因此，較佳為以較小間距排列之通孔導體4，即具有較小寬度之通孔導體4，就該觀點而言，較佳為具有較大深寬比之通孔導體4。於實施方式之配線基板1中，通孔導體4之深寬比例如可為0.5以上1.0以下。以微細之間距排列之諸如配線圖案14之配線圖案可連接到與包含該配線圖案之導體層不同的導體層之配線圖案，即便於導體層間之連接部亦保持相對微細之間距。再者，通孔導體4之深寬比為圖3所示之(由通孔導體4連接之2個導體層於Z方向上之間隔D)/(與第1面1f側之導體層之界面上之通孔導體4的寬度W2)。
如上所述，於配線基板1中，導體層22、23、25亦可為「第1導體層」。因此，於實施方式之配線基板1所包含之複數個導體層中之除第2面1s側之最外側之導體層(圖1～圖3之例中之導體層21)以外的所有導體層中，第1面1f側之表面亦可為研磨面。於各導體層中，可獲得如上所述之良好之傳輸特性等效果。又，如上所述，導體層22、23、25亦可包含諸如導體層24之配線圖案14之「第1配線圖案」。因此，實施方式之配線基板1所包含之複數個導體層中之除第2面1s側之最外側之導體層以外的所有導體層亦可包含具有1 μm以上3 μm以下之配線寬度及2.0以上4.0以下之高寬比的配線圖案。進而，除第2面1s側之最外側之導體層以外之所有導體層亦可包含與相鄰之配線圖案之間具有1 μm以上3 μm以下之間隔的配線圖案。於各導體層中獲得插入損耗較小之配線圖案，除此以外，可於更高之自由度下設計實施方式之配線基板，而且，與先前之配線基板實現得更小。
絕緣層31～34係介置於2個導體層之間的層間絕緣層，可分別使用絕緣性樹脂形成。作為絕緣性樹脂，可例示：諸如環氧樹脂、雙馬來醯亞胺三𠯤樹脂(BT樹脂)、或酚系樹脂之熱固性樹脂、以及諸如氟樹脂、液晶聚合物(LCP)、氟乙烯(PTFE)樹脂、聚酯(PE)樹脂、及改性聚醯亞胺(MPI)樹脂之熱塑性樹脂。絕緣層31～34可包含氧化矽、氧化鋁等無機填料(未圖示)。絕緣層31～34亦可包含未圖示之玻璃纖維等補強材(芯材)。但是，可能於容易形成以微細之間距排列之配線圖案之方面，不包含補強材為宜。
認為，於絕緣層31～34包含無機填料之情形時，作為所包含之無機填料，較佳為粒徑(無機填料之表面上之2點間之最長距離)較小之無機填料。例如，絕緣層31～34可包含具有最大1 μm以下之粒徑之複數種無機填料。若各絕緣層中包含之無機填料之粒徑較小，則例如如配線圖案14般以微細之間距排列之配線圖案間亦不易發生因沿著無機填料之漏電路徑等所導致的短路不良。又，可容易地形成微小之通孔導體4或形成下文所參照之圖7等中例示之形態之配線圖案。
又，為了在配線基板1中包含之導體層21～25各者所包含之配線圖案中獲得良好之高頻信號之傳輸特性，較佳為具有較低之介電常數及介電損失之絕緣層31～34。例如，於5.8 GHz之頻率下絕緣層31～34各者之比介電常數為3.0以上4.0以下左右，介電損耗因數為0.001以上0.005以下左右。
覆蓋導體層25之絕緣層35可使用與絕緣層31～34相同之絕緣性樹脂形成。但是，構成配線基板1之第1面1f之絕緣層35亦可為作為阻焊劑發揮功能之絕緣層。於此情形時，絕緣層35亦可由主成分或添加劑與絕緣層31～34不同之材料形成。例如，絕緣層35可使用包含感光劑之環氧樹脂或聚醯亞胺樹脂等形成。
導體層21～25、通孔導體4及導體柱5例如使用銅或鎳等任意金屬形成。於圖1中，導體層21～25、通孔導體4及導體柱5被簡化以僅具有1個層之方式描繪，但亦可如作為放大圖之圖3所示具有如下多層構造，即，該多層構造包含分別藉由鍍覆或濺鍍等形成之2個以上之金屬膜。
於圖3之例中，導體層21例如由包含電解鍍膜之1層金屬膜形成。導體層21嵌埋於絕緣層31僅露出第2面1s側之表面。另一方面，導體層22～25及導體柱5分別包含第1層20a、及形成於第1層20a上之第2層20b，具有包含該等2層金屬膜之2層構造。第2層20b完全形成於第1層20a之上，即配線基板1之第1面1f側。第2層20b之第1面1f側之表面係上述導體層22～25各者可具有之研磨面。
第1層20a例如包含諸如無電解鍍膜或濺鍍膜之金屬膜。第2層20b例如包含藉由鍍覆等形成之金屬膜。第2層20b亦可為藉由使用第1層20a作為供電層之電解電鍍而形成之金屬膜。第1層20a介置於第2層20b與各導體層之下側之各絕緣層之間。於第1層20a包含濺鍍膜之情形時，可獲得導體層22～25及導體柱5各者與絕緣層31～35各者之牢固之密接性。又，導體層22～25及導體柱5各者之上表面之平坦性較高。
如圖3所示，功能層6亦可具有多層構造。於圖3之例中，功能層6具有直接形成於導體柱5之與導體層25為相反側之端面(上表面)上之下層61、及形成於下層61上之上層62。上層62例如由錫、鈀、金、或該等之合金形成。上層62作為導體柱5之保護膜及/或導體柱5與第1零件E1或第2零件E2(參照圖1)之接合材發揮功能。下層61例如由鎳等具有適當性狀之金屬形成，可作為上層62與導體柱5之間的障壁膜及/或兩者之密接性之強化膜發揮功能。
於圖4中示出作為本實施方式之配線基板1之變化例之配線基板1a。圖4係配線基板1a中之與圖1所示之配線基板1之剖視圖相同之位置處的剖視圖。如圖4所示，配線基板1a除了圖1之例之配線基板1以外還包含支持體8。圖4之例之配線基板1a除了具備支持體8這一點以外，具有與圖1之例之配線基板1相同之構造。因此，於圖4中，對於與已說明之圖1之配線基板1之各構成要素共通的構成要素，標註與圖1中標註之符號相同之符號或適當省略，並省略對該等構成要素之說明。
如圖4所示，支持體8附著於圖1之例之配線基板1之第2面1s。換言之，於支持體8之一面上形成有配線基板1。圖4之例之支持體8包含基材81、積層於基材81之兩面各者之第1金屬膜層82、形成於第1金屬膜層82上之剝離層83、及積層於剝離層83上之第2金屬膜層84。
基材81例如包含具有適當之剛性之玻璃、矽等無機素材、或含侵於玻璃纖維等補強材之環氧樹脂等有機素材。第1及第2金屬膜層82、84例如可包含銅、或銅/鈦合金等任意金屬。剝離層83係由任意之如下材料形成，即，該材料能夠使第1金屬膜層82與第2金屬膜層84彼此於規定之狀況下附著，而且能夠藉由接受特定之處理而使相附著之第1金屬膜層82與第2金屬膜層84分離。例如，將藉由特定之處理而軟化或脆弱化或者喪失黏著性之材料用於剝離層83。剝離層83例如可由藉由加熱而軟化之熱塑性接著劑、或藉由紫外線照射而變質之感光性接著劑等形成。再者，絕緣層31與第2金屬膜層84例如藉由形成絕緣層31時絕緣層31自身之黏著性而附著，導體層21與第2金屬膜層84例如藉由利用鍍覆形成導體層21時之金屬間鍵結而附著。
支持體8具有較配線基板1高之剛性。因此，由支持體8支持配線基板1。因此，可於圖4之例之配線基板1a上穩定地安裝諸如第1零件E1及第2零件E2(參照圖1)之零件。進而，亦可容易地利用樹脂等將所安裝之零件密封。認為，容易製造包含配線基板1之例如多晶片封裝元件之類的高積體度且小型之半導體積體電路裝置。再者，零件安裝後或密封後，經過例如上述加熱或紫外線照射等適當之處理，使第1金屬膜層82與第2金屬膜層84以剝離層83為界線分離。殘留於配線基板1側之第2金屬膜層84例如可藉由蝕刻等去除。圖4中例示之支持體8僅為本實施方式之配線基板1a可包含之支持體的一例。可使用能支持配線基板1之任意材料、構造及外觀之構件作為支持體8。
接下來，參照圖5A～圖5K，以製造圖1中例示之配線基板1之情形為例，對製造本實施方式之配線基板之方法之一例進行說明。再者，除非有與上文對配線基板1之各構成要素之材料之說明不同的說明，否則各構成要素可使用上文對各構成要素所說明之材料之任一種來形成。
如圖5A所示，準備支持體8，於其一面8a形成導體層21。於圖5A所示之例中，準備上文所參照之圖4中例示之支持體8。即，於圖5A之例中，如上文所說明，準備包含基材81、第1金屬膜層82、剝離層83及第2金屬膜層84之支持體8。
導體層21例如藉由採用電解電鍍之圖案電鍍形成。於構成支持體8之一面8a之第2金屬膜層84上設置有抗鍍覆層(未圖示)，該抗鍍覆層具有與導體層21中應包含之導體墊73等之導體圖案之形成位置對應的開口。然後，藉由使用第2金屬膜層84作為供電層之電解電鍍，於抗鍍覆層之開口內析出銅等金屬，形成包含含有該析出之金屬之導體圖案之導體層21。其後，去除抗鍍覆層。再者，亦可於去除抗鍍覆層之前，例如藉由化學機械研磨(CMP：Chemical Mechanical Polishing)等任意方法對導體層21之上表面(與支持體8為相反側之表面)進行研磨。如上所述，於導體層21中亦可獲得良好之傳輸特性。進行該研磨時，去除前的抗鍍覆層之上表面附近亦可與導體層21之上表面一起進行研磨。
如圖5B所示，於第2金屬膜層84上形成覆蓋導體層21之絕緣層31。絕緣層31例如藉由將膜狀之環氧樹脂積層於第2金屬膜層84及導體層21上進行熱壓接合而形成。如上所述，絕緣層31(及於後續步驟中形成之絕緣層32～34(參照圖5F))除了使用環氧樹脂以外，亦可使用BT樹脂或酚系樹脂等熱固性樹脂、或者氟樹脂或LCP等熱塑性樹脂形成。再者，於圖5B及下文所參照之圖5C～圖5K中，省略對與支持體8之一面8a側為相反側之描繪。但是，於支持體8之一面8a側之相反側亦藉由圖5A所示之步驟形成導體層21，進而，亦可進行參照圖5B～圖5K所說明之處理或各構成要素之形成。
於絕緣層31中，藉由二氧化碳氣體雷射光等之照射於通孔導體4(參照圖1)之形成位置形成貫通孔4a。形成貫通孔4a後，較佳為進行去除殘留於貫通孔4a內之樹脂屑(膠渣)之除膠渣處理。除膠渣處理可為包括於過錳酸鹽溶液等藥液中之浸漬之濕式處理，但亦可為例如使用氬氣、四氟甲烷、四氟甲烷與氧氣之混合氣體、或六氟化硫等電漿氣體之諸如電漿處理之乾式處理。例如於利用電漿處理進行之除膠渣處理中，與濕式處理相比可抑制絕緣層31之表面之浸蝕。
然後，例如藉由濺鍍或無電解鍍覆於貫通孔4a內及絕緣層31之整個表面形成例如包含銅或鎳等之金屬膜20aa。若藉由濺鍍形成金屬膜20aa，則可形成與絕緣層31之間展現較高密接性之金屬膜20aa。金屬膜20aa之一部分可成為形成於絕緣層31上之導體層22之第1層20a(參照圖3)。
如圖5C所示，於金屬膜20aa上設置具有開口R11之抗鍍覆層R1。抗鍍覆層R1例如藉由將乾膜抗蝕劑層壓於金屬膜20aa上而形成，開口R11例如藉由光微影技術形成。開口R11係以與形成於絕緣層31上之導體層22(參照圖3)應包含之導體圖案對應之圖案形成。
如上所述，導體層22中包含之配線圖案12(參照圖3)等各導體圖案可具有3 μm以下之配線寬度。各開口R11係以與形成於各開口R11內之配線圖案12等各導體圖案應具有之配線寬度對應的開口寬度形成。又，如上所述，導體層22之配線圖案可具有2.0以上4.0以下之高寬比。因此，於圖5C中例示之方法中，較佳為形成如下抗鍍覆層R1，即，該抗鍍覆層R1之厚度(高度)為滿足將要形成之配線圖案應具有之高寬比之配線圖案之厚度(高度)以上。
藉由使用金屬膜20aa作為供電層之電解電鍍，於抗鍍覆層R1之開口R11內形成例如包含銅或鎳等之金屬膜20ba。金屬膜20ba之一部分可成為形成於絕緣層31上之導體層22之第1層20b(參照圖3)。於絕緣層31之開口4a內形成通孔導體4。金屬膜20ba亦可如圖5C之例，以具有將開口R11內全部填充，進而較抗鍍覆層R1之上表面向上側突出之彎曲之上表面的方式形成。可更確實地形成具有所期望之厚度及高寬比之導體圖案。
如圖5D所示，藉由研磨去除金屬膜20ba之上表面側之一部分。至少去除金屬膜20ba自抗鍍覆層R1之上表面突出之部分。對金屬膜20ba進行研磨直至與金屬膜20aa之合計厚度達到形成於絕緣層31上之導體層22(參照圖5E)所需之厚度為止，例如成為7 μm以下。如圖5D之例，亦可將抗鍍覆層R1之上表面側之一部分與金屬膜20ba之一部分一同去除。金屬膜20ba之研磨例如可利用CMP等任意方法進行。經過研磨後，金屬膜20ba之上表面可具有0.3 μm以下之算術平均粗糙度。
對金屬膜20ba進行研磨後，去除抗鍍覆層R1。進而，例如藉由快速蝕刻等去除金屬膜20aa中未被金屬膜20ba覆蓋之部分。
其結果為，如圖5E所示，獲得包含配線圖案12等相互分離之規定之導體圖案之導體層22。於圖5E中，與圖1相同以導體層22僅具有1個層之方式示出，但導體層22包含圖5D所示之金屬膜20ba、及如上所述自圖5D之狀態去除一部分後之金屬膜20aa。
如圖5F所示，於絕緣層31及導體層22之上交替形成絕緣層32～34及導體層23～25。絕緣層32～34例如可利用與絕緣層31之形成方法相同之方法形成。又，導體層23～25例如可利用與導體層22之形成方法相同之方法形成。導體層23～25分別使用如下抗鍍覆層形成，即，該抗鍍覆層如與導體層22相對之抗鍍覆層R1(參照圖5C)具有與配線圖案13～15等各導體層應包含之導體圖案對應之開口。
如圖5G～圖5I所示，形成導體柱5(參照圖5I)。導體柱5例如可利用半加成法等一般之導體層之形成方法形成，但於圖5G～圖5I中示出與上文所說明之導體層22之形成方法相同之包含研磨的方法。即，首先如圖5G所示，於導體層25及絕緣層34之上形成有絕緣層35。絕緣層35例如與絕緣層31之形成相同，藉由膜狀之環氧樹脂之熱壓接合而形成。絕緣層35於如上所述作為阻焊劑發揮功能之絕緣層之情形時，亦可藉由與絕緣層31～34不同之方法形成，例如使用包含感光劑之環氧樹脂或聚醯亞胺樹脂等之噴塗法或淋幕式塗佈法等方法。
例如藉由二氧化碳氣體雷射光之照射或光微影法於所形成之絕緣層35形成貫通孔5a。貫通孔5a形成於應形成導體柱5(參照圖5I)之位置。形成貫通孔5a後，亦可藉由電漿處理等進行除膠渣處理。然後，藉由濺鍍或無電解鍍覆於貫通孔5a內及絕緣層35之整個表面形成例如包含銅或鎳等之金屬膜20ab。
如圖5H所示，例如藉由乾膜抗蝕劑之層壓等在金屬膜20ab上形成抗鍍覆層R2。藉由光微影法等在抗鍍覆層R2形成與導體柱5對應之開口R21。然後，藉由使用金屬膜20ab作為供電層之電解電鍍，於開口R21內及在開口R21內露出之貫通孔5a內析出銅或鎳等金屬，形成包含析出之金屬之金屬膜20bb。由金屬膜20bb填充開口R21及貫通孔5a之內部。金屬膜20bb亦可如圖5H之例，形成為具有較抗鍍覆層R2之上表面向上側突出之彎曲之上表面。
如圖5I所示，例如藉由CMP去除金屬膜20bb之上表面側之一部分。亦可將抗鍍覆層R2之上表面側之一部分與金屬膜20bb之一部分一同去除。對金屬膜20bb進行研磨直至自導體層25之上表面至金屬膜20bb之上表面的高度成為導體柱5所需之規定高度為止。其結果為，形成包含金屬膜20ab之一部分及研磨後之金屬膜20bb且具有規定高度之導體柱5。金屬膜20ab、20bb可分別成為構成導體柱5之第1層20a、第2層20b(參照圖3)。
如圖5J所示，例如藉由使用金屬膜20ab作為供電層之電解電鍍於導體柱5之上形成功能層6。例如形成包含鎳、錫、鈀或金等之1層或2層以上之金屬膜作為功能層6。其後，去除抗鍍覆層R2，進而，例如藉由快速蝕刻去除金屬膜20ab中未被金屬膜20bb覆蓋之部分。獲得電氣分離之各個導體柱5。
如圖5K所示，去除支持體8。例如，於藉由加熱或紫外線照射等設於支持體8之剝離層83之黏著性喪失或剝離層83本身軟化之狀態下，將基材81及第1金屬膜層82拉離第2金屬膜層84。其後，藉由蝕刻等去除第2金屬膜層84。導體層21及絕緣層31中之與導體層22相反側之表面露出。藉由經過以上步驟而完成圖1之例之配線基板1。
再者，於製造圖4中例示之配線基板1a之情形時，藉由經過如下步驟完成配線基板1a，即，自圖5J所示之狀態去除抗鍍覆層R2，其後，去除金屬膜20ab中未被金屬膜20bb覆蓋之部分。
於圖6中，示出使用圖4中例示之配線基板1a之電子零件(多晶片封裝元件)之製造步驟中之狀態的一例。如圖6所示，於多晶片封裝元件EM之製造步驟中，藉由回焊處理或覆晶接合等在配線基板1a上安裝例如為微電腦或記憶體等之第1零件E1及第2零件E2。即，於具備支持體8之配線基板1a上安裝第1零件E1及第2零件E2。由於導體層25等各導體層及絕緣層35等各導體層由支持體8支持，故而能夠於穩定之狀態下安裝第1零件E1及第2零件E2。因此認為，第1零件E1及第2零件E2與配線基板1a能夠以良好之品質及較高之可靠性連接。
於圖6之例中，進而利用包含環氧樹脂等之塑模樹脂M將第1零件E1及第2零件E2密封。第1零件E1及第2零件E2例如藉由轉注成形或壓縮成形而密封。該密封步驟亦可於配線基板1a具備支持體8之狀態下進行。因此認為，密封時容易操作已安裝零件之配線基板1a，成型機內之配線基板1a之行為亦較少，於穩定之狀態下將第1零件E1及第2零件E2密封。因此認為，與樹脂密封相關之不良情況之發生較少。
＜第2實施方式＞ 接下來，參照圖7及圖8對第2實施方式之配線基板進行說明。於圖7中示出作為第2實施方式之配線基板之一例之配線基板10的剖視圖，於圖8中示出圖7之VIII部之放大圖。再者，配線基板10主要是導體層22～25之構造與圖1等中例示之第1實施方式之配線基板1不同。以下，主要對配線基板10與配線基板1之不同點進行說明，省略關於與配線基板1相同之構造或使用材料之說明。
如圖7所示，於配線基板10中，導體層22～25均埋設於在下側(即配線基板10之第2面1s側)相接之絕緣層31～34內。導體層22嵌埋於絕緣層31之上表面(配線基板10之第1面1f側之表面)附近，於其上表面露出導體層22之上表面(第1面1f側之表面)。同樣，導體層23～25分別嵌埋於絕緣層32～34各者之上表面(第1面1f側之表面)附近，於其上表面露出各導體層之上表面(第1面1f側之表面)。
於本實施方式之配線基板10中，亦與圖1及圖2所示之配線基板1相同，第1面1f側之最外側之導體層即導體層25包含分別搭載第1零件E1及第2零件E2(參照圖1)之導體墊71及導體墊72。於配線基板10中，亦與圖1等所示之配線基板1相同，導體層24所包含之配線圖案14經由通孔導體4將導體墊71與導體墊72連接，但未圖示。即，於配線基板10中，亦是配線圖案14為上述「第1配線圖案」，導體層24為上述「第1導體層」。
而且，於配線基板10中，亦是作為「第1導體層」之導體層24中包含之配線圖案之最小配線寬度(例如作為「第1配線圖案」之配線圖案14之配線寬度)為1 μm以上3 μm以下。又，導體層24中包含之配線圖案彼此之最小間隔(例如配線圖案14彼此之間隔)為1 μm以上3 μm以下，配線圖案14之高寬比為2.0以上4.0以下。進而，於本實施方式中，包括導體層24之表面24a在內，所有導體層22～25之配線基板10之第1面1f側之表面均為研磨面。再者，於配線基板10中，導體層22、23、25各者所包含之配線圖案12、13、15亦可將導體墊71與導體墊72連接。因此，導體層22、23、25各者亦可為「第1導體層」，配線圖案12、13、15各者亦可為「第1配線圖案」。
如圖8所示，絕緣層31～34分別於配線基板10之第1面1f側之表面具有凹部11。例如，絕緣層31於表面31a具有凹部11，絕緣層33於表面33a具有凹部11。通孔導體4形成於貫穿各絕緣層與凹部11連通之貫通孔4b內。另一方面，導體層22～25分別包含將各絕緣層所具有之凹部11內填充之導電體。即，導體層22形成於絕緣層31之凹部11內，同樣，導體層23～25分別形成於絕緣層32～34之凹部11內。於具有此種構造之各導體層中，諸如配線圖案14之各導體圖案間不易存在導電體之殘渣，因此認為不易發生短路不良。而且，能夠實現以更微細之間距排列之配線圖案。
與圖1～圖3之配線基板1相同，導體層22～25包含例如為濺鍍膜之第1層20a、及形成於第1層20a上之例如為電解鍍膜之第2層20b。而且，於配線基板10中，第1層20a係沿著凹部11之底面及壁面形成。即，於導體層22～25各者所具有之例如諸如配線圖案14之導體圖案中，第1層20a覆蓋第2層20b之下表面及側面。第1層20a介置於第2層20b與埋設有各導體層之絕緣層之間。
如上所述，導體層22～25之配線基板10之第1面1f側之表面(上表面)為研磨面。絕緣層31～34之第1面1f側之表面亦可為研磨面。導體層22～25分別於絕緣層31～35之第1面1f側之表面露出作為研磨面之第1面1f側之表面。又，導體層22～25之第1面1f側之表面分別與絕緣層31～34之第1面1f側之表面為大致同一平面。例如，導體層22於絕緣層31之表面31a露出表面22a，表面22a與表面31a為大致同一平面，導體層24於絕緣層33之表面33a露出表面24a，表面24a與表面33a為大致同一平面。如此，導體層22～25各者之露出面(研磨面)與埋設有各導體層之絕緣層之表面為同一平面，故而認為於該等導體層與絕緣層之積層體即配線基板10之第1面1f獲得較高之平坦性。認為能夠於配線基板10上穩定地搭載第1零件E1及第2零件E2(參照圖1)等零件。
於本實施方式中，絕緣層31～34可如圖8所示包含障壁層30a，但於圖7中省略。障壁層30a之配線基板10之第1面1f側之表面與凹部11的底面，即導體層22～25各者之配線基板10之第2面1s側之表面相接。圖8之例之絕緣層31～34包含障壁層30a、及構成障壁層30a之上側與下側之部分之本體層30b。本體層30b係由作為圖1之配線基板1之各絕緣層之材料而例示的環氧樹脂等熱固性樹脂或各種熱塑性樹脂形成。
另一方面，障壁層30a係由如下材料形成，即，該材料對用於在各絕緣層形成凹部11之加工方法之耐性高於本體層30b之構成材料。例如，於藉由照射準分子雷射光之雷射加工形成凹部11之情形時，障壁層30a可由矽氧化物或矽氮化物形成。若絕緣層31～35包含此種障壁層30a，則可容易地形成具有所期望之深度之凹部11。再者，障壁層30a於本實施方式中亦可不包含於各絕緣層中。例如，藉由調整形成凹部11時之加工條件，例如雷射光之功率等，可形成所期望之深度之凹部11。
再者，於形成圖8中例示之包含障壁層30a之絕緣層31～34之情形時，在上文所說明之絕緣層31等之形成中進行了2次膜狀之樹脂之積層及熱壓接合，其間形成障壁層30a。即，藉由第1次膜狀樹脂之積層及熱壓接合，形成絕緣層31～34中之障壁層10a之下側之本體層30b。其後，例如藉由濺鍍於該本體層30b上形成氧化矽膜或氮化矽膜作為障壁層30a。藉由在該障壁層30a上進行第2次膜狀樹脂之積層及熱壓接合，形成障壁層30a之上側之本體層30b。
參照圖9A～圖9D，以製造圖7及圖8之配線基板10之情形為例，對製造第2實施方式之配線基板之方法進行說明。再者，如上所述，第2實施方式之配線基板與圖1等中例示之第1實施方式之配線基板的主要差異僅在於導體層22～25之構造，故而主要對導體層22～25之形成方法(由導體層22之形成方法來代表導體層22～25之形成方法)進行說明。
如圖9A所示，自上文參照之圖5A所示之狀態形成絕緣層31，於絕緣層31形成貫通孔4b，進而形成凹部11。於圖9A所示之階段，絕緣層31亦可形成得較完成配線基板10時絕緣層31應具有之厚度厚。於絕緣層31之形成中，亦可利用如上所述之方法形成障壁層30a(參照圖8)。貫通孔4b例如藉由二氧化碳氣體雷射光之照射等形成於通孔導體4(參照圖7)之形成位置。於形成障壁層30a之情形時，貫通孔4b以貫穿障壁層30a到達導體層21之方式形成。
形成貫通孔4b後，於導體層22(參照圖7)之各導體圖案之形成位置形成凹部11。例如藉由準分子雷射光之照射形成規定深度之凹部11。於形成圖8中例示之障壁層30a之情形時，利用障壁層30a防止雷射光之透過，故而可容易地形成所期望之深度之凹部11。即便不形成障壁層30a，如上所述，亦可藉由例如準分子雷射光之條件之調整等形成所期望之深度的凹部11。形成凹部11後，較佳為藉由電漿處理等進行除膠渣處理。
如圖9B所示，於包含貫通孔4b及凹部11之內部之絕緣層31的整個露出之表面形成金屬膜20aa。圖9B係形成金屬膜20aa後之圖9A所示之IXB部之放大圖。於形成圖9B中由雙點劃線表示之障壁層30a之情形時，於障壁層30a之露出面上亦形成金屬膜20aa。金屬膜20aa例如藉由濺鍍或無電解鍍覆形成。
如圖9C所示，於貫通孔4b之內部、凹部11之內部、及絕緣層31中之與導體層21相反側之整個表面(上表面)形成金屬膜20ba。金屬膜20ba較佳為於絕緣層31之上表面中未形成凹部11之區域之上以具有所期望之厚度的方式形成。金屬膜20ba例如藉由使用金屬膜20aa(參照圖9B)作為供電層之電解電鍍而形成。由金屬膜20ba填充凹部11。貫通孔4b內亦由金屬膜20ba填充而形成通孔導體4。
如圖9D所示，例如藉由採用CMP等任意方法之研磨來去除絕緣層31之上表面上之金屬膜20ba及金屬膜20aa(參照圖9B)。對金屬膜20ba進行研磨直至與凹部11之底面上之金屬膜20aa之合計厚度達到導體層22所需的厚度為止。對金屬膜20ba進行研磨時，亦可藉由研磨將絕緣層31之上表面附近與金屬膜20ba一同去除。獲得與導體層22之表面22a為同一平面之絕緣層31之表面31a。
藉由去除絕緣層31之上表面上之金屬膜20ba及金屬膜20aa(參照圖9B)，而將導體層22之各導體圖案彼此分離。獲得包含所期望之導體圖案而且具有所期望之厚度之導體層22。於參照圖9A～圖9D所說明之方法中，在導體層22中包含之各導體圖案之間形成之諸如金屬膜20aa之導電體，不是藉由蝕刻等而是藉由研磨更確實地去除。因此認為，不易發生導體圖案間之短路不良。又，如此不易發生短路不良，故而能夠將配線圖案彼此以更微細之間距配置。
其後，利用與參照圖9A～圖9D所說明之方法相同之方法交替形成絕緣層32～34及導體層23～25(參照圖7)。其後，利用上文參照圖5G～圖5J所說明之方法形成絕緣層35、導體柱5及功能層6。進而，利用參照圖5K所說明之方法去除支持板8及第2金屬膜層84。藉由經過以上步驟而完成圖7之例之配線基板10。
實施方式之配線基板並不限定於具備各圖式中例示之構造、以及本說明書中例示之構造、形狀及材料者。如上所述，實施方式之配線基板可包含任意數量之導體層及絕緣層。將搭載安裝零件之導體墊彼此連接之配線圖案(第1配線圖案)可形成於1個以上之任意數量的導體層。圖1或圖7中例示之配線基板1及配線基板10所具備之導體柱5及功能層6未必配備於實施方式之配線基板。圖4等中例示之支持體8未必具有圖4等所示之構造。支持體8之構造或材料並無特別限定，只要能夠以至少於製造步驟中所需之穩定性支持實施方式之配線基板中包含之導體層及絕緣層，且能夠在需要時有意去除即可。
1:配線基板 1a:配線基板 1f:第1面 1s:第2面 4:通孔導體 4a:貫通孔 4b:貫通孔 5:導體柱 5a:貫通孔 6:功能層 8:支持體 8a:支持體之一面 10:配線基板 11:絕緣層之表面之凹部 12:配線圖案 13:配線圖案 14:配線圖案 15:配線圖案 16:導體圖案 17:導體圖案 20a:導體層之第1層 20aa:金屬膜 20ab:金屬膜 20b:導體層之第2層 20ba:金屬膜 20bb:金屬膜 21:導體層 22:導體層 22a:導體層之表面 23:導體層 24:導體層 24a:導體層之表面 25:導體層 30a:障壁層 30b:本體層 31:絕緣層 31a:絕緣層之表面 32:絕緣層 33:絕緣層 33a:絕緣層之表面 34:絕緣層 35:絕緣層 61:下層 62:上層 71:導體墊(第1導體墊) 72:導體墊(第2導體墊) 73:導體墊(第3導體墊) 81:基材 82:第1金屬膜層 83:剝離層 84:第2金屬膜層 A1:零件搭載區域 A2:零件搭載區域 D:導體層於Z方向上之間隔 E1:第1零件 E2:第2零件 EM:多晶片封裝元件 G:配線圖案彼此之間隔 M:塑模樹脂 R1:抗鍍覆層 R2:抗鍍覆層 R11:開口 R21:開口 T:配線圖案之厚度 W1:配線圖案之寬度 W2:通孔導體之寬度 Z:方向
圖1係表示本發明之一實施方式之配線基板之一例的剖視圖。 圖2係圖1之配線基板之俯視圖。 圖3係圖1之III部之放大圖。 圖4係表示一實施方式之配線基板之變化例之剖視圖。 圖5A係表示一實施方式之配線基板之製造步驟之一例的剖視圖。 圖5B係表示一實施方式之配線基板之製造步驟之一例的剖視圖。 圖5C係表示一實施方式之配線基板之製造步驟之一例的剖視圖。 圖5D係表示一實施方式之配線基板之製造步驟之一例的剖視圖。 圖5E係表示一實施方式之配線基板之製造步驟之一例的剖視圖。 圖5F係表示一實施方式之配線基板之製造步驟之一例的剖視圖。 圖5G係表示一實施方式之配線基板之製造步驟之一例的剖視圖。 圖5H係表示一實施方式之配線基板之製造步驟之一例的剖視圖。 圖5I係表示一實施方式之配線基板之製造步驟之一例的剖視圖。 圖5J係表示一實施方式之配線基板之製造步驟之一例的剖視圖。 圖5K係表示一實施方式之配線基板之製造步驟之一例的剖視圖。 圖6係表示使用一實施方式之配線基板之電子零件之製法的一例之剖視圖。 圖7係表示本發明之另一實施方式之配線基板之剖視圖。 圖8係圖7之VIII部之放大圖。 圖9A係表示另一實施方式之配線基板之製造步驟之一例的剖視圖。 圖9B係表示另一實施方式之配線基板之製造步驟之一例的剖視圖。 圖9C係表示另一實施方式之配線基板之製造步驟之一例的剖視圖。 圖9D係表示另一實施方式之配線基板之製造步驟之一例的剖視圖。
1:配線基板
1f:第1面
1s:第2面
4:通孔導體
5:導體柱
6:功能層
12:配線圖案
13:配線圖案
14:配線圖案
15:配線圖案
16:導體圖案
17:導體圖案
21:導體層
22:導體層
23:導體層
24:導體層
24a:導體層之表面
25:導體層
31:絕緣層
32:絕緣層
33:絕緣層
34:絕緣層
35:絕緣層
71:導體墊(第1導體墊)
72:導體墊(第2導體墊)
73:導體墊(第3導體墊)
A1:零件搭載區域
A2:零件搭載區域
E1:第1零件
E2:第2零件
Z:方向

Claims (11)

  1. 一種配線基板，其具有第1面及與上述第1面為相反面之第2面，且包含： 複數個導體層及複數個絕緣層，其等交替積層；以及 通孔導體，其貫穿上述複數個絕緣層中之任一者而將上述複數個導體層之各導體層彼此連接；且 上述複數個導體層中之上述第1面側之最外側的導體層包含搭載第1零件之第1導體墊、及搭載第2零件之第2導體墊， 上述複數個導體層包括包含將上述第1導體墊與上述第2導體墊連接之第1配線圖案之第1導體層， 上述第1導體層中包含之配線圖案之最小配線寬度為3 μm以下， 上述第1導體層中包含之配線圖案彼此之最小間隔為3 μm以下， 上述第1配線圖案之高寬比為2.0以上4.0以下。
  2. 如請求項1之配線基板，其中 上述第1導體層之上述第1面側之表面為研磨面。
  3. 如請求項1或2之配線基板，其中 上述第1配線圖案之配線寬度為3 μm以下， 上述第1配線圖案彼此之間隔為3 μm以下。
  4. 如請求項3之配線基板，其中 上述第1配線圖案之厚度為7 μm以下。
  5. 如請求項1或2之配線基板，其中 上述通孔導體之深寬比為0.5以上1.0以下。
  6. 如請求項1或2之配線基板，其中 上述複數個導體層包含如下導體層，即，該導體層包括包含濺鍍膜之第1層及形成於上述第1層上之包含金屬膜之第2層。
  7. 如請求項2之配線基板，其中 上述複數個絕緣層包含於上述第1面側之表面具有凹部之絕緣層， 上述複數個導體層包含如下導體層，即，該導體層包含將上述凹部內填充之導電體，且於上述複數個絕緣層各者之上述表面露出作為研磨面之上述第1面側之表面。
  8. 如請求項2之配線基板，其中 於上述複數個導體層中之除上述第2面側之最外側之導體層以外的所有導體層中，上述第1面側之表面為研磨面， 上述複數個導體層中之除上述第2面側之最外側之導體層以外的所有導體層包含如下配線圖案，即，該配線圖案具有3 μm以下之配線寬度及2.0以上4.0以下之高寬比，並且與相鄰之配線圖案之間具有3 μm以下之間隔。
  9. 如請求項1或2之配線基板，其進而包含附著於上述第2面之支持體。
  10. 如請求項2之配線基板，其中 上述研磨面具有0.3 μm以下之算術平均粗糙度。
  11. 如請求項1或2之配線基板，其中 上述複數個導體層中之上述第2面側之最外側之導體層包含與外部之導電體連接的第3導體墊， 上述第1導體墊及上述第2導體墊中之任一者或兩者與上述第3導體墊經由被積層之複數個上述通孔導體而連接。
TW112123811A 2022-07-14 2023-06-27 配線基板 TW202408331A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022113452A JP2024011472A (ja) 2022-07-14 2022-07-14 配線基板
JP2022-113452 2022-07-14

Publications (1)

Publication Number Publication Date
TW202408331A true TW202408331A (zh) 2024-02-16

Family

ID=89498898

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112123811A TW202408331A (zh) 2022-07-14 2023-06-27 配線基板

Country Status (4)

Country Link
US (1) US20240021532A1 (zh)
JP (1) JP2024011472A (zh)
CN (1) CN117412471A (zh)
TW (1) TW202408331A (zh)

Also Published As

Publication number Publication date
JP2024011472A (ja) 2024-01-25
CN117412471A (zh) 2024-01-16
US20240021532A1 (en) 2024-01-18

Similar Documents

Publication Publication Date Title
US9119319B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
US7838779B2 (en) Wiring board, method for manufacturing same, and semiconductor package
JP5010737B2 (ja) プリント配線板
US9232657B2 (en) Wiring substrate and manufacturing method of wiring substrate
JP3670917B2 (ja) 半導体装置及びその製造方法
US8436252B2 (en) Printed wiring board and method for manufacturing the same
US6731004B2 (en) Electronic device and method of producing same
JPWO2004103039A1 (ja) 両面配線基板および両面配線基板の製造方法
US8945329B2 (en) Printed wiring board and method for manufacturing printed wiring board
US20100108371A1 (en) Wiring board with built-in electronic component and method for manufacturing the same
US9332658B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP4170266B2 (ja) 配線基板の製造方法
US20100236822A1 (en) Wiring board and method for manufacturing the same
JP2004134679A (ja) コア基板とその製造方法、および多層配線基板
JP2004095854A (ja) 多層配線基板
US11363719B2 (en) Wiring substrate and component built-in wiring substrate
US6913814B2 (en) Lamination process and structure of high layout density substrate
JP3935456B2 (ja) 配線基板の製造方法
TW202408331A (zh) 配線基板
JP2002252436A (ja) 両面積層板およびその製造方法
JP2004356219A (ja) 配線基板及びその製造方法
JP2024031606A (ja) 配線基板
US20240049398A1 (en) Wiring substrate and method for manufacturing wiring substrate
US20240237221A9 (en) Method for manufacturing wiring substrate