JP4649198B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP4649198B2
JP4649198B2 JP2004367945A JP2004367945A JP4649198B2 JP 4649198 B2 JP4649198 B2 JP 4649198B2 JP 2004367945 A JP2004367945 A JP 2004367945A JP 2004367945 A JP2004367945 A JP 2004367945A JP 4649198 B2 JP4649198 B2 JP 4649198B2
Authority
JP
Japan
Prior art keywords
forming
electrode layer
wiring
hole
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004367945A
Other languages
English (en)
Other versions
JP2006173544A (ja
Inventor
規良 清水
智生 山崎
淳 大井
昭雄 六川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2004367945A priority Critical patent/JP4649198B2/ja
Priority to US11/311,568 priority patent/US7536780B2/en
Publication of JP2006173544A publication Critical patent/JP2006173544A/ja
Application granted granted Critical
Publication of JP4649198B2 publication Critical patent/JP4649198B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Description

本発明は半導体チップが接続される、当該半導体チップのデカップリングキャパシタを有する配線基板の製造方法に関する。
近年、半導体チップなどの半導体装置の小型化・薄型化にともない、半導体チップの電源電圧の変動を抑えて動作を安定させるためのデカップリングキャパシタ（デカップリングコンデンサもしくはバイパスコンデンサと呼ばれることもある）の小型化・薄膜化の要求がある。
また、今後は更に半導体チップの動作速度を向上させるために、半導体チップの動作周波数が高くなることが予想されるため、デカップリングキャパシタの接続のインダクタンスを低減するために、デカップリングキャパシタはできるだけ半導体チップ近傍に設置される構造とすることが好ましい。
このため、上記の要求に対応したデカップリングキャパシタや、デカップリングキャパシタの設置方法が様々に提案されている。
例えば、半導体チップを配線基板に実装して用いる場合、デカップリングキャパシタを配線基板の裏面側、すなわち半導体チップが実装される側の反対側に実装する方法や（例えば特許文献１参照）、デカップリングキャパシタを、配線基板に埋め込む構造や形状が提案されている（例えば特許文献２〜特許文献４参照）。
特開２００３−２６４２５３号公報 特開２００４−１４５７３号公報 特開２００４−１５２８８３号公報 特開２００４−２８１８３０号公報
しかし、半導体チップを実装する配線基板にデカップリングキャパシタを内蔵する場合には、デカップリングキャパシタを薄型化することに限界があり、当該配線基板の薄型化・小型化に限界が生じていた。
そこで、本発明では上記の問題を解決した、新規で有用な配線基板の製造方法を提供することを目的としている。
本発明の具体的な課題は、デカップリングキャパシタを薄型化することで、当該デカップリングキャパシタを内蔵した配線基板の薄型化を実現することである。
本発明は、上記の課題を、半導体チップに接続されるキャパシタを形成する工程と、前記キャパシタと前記半導体チップを接続する配線部を形成する工程と、を有する半導体チップが接続される配線基板の製造方法であって、前記配線部は、前記キャパシタを構成する第１の電極層および第２の電極層を貫通するビア配線を含み、前記キャパシタを形成する工程は、当該キャパシタを支持する支持体上に支持体剥離層を形成する工程と、前記支持体剥離層上に前記第１の電極層、誘電体層、前記第２の電極層を含む複数の層を形成する工程と、前記第１の電極層および前記第２の電極層に、前記ビア配線が貫通する穴部を形成する穴部形成工程と、を有し、前記穴部形成工程は、前記第２の電極層に第１の穴部を形成する工程と、当該第１の穴部を形成後、当該第２の電極層上に絶縁層を形成する工程と、当該絶縁層を形成後、前記支持体を前記第１の電極層より剥離し、前記第１の電極層に、前記第１の穴部に対応する第２の穴部を形成する工程と、を含み、かつ、前記第１の穴部及びそれに対応する前記第２の穴部の何れか一方の穴部を他方の穴部より小径に形成し、前記配線部を形成する工程は、前記第１の穴部と前記第２の穴部を貫通すると共に、前記第１の穴部と前記第２の穴部の内、前記一方の穴部を含み前記他方の穴部よりも小径の第３の穴部を形成する工程と、前記第３の穴部内に前記第１の電極層又は前記第２の電極層と接続する前記ビア配線を形成する工程と、を有し、前記支持体剥離層と前記第１の電極層との密着力は、前記複数の層の間の密着力よりも小さいことを特徴とする配線基板の製造方法により、解決する。
当該配線基板の製造方法によれば、デカップリングキャパシタを内蔵した配線基板の薄型化を実現することが可能になる。また、支持体剥離層上に当該キャパシタを構成する第１の電極層、誘電体層、第２の電極層を含む複数の層を形成する工程を有すると、デカップリングキャパシタを内蔵した配線基板の薄型化を実現することが可能になる。また、前記配線部は、前記第１の電極層および前記第２の電極層を貫通するビア配線を含み、前記第１の電極層および前記第２の電極層に、前記配ビア配線が貫通する穴部を形成する穴部形成工程を有すると、省スペースにキャパシタを設置することが可能となり、好適である。また、前記穴部形成工程は、前記第２の電極層に第１の穴部を形成する工程と、当該第１の穴部を形成した後、当該第２の電極層上に絶縁層を形成する工程と、当該絶縁層を形成した後、前記支持体を前記第１の電極層より剥離し、前記第１の電極層に、前記第１の穴部に対応する第２の穴部を形成する工程と、を有すると、前記支持体を剥離することが容易となり、好適である。
また、基板のパターン配線上に前記キャパシタを搭載し、前記キャパシタを被覆する絶縁層を形成する工程と、前記絶縁層及び前記キャパシタに、前記パターン配線に到達するビアホールを形成する工程と、前記ビアホール内にビア配線を形成すると共に、前記絶縁層上に前記ビア配線と接続された他のパターン配線を形成する工程と、を更に有してもよい。
また、前記第１の電極層、および第２の電極層は、Ｃｕよりなると、電極層の抵抗を低減可能となり、好適である。
また、前記支持体剥離層は、Ｍｏよりなると、前記第１の電極層から前記支持体を剥離することが容易となり、好適である。
また、前記穴部形成工程の後、前記穴部を貫通するビア配線を形成する工程と、前記ビア配線に接続され、前記半導体チップが接続される第１の側と、当該第１の側の反対側の第２の側を電気的に接続する多層配線を形成する工程をさらに有すると、薄型化した、多層配線構造を有する配線基板を形成することが可能となる。また、前記ビア配線を形成する工程は、前記第１の電極層と電気的に接続し前記第２の電極層と電気的に接続しない第１のビア配線と、前記第２の電極層と電気的に接続し前記第１の電極層と電気的に接続しない第２のビア配線とを隣接して形成する工程を含んでもよい。
また、前記誘電体層は、Ｔａ２Ｏ５，ＳＴＯ，ＢＳＴ，ＰＺＴ，または、ＢＴＯよりなると、キャパシタの容量を増大することが可能となり、好適である。
デカップリングキャパシタを内蔵する配線基板において、当該デカップリングキャパシタを薄型化することで、当該配線基板の薄型化を実現することが可能となる。
次に、本発明の実施の形態に関して、図面に基づき、以下に説明する。
本実施例では、半導体チップが実装される配線基板に内蔵する、当該半導体チップの電源電圧を安定させるためのデカップリングキャパシタ（以下キャパシタと記載する）を薄型化することで、当該配線基板の薄型化を可能としている。
また、当該キャパシタを当該半導体チップ近傍に設置することが可能になるため、当該キャパシタと当該半導体チップの接続のインピーダンスを低減し、キャパシタによる電源ラインのノイズ除去効果や電源電圧安定効果をさらに良好とすることが可能となる。
上記の効果を奏する為に、本実施例による配線基板の製造方法では、以下に示すように、その製造方法に特徴を有している。
まず、本実施例による、キャパシタの形成方法について、図１Ａ〜図１Ｆに基づき説明し、次に当該形成方法により形成されたキャパシタを内蔵する配線基板の製造方法を、図２Ａ〜図２Ｆに基づき、手順を追って説明する。ただし、図中、先に説明した部分には以降で同一の参照符号を付し、一部説明を省略する場合がある。
まず、図１Ａに示す工程において、例えば、Ｓｉ、ガラス（石英ガラス、ホウ珪酸ガラス）、または金属材料よりなる、例えば厚さ５００〜１０００μｍ程度の支持体１０１上に、例えば、厚さ５００〜１０００ｎｍ程度の支持体剥離層１０２を形成する。
本実施例によるキャパシタでは、キャパシタを薄型化するために、後の工程において、キャパシタを構成する複数の層から、当該支持体１０１を剥離している。当該支持体剥離層１０２は、後の工程において、当該支持体剥離層１０２上に形成される、キャパシタを構成する複数の層と、前記支持体１０１を剥離することを容易にする効果を奏する。
次に、前記支持体剥離層１０２上に、例えばＣｕメッキ層などの導電層よりなる第１の電極層１０３を形成する。この場合、前記第１の電極層１０３と前記支持体剥離層１０２の密着力は、キャパシタを構成する複数の層の間の密着力より小さいことが好ましく、例えば当該第１の電極層１０３と当該第１の電極層１０３上に形成されるキャパシタを構成する層との密着力より小さいことが好ましい。
例えば、前記第１の電極層１０３がＣｕのメッキにより形成される場合、前記支持体剥離層１０２は、Ｃｕのメッキ層と密着力の小さい材料、例えばＭｏより形成されることが好ましく、そのために、キャパシタを構成する複数の層と支持体１０１の剥離を容易にする。例えば、Ｍｏよりなる支持体剥離層１０２は、スパッタリング法などによって形成することが可能である。
Ｃｕのメッキ層とＭｏの密着力が小さい原因は様々に考えられるが、例えば、それぞれの応力が、ＣｕとＭｏの密着力を弱める関係となっている可能性がある。
また、この場合、支持体剥離層を構成する材料は、Ｍｏに限定されるものではなく、前記第１の電極層１０３と密着力の小さい他の材料、例えばＴａやＰｔ等の他の金属材料などを、例えばスパッタリング法や真空蒸着法などを用いて形成してもよい。
次に、図１Ｂに示す工程において、前記第１の電極層１０３上に、誘電体層を形成し、当該誘電体層上に第２の電極層を形成してキャパシタを構成する。また、この場合、当該第１の電極層と当該誘電体層の間、または、当該誘電体層と当該第２の電極層の間に、バリア層を形成すると、金属材料の拡散などを防止することが可能となり、好適である。具体的には、例えば以下のように構成する。
まず、前記第１の電極層１０３上に、例えば、金属層１０４Ａと金属層１０４Ｂが積層された層よりなる、バリア層１０４を形成する。この場合、前記金属層１０４Ａは、例えばＴｉにより、前記金属層１０４Ｂは、例えばＰｔにより形成される。
次に、前記パリア層１０４上に誘電体層１０５を形成する。この場合、前記誘電体層１０５は、例えば厚さ３００ｎｍのＴａの陽極酸化膜（Ｔａ２Ｏ５膜）よりなるが、当該陽極酸化の条件としては、例えば化成電圧を２００Ｖとし、また陽極酸化に用いる溶液として、クエン酸水溶液を用いる。また、前記誘電体層は、Ｔａ２Ｏ５膜に限定されず、比誘電率の高い、いわゆる強誘電体膜を用いるとキャパシタの容量を大きくすることが可能となり、例えばこのような膜の例としては、ＳＴＯ（ＳｒＴｉＯ３：チタン酸ストロンチウム）、ＢＳＴ（（Ｂａ，Ｓｒ）ＴｉＯ３：チタン酸バリウムストロンチウム）、ＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３：チタン酸ジルコン酸鉛）、または、ＢＴＯ（ＢａＴｉＯ３：チタン酸バリウム）よりなる膜を用いることが可能である。また、これらの膜は、様々な方法により形成することが可能であるが、例えば、ＣＶＤ法（化学気相堆積法）などにより、形成することができる。
次に、前記誘電体層１０５上に、例えば、金属層１０６Ｂと金属層１０６Ａが積層された層よりなる、バリア層１０６を形成する。この場合、前記金属層１０６Ａは、例えばＴｉにより、前記金属層１０６Ｂは、例えばＰｔにより形成される。
次に、前記バリア層１０６上に、例えば、Ｃｕのメッキ層よりなる第２の電極層１０７を形成し、キャパシタを構成する複数の層が形成される。
また、前記キャパシタには、後の工程において、当該キャパシタ、すなわち、前記第１の電極層１０３、バリア層１０４、誘電体層１０５、バリア層１０６、および第２の電極層１０７を貫通するビア配線が形成されるが、当該ビア配線が貫通する貫通穴を、例えば、以下のようにして形成する。
図１Ｃに示す工程において、フォトリソグラフィ法によって前記第２の電極層１０７上にレジストパターンを形成し、当該レジストパターンをマスクにエッチングを行ってパターニングを行い、例えば、前記第２の電極層１０７、前記バリア層１０６のエッチングを行って、ビアホールＢＨ１を形成する。
次に、図１Ｄに示す工程において、前記ビアホールＢＨ１を埋設するように、また前記第２の電極層１０７上に当該第２の電極層１０７を覆うように、例えばエポキシ樹脂などの樹脂材料よりなる絶縁層１０８を、例えばラミネートにより、または塗布法などによって形成する。
次に、図１Ｅに示す工程において、前記支持体１０１を、例えば、カッターまたはレーザなどにより機械的な力を加えて、キャパシタを構成する複数の層より剥離する。この場合、前記第１の電極層１０３と前記支持体剥離層１０２の界面が剥離され、キャパシタを構成する複数の層である、前記第１の電極層１０３、バリア層１０４、誘電体層１０５、バリア層１０６、第２の電極層１０７、および絶縁層１０８と、前記支持体剥離層１０２が形成された前記支持体１０１が分離される。このため、本実施例によるキャパシタは、薄型化が可能となる特徴を有している。また、また、例えば、Ｃｕメッキ層よりなる前記第１の電極層１０３と、例えば、Ｍｏよりなる支持体剥離層１０２の密着力が、キャパシタを構成する複数の層の密着力、例えば、前記第１の電極層１０３と前記バリア層１０４、または前記バリア層１０４と前記誘電体層１０５、または前記誘電体層１０５と前記バリア層１０６、または前記バリア層１０６と前記第２の電極層１０７、の密着力より小さいと、支持体層の剥離が容易となり、好ましい。
また、この場合、キャパシタを構成する複数の層は、前記絶縁層１０８により支持されているため、安定した構造を保持することができる。すなわち、前記絶縁層１０８が形成されてから、前記支持体１０１が剥離されることが好ましい。また、前記絶縁層１０８は、後の工程において形成される多層配線構造とキャパシタの間の、層間絶縁層としての機能を兼ねるため、絶縁層１０８を形成したことでキャパシタ、またはキャパシタを内蔵する配線基板の厚みに実質的に影響を与えることがない。
すなわち、本実施例では、キャパシタの安定した構造を保持しながら、支持体などのキャパシタの厚みに影響を与える構造を排除することが可能になっている。
次に、図１Ｆに示す工程において、必要に応じてキャパシタを反転し、前記ビアホールＢＨ１に対応する、後の工程で形成されるビア配線が貫通するためのビアホールＢＨ２を形成する。
この場合、フォトリソグラフィ法によって前記第１の電極層１０３上にレジストパターンを形成し、当該レジストパターンをマスクにエッチングを行ってパターニングを行い、例えば、前記第１の電極層１０３、前記バリア層１０４のエッチングを行って、前記ビアホールＢＨ１に対応する、ビアホールＢＨ２を形成する。
また、本図に示す工程において前記誘電体層１０５のエッチングを行っても良く、また、図１Ｃに示す工程において、前記誘電体層１０５のエッチングを行ってもよい。
また、後の工程でビアホールＢＨ１、ＢＨ２を貫通するビア配線を形成する場合、電源ラインまたは接地ラインに用いられるビア配線は、前記第１の電極層１０３または前記第２の電極層１０７のいずれかに接するように形成される。このため、互いに対向するビアホールＢＨ１とＢＨ２のうち、いずれか一つはビア配線に接するように小さな加工径とし、他方は、ビア配線に接することのないように大きな加工径となっている。
また一方、信号ラインに用いられるビア配線は、前記第１の電極層１０３および第２の電極層１０７のいずれに対しても接することのないように、信号ラインに対応するビア配線が貫通するビアホールＢＨ１、ＢＨ２は、いずれも大きな加工径となっている。
次に、本図に示すキャパシタ１００を内蔵する、多層配線構造を有する配線基板の製造方法を、図２Ａ〜図２Ｆに基づき、手順を追って説明する。
まず、２Ａに示す工程において、例えば樹脂材料よりなるコア基板２０１に、ビアホールを形成して当該ビアホールに、例えばＣｕよりなるビア配線２０２を形成する。次に、前記コア基板の第１の側に、当該ビア配線２０２に接続される、パターン配線２０３を、第１の側の反対側の第２の側に、当該ビア配線２０２に接続されるパターン配線２０４を、例えばセミアディティブ法などのＣｕのパターンメッキ法により、形成する。また、パターン配線２０３、２０４は、Ｃｕ膜を形成した後で、Ｃｕ膜のパターンエッチングにより、形成することもできる。
次に、図２Ｂに示す工程において、前記パターン配線２０３を覆うように、例えばエポキシ樹脂よりなる絶縁層２０５を、ラミネートにより、または塗布法により形成し、当該パターン配線２０３の一部が露出するように、例えばＹＡＧレーザなどを用いてビアホールｂｈ１を形成する。同様に、前記パターン配線２０４を覆うように、例えばエポキシ樹脂よりなる絶縁層２０６を、ラミネートにより、または塗布法により形成し、当該パターン配線２０４の一部が露出するように、例えばＹＡＧレーザなどを用いてビアホールｂｈ２を形成する。
次に、図２Ｃに示す工程において、前記絶縁層２０５に形成したビアホールを埋設するようにビア配線２０７を、また前記ビア配線２０７に接続される、前記絶縁層２０５上に形成されるパターン配線２０８をＣｕメッキにより形成する。同様に、前記絶縁層２０６に形成したビアホールを埋設するようにビア配線２０９を、また前記ビア配線２０９に接続されるパターン配線２１０をＣｕメッキにより形成する。
次に、図１Ｆに示したキャパシタ１００を、前記パターン配線２０８上に設置し、さらに、前記キャパシタ１００上に、前記第１の電極層１０３を覆うように、例えばエポキシ樹脂よりなる絶縁層１０９を、例えばラミネートにより、または塗布法により、形成する。
この場合、前記絶縁層１０８と前記絶縁層１０９は、渾然一体となって、キャパシタの周囲に形成される層間絶縁層である、次の図２Ｄに示す絶縁層１１０を構成する。
次に、図２Ｄに示す工程において、前記ビアホールＢＨ１、ＢＨ２に埋設された絶縁層１１０と、前記誘電体層１０５と、を貫通して前記パターン配線２０８に到達する、ビアホールＢＨ３を形成する。
この場合、例えば、絶縁層に対しては、ＹＡＧレーザなどを用いて、また前記誘電体層に対しては、レジストパターンによるマスクとドライエッチングなどの手法を組み合わせて、ビアホールの形成を行う。
また、この場合、前記誘電体層１０５のビアホールは、図１Ｃまたは図１Ｆに示した工程で形成しておいてもよい。
また、一方、前記パターン配線２１０を覆うように、例えばエポキシ樹脂などよりなる絶縁層２１１を形成し、当該絶縁層２１１に、例えばＹＡＧレーザなどで、前記パターン配線２１０に到達するビアホールを形成する。
次に、図２Ｅに示す工程において、前記絶縁層１１０に形成したビアホールＢＨ３を埋設するようにビア配線１１１を、また前記ビア配線１１１に接続される、前記絶縁層１１０上に形成されるパターン配線１１２をＣｕメッキにより形成する。同様に、前記絶縁層２１１に形成したビアホールを埋設するようにビア配線２１２を、また前記ビア配線２１２に接続されるパターン配線２１３をＣｕメッキにより形成する。
また、この場合、前記ビア配線１１０のうち、電源ラインまたは接地ラインに用いられるビア配線は、前記第１の電極層１０３、または前記第２の電極層１０７に電気的に接続されるように形成される。すなわち、電源ラインと接地ラインの間にキャパシタが挿入されるように形成される。一方、信号ラインに用いられるビア配線は、前記第１の電極層１０３、および前記第２の電極層１０７に電気的に接続されないように形成される。
次に、図２Ｆに示す工程において、前記パターン配線１１２上に、Ｎｉ／Ａｕメッキのパターンよりなるメッキ層１１４を形成し、当該メッキ層１１４が露出する開口部を有する、ソルダーレジスト層１１３を、前記パターン配線１１２を覆うように形成する。
同様に、前記パターン配線２１３上に、Ｎｉ／Ａｕメッキのパターンよりなるメッキ層２１５を形成し、当該メッキ層２１５が露出する開口部を有する、ソルダーレジスト層２１４を、前記パターン配線２１３を覆うように形成する。
さらに、必要に応じて、前記メッキ層１１４上に、ハンダバンプ１１５を形成し、当該ハンダバンプ１１５と半導体チップ４００を接続可能に形成する。
このようにして、キャパシタが内蔵された、配線基板３００を形成することができる。本実施例による配線基板３００は、第１の側に半導体チップが接続され、当該第１の側の半導体チップが、当該第１の側と反対側の第２の側と、キャパシタが接続されたビア配線を介して、電気的に接続可能に構成されている。
本実施例によるキャパシタは、支持体などのキャパシタを保持する構造体を除去した構造を有しており、キャパシタ周囲に形成された層間絶縁膜によりその周囲を保持された構造となっている。このため、キャパシタを内蔵した配線基板の薄型化を可能となっている。
また、当該キャパシタは半導体チップの近傍に設置することが可能な構造となっているため、半導体チップとキャパシタの接続のインダクタンスを低減し、キャパシタのノイズ除去効果や、電源電圧安定効果が良好となり、特に動作周波数が高い高性能半導体装置において、その効果が大きくなる。
また、本発明は上記の実施例に限定されず、例えば材料を変更し、また配線構造や接続形態を、特許請求の範囲に記載した要旨内において様々に変形・変更して用いることが可能である。
デカップリングキャパシタを内蔵する配線基板において、当該デカップリングキャパシタを薄型化することで、当該配線基板の薄型化を実現することが可能となる。
実施例１によるキャパシタの形成方法を示す図（その１）である。 実施例１によるキャパシタの形成方法を示す図（その２）である。 実施例１によるキャパシタの形成方法を示す図（その３）である。 実施例１によるキャパシタの形成方法を示す図（その４）である。 実施例１によるキャパシタの形成方法を示す図（その５）である。 実施例１によるキャパシタの形成方法を示す図（その６）である。 実施例１による配線基板の製造方法を示す図（その１）である。 実施例１による配線基板の製造方法を示す図（その２）である。 実施例１による配線基板の製造方法を示す図（その３）である。 実施例１による配線基板の製造方法を示す図（その４）である。 実施例１による配線基板の製造方法を示す図（その５）である。 実施例１による配線基板の製造方法を示す図（その６）である。
符号の説明
１００ キャパシタ
２００ 配線基板
１０１ 支持体
１０２ 支持体剥離層
１０３ 第１の電極層
１０４，１０６ バリア層
１０４Ａ，１０４Ｂ，１０６Ａ，１０６Ｂ 金属層
１０５ 誘電体層
１０７ 第２の電極層
１０８，１０９，１１０，２０１，２０５，２０６，２１１ 絶縁層
１１１，２０２，２０７，２０９，２１２ ビア配線
１１２，２０３，２０４，２０８，２１０，２１３ パターン配線
１１３，２１４ ソルダーレジスト層
１１４，２１５ メッキ層
１１５ ソルダーバンプ
４００ 半導体チップ

Claims (7)

  1. 半導体チップに接続されるキャパシタを形成する工程と、
    前記キャパシタと前記半導体チップを接続する配線部を形成する工程と、を有する半導体チップが接続される配線基板の製造方法であって、
    前記配線部は、前記キャパシタを構成する第１の電極層および第２の電極層を貫通するビア配線を含み、
    前記キャパシタを形成する工程は、
    当該キャパシタを支持する支持体上に支持体剥離層を形成する工程と、
    前記支持体剥離層上に前記第１の電極層、誘電体層、前記第２の電極層を含む複数の層を形成する工程と、
    前記第１の電極層および前記第２の電極層に、前記ビア配線が貫通する穴部を形成する穴部形成工程と、を有し、
    前記穴部形成工程は、前記第２の電極層に第１の穴部を形成する工程と、当該第１の穴部を形成後、当該第２の電極層上に絶縁層を形成する工程と、当該絶縁層を形成後、前記支持体を前記第１の電極層より剥離し、前記第１の電極層に、前記第１の穴部に対応する第２の穴部を形成する工程と、を含み、かつ、前記第１の穴部及びそれに対応する前記第２の穴部の何れか一方の穴部を他方の穴部より小径に形成し、
    前記配線部を形成する工程は、前記第１の穴部と前記第２の穴部を貫通すると共に、前記第１の穴部と前記第２の穴部の内、前記一方の穴部を含み前記他方の穴部よりも小径の第３の穴部を形成する工程と、前記第３の穴部内に前記第１の電極層又は前記第２の電極層と接続する前記ビア配線を形成する工程と、を有し、
    前記支持体剥離層と前記第１の電極層との密着力は、前記複数の層の間の密着力よりも小さいことを特徴とする配線基板の製造方法。
  2. 基板のパターン配線上に前記キャパシタを搭載し、前記キャパシタを被覆する絶縁層を形成する工程と、
    前記絶縁層及び前記キャパシタに、前記パターン配線に到達する穴部を形成する工程と、
    前記穴部内にビア配線を形成すると共に、前記絶縁層上に前記ビア配線と接続された他のパターン配線を形成する工程と、を更に有することを特徴とする請求項１記載の配線基板の製造方法。
  3. 前記第１の電極層、および第２の電極層は、Ｃｕよりなることを特徴とする請求項１又は２記載の配線基板の製造方法。
  4. 前記支持体剥離層は、Ｍｏ，Ｔａ，またはＰｔよりなることを特徴とする請求項１乃至３のうち、いずれか１項記載の配線基板の製造方法。
  5. 前記穴部形成工程の後、
    前記穴部を貫通するビア配線を形成する工程と、
    前記ビア配線に接続され、前記半導体チップが接続される第１の側と、当該第１の側の反対側の第２の側を電気的に接続する多層配線を形成する工程をさらに有することを特徴とする請求項１乃至４のうち、いずれか１項記載の配線基板の製造方法。
  6. 前記ビア配線を形成する工程は、前記第１の電極層と電気的に接続し前記第２の電極層と電気的に接続しない第１のビア配線と、前記第２の電極層と電気的に接続し前記第１の電極層と電気的に接続しない第２のビア配線とを隣接して形成する工程を含む請求項５記載の配線基板の製造方法。
  7. 前記誘電体層は、Ｔａ２Ｏ５，ＳＴＯ，ＢＳＴ，ＰＺＴ，または、ＢＴＯよりなることを特徴とする請求項１乃至６のうち、いずれか１項記載の配線基板の製造方法。
JP2004367945A 2004-12-20 2004-12-20 配線基板の製造方法 Active JP4649198B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004367945A JP4649198B2 (ja) 2004-12-20 2004-12-20 配線基板の製造方法
US11/311,568 US7536780B2 (en) 2004-12-20 2005-12-19 Method of manufacturing wiring substrate to which semiconductor chip is mounted

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004367945A JP4649198B2 (ja) 2004-12-20 2004-12-20 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2006173544A JP2006173544A (ja) 2006-06-29
JP4649198B2 true JP4649198B2 (ja) 2011-03-09

Family

ID=36594274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004367945A Active JP4649198B2 (ja) 2004-12-20 2004-12-20 配線基板の製造方法

Country Status (2)

Country Link
US (1) US7536780B2 (ja)
JP (1) JP4649198B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4916715B2 (ja) * 2005-12-21 2012-04-18 富士通株式会社 電子部品
JP4770627B2 (ja) * 2006-07-26 2011-09-14 Ｔｄｋ株式会社 キャパシタの製造方法
US8137417B2 (en) 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
TWI611565B (zh) 2006-09-29 2018-01-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
EP2259669A4 (en) * 2008-03-24 2011-12-28 Ngk Spark Plug Co INTEGRATED COMPONENT CONNECTION TABLE
JP5188256B2 (ja) * 2008-04-30 2013-04-24 新光電気工業株式会社 キャパシタ部品の製造方法
JP2010027948A (ja) * 2008-07-23 2010-02-04 Shinko Electric Ind Co Ltd キャパシタ、キャパシタ内蔵基板及びキャパシタの製造方法
JP5586920B2 (ja) * 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
JP5436963B2 (ja) * 2009-07-21 2014-03-05 新光電気工業株式会社 配線基板及び半導体装置
JP2014216375A (ja) * 2013-04-23 2014-11-17 イビデン株式会社 プリント配線板及び多層コア基板の製造方法
CN109273622B (zh) 2013-08-06 2021-03-12 株式会社半导体能源研究所 剥离方法
TWI794098B (zh) 2013-09-06 2023-02-21 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
JP6513929B2 (ja) 2013-11-06 2019-05-15 株式会社半導体エネルギー研究所 剥離方法
US9799829B2 (en) 2014-07-25 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Separation method, light-emitting device, module, and electronic device
JP6628544B2 (ja) 2015-10-07 2020-01-08 富士通株式会社 配線基板の製造方法
US10285277B1 (en) 2015-12-31 2019-05-07 Lockheed Martin Corporation Method of manufacturing circuits using thick metals and machined bulk dielectrics
JP6822858B2 (ja) 2016-01-26 2021-01-27 株式会社半導体エネルギー研究所 剥離の起点の形成方法及び剥離方法
JP6750462B2 (ja) 2016-11-04 2020-09-02 Tdk株式会社 薄膜コンデンサ及び電子部品内蔵基板
JP7056290B2 (ja) * 2018-03-23 2022-04-19 Tdk株式会社 薄膜キャパシタ、及び薄膜キャパシタの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323845A (ja) * 1999-05-14 2000-11-24 Sony Corp 電子回路実装用基板の製造方法
JP2001301087A (ja) * 2000-03-10 2001-10-30 Olin Corp 低プロファイルの結合強化を施した銅箔
JP2004087971A (ja) * 2002-08-28 2004-03-18 Nec Toppan Circuit Solutions Toyama Inc 多層配線板及びその製造方法
JP2004103967A (ja) * 2002-09-12 2004-04-02 Tdk Corp コンデンサ内蔵基板の製造方法
JP2006049511A (ja) * 2004-08-03 2006-02-16 Murata Mfg Co Ltd 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121112A (en) * 1905-08-29 2000-09-19 Canon Kabushiki Kaisha Fabrication method for semiconductor substrate
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
US6459046B1 (en) * 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same
US6930256B1 (en) * 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
JP3910387B2 (ja) * 2001-08-24 2007-04-25 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
JP2003264253A (ja) 2002-03-12 2003-09-19 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003304065A (ja) * 2002-04-08 2003-10-24 Sony Corp 回路基板装置及びその製造方法、並びに半導体装置及びその製造方法
JP4323137B2 (ja) 2002-06-03 2009-09-02 新光電気工業株式会社 基板埋め込み用キャパシタ、基板埋め込み用キャパシタを埋め込んだ回路基板及び基板埋め込み用キャパシタの製造方法
JP2004134672A (ja) * 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
JP3910907B2 (ja) 2002-10-29 2007-04-25 新光電気工業株式会社 キャパシタ素子及びこの製造方法、半導体装置用基板、並びに半導体装置
EP1434264A3 (en) * 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using the transfer technique
JP2004281830A (ja) 2003-03-17 2004-10-07 Shinko Electric Ind Co Ltd 半導体装置用基板及び基板の製造方法及び半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323845A (ja) * 1999-05-14 2000-11-24 Sony Corp 電子回路実装用基板の製造方法
JP2001301087A (ja) * 2000-03-10 2001-10-30 Olin Corp 低プロファイルの結合強化を施した銅箔
JP2004087971A (ja) * 2002-08-28 2004-03-18 Nec Toppan Circuit Solutions Toyama Inc 多層配線板及びその製造方法
JP2004103967A (ja) * 2002-09-12 2004-04-02 Tdk Corp コンデンサ内蔵基板の製造方法
JP2006049511A (ja) * 2004-08-03 2006-02-16 Murata Mfg Co Ltd 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ

Also Published As

Publication number Publication date
JP2006173544A (ja) 2006-06-29
US20060131069A1 (en) 2006-06-22
US7536780B2 (en) 2009-05-26

Similar Documents

Publication Publication Date Title
US7536780B2 (en) Method of manufacturing wiring substrate to which semiconductor chip is mounted
US7284307B2 (en) Method for manufacturing wiring board
JP5455352B2 (ja) 薄膜ｍｉｍキャパシタ及びその製造方法
WO2019117073A1 (ja) ガラス配線基板、その製造方法及び半導体装置
US8405953B2 (en) Capacitor-embedded substrate and method of manufacturing the same
US8810007B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
US7375022B2 (en) Method of manufacturing wiring board
JP2007109825A (ja) 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法
US11742273B2 (en) Through electrode substrate and semiconductor device
JP5333435B2 (ja) 貫通電極付きキャパシタおよびその製造方法、並びに半導体装置
JPWO2009028596A1 (ja) 受動素子内蔵基板、製造方法、及び半導体装置
JP4447881B2 (ja) インターポーザの製造方法
JP2006186238A6 (ja) 配線基板の製造方法
JP3362776B2 (ja) 薄膜コンデンサ、薄膜コンデンサ内蔵基板および薄膜コンデンサの製造方法
JP2005203680A (ja) インターポーザキャパシタの製造方法
JP2001274036A (ja) フィルム状コンデンサ及びその製造方法
WO2006082817A1 (ja) キャパシタ及びそれを内蔵した配線基板
JP4196351B2 (ja) フィルム状コンデンサの製造方法
JP3838876B2 (ja) 多層回路基板の製造方法
JP2011066331A (ja) 実装基板及びその製造方法並びに電子機器
KR100665366B1 (ko) 캐패시터 내장형 인쇄회로기판과 그 제조방법
KR100649736B1 (ko) 캐패시터 내장형 인쇄회로기판의 제조방법
TW201230275A (en) Semiconductor structure with passive element structure and manufacturing method thereof
JP2004022732A (ja) 回路基板及びその製造方法
JP2001135743A (ja) キャパシタ内蔵の回路基板とその製造方法ならびにそれを用いた半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100312

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100615

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100913

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101213

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4649198

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150