JP3838876B2 - 多層回路基板の製造方法 - Google Patents
多層回路基板の製造方法 Download PDFInfo
- Publication number
- JP3838876B2 JP3838876B2 JP2001001270A JP2001001270A JP3838876B2 JP 3838876 B2 JP3838876 B2 JP 3838876B2 JP 2001001270 A JP2001001270 A JP 2001001270A JP 2001001270 A JP2001001270 A JP 2001001270A JP 3838876 B2 JP3838876 B2 JP 3838876B2
- Authority
- JP
- Japan
- Prior art keywords
- metal foil
- valve metal
- capacitor
- oxide film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は多層回路基板の製造方法に関する。
【０００２】
【従来の技術】
半導体チップを搭載する多層回路基板では、ノイズの吸収をするためキャパシタを取り付けている。従来はこのキャパシタは、チップキャパシタを多層回路基板の外部に取り付けることにより対処している。
【０００３】
【発明が解決しようとする課題】
しかるに、上記のように、チップキャパシタを多層回路基板の外部に取り付けたのでは、半導体チップとチップキャパシタの距離が大きくなり、ノイズの吸収が十分でないという課題がある。また、チップキャパシタを含めた装置全体が大型化するという課題もある。
【０００４】
そこで本発明は上記課題を解決すべくなされたものであり、その目的とするところは、ノイズの吸収に優れ、小型化が可能な多層回路基板の製造方法を提供するにある。
【０００５】
【課題を解決するための手段】
本発明は上記目的を達成するため次の構成を備える。
すなわち、絶縁層を介して配線パターンが多層に形成され、キャパシタを備えた多層回路基板の製造方法であって、バルブ金属箔に複数のスルーホールを形成する工程と、該バルブ金属箔の表裏面およびスルーホールの内壁面に該金属の酸化皮膜を形成する陽極化成工程と、前記バルブ金属箔表裏面の酸化皮膜上に金属層を形成するとともに、前記スルーホールの内壁面の酸化皮膜上に導体部を形成する工程と、前記金属層をエッチングして、前記バルブ金属箔の表裏面に前記導体部により電気的に接続する電極膜を形成し、前記導体部により所要数のキャパシタが直列に接続されたキャパシタ構造を形成する工程と、該キャパシタ構造を形成したバルブ金属箔を裁断して、前記端子部を設けた所要複数のキャパシタを有するキャパシタシートに形成する裁断工程と、該キャパシタシートを前記配線パターンに電気的に接続して固定する組み込み工程とを含むことを特徴としている。
【０００６】
また、絶縁層を介して配線パターンが多層に形成され、キャパシタを備えた多層回路基板の製造方法であって、バルブ金属箔に複数のスルーホールを形成する工程と、該バルブ金属箔の表裏面およびスルーホールの内壁面に該金属の酸化皮膜を形成する陽極化成工程と、前記バルブ金属箔表裏面の酸化皮膜の一部を除去してバルブ金属箔を露出させるビア穴を形成する工程と、前記バルブ金属箔表裏面の酸化皮膜上に金属層を形成するとともに、前記スルーホールの内壁面の酸化皮膜上および前記ビア穴の内壁面に導体部を形成する工程と、前記金属層をエッチングして、前記バルブ金属箔の表裏面に前記スルーホールの導体部により電気的に接続する電極膜と、前記ビア穴の導体部により前記バルブ金属箔に電気的に接続する端子部とを形成し、所要数のキャパシタが直列に接続されたキャパシタ構造を形成する工程と、該キャパシタ構造を形成したバルブ金属箔を裁断して、前記端子部を設けた所要複数のキャパシタを有するキャパシタシートに形成する裁断工程と、該キャパシタシートを前記配線パターンに電気的に接続して固定する組み込み工程とを含むことを特徴としている。
【０００７】
また、前記バルブ金属箔表面の酸化皮膜上に、無電解めっき、蒸着もしくはスパッタリングを施し、次いで電解めっきを施して前記金属層を形成することを特徴としている。
【０００８】
また、前記バルブ金属箔としてチタン箔を用い、前記酸化皮膜に代えて、水熱合成法により前記チタン箔の表面に誘電体層を形成することを特徴としている。
【０００９】
前記誘電体層が、チタン酸ジルコン酸鉛、チタン酸ストロンチウム、チタン酸バリウム、もしくはチタン酸ストロンチウムバリウムであることを特徴としている。
前記キャパシタシートを基板の最表層の配線パターン上に固定すると好適である。
【００１０】
あるいは、前記キャパシタシートを基板の内層側の配線パターン上に固定するようにすることもできる。
【００１１】
前記キャパシタシートをコア材として用い、該コア材の両面に絶縁層を介して配線パターンをビルドアップ法により形成して、前記キャパシタシートを前記配線パターンに電気的に接続して組み込むようにすることができる。
【００１２】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
図１はキャパシタシートの製造工程を示す。
１０はアルミニウム、チタン、タンタル等のバルブ金属箔である。
このバルブ金属箔１０に公知の陽極化成法（陽極酸化）により、表面に酸化皮膜１２を形成する（図２）。バルブ金属箔１０は５μｍ〜３０μｍ程度の薄い肉厚のものを用いることができ、このバルブ金属箔１０の表面に０．３μｍ程度の極めて薄い酸化皮膜を形成することができる。
バルブ金属箔１０は、ロール状に巻回したもの、あるいは広い面積を有するシート状のものを用いることができ、効率よく陽極化成処理を施すことができる。
【００１３】
次いで図３に示すように、バルブ金属箔１０の両面の酸化皮膜１２上に、スパッタリングあるいは蒸着により銅層を形成して電極膜１４、１４を形成する。
次に、図４に示すように、バルブ金属箔１０を所望の大きさに裁断して、キャパシタシート１６（以下単にキャパシタ１６ということがある）に形成する。
酸化皮膜１２は硬くて脆いが、芯にフレキシブルなバルブ金属箔１０が存在するので、全体として、脆さは低減され、取り扱いやすい。
【００１４】
図５は上記キャパシタシート１６を組み込んだ多層回路基板１８を示す。
回路基板１８の製造工程の一例を説明する。
まず、コア材２０の両表面の銅箔をエッチング加工して所要パターンの配線パターン２２、２４に形成する。
配線パターン２２、２４は、図示しないスルーホールめっき皮膜（導体部）を通じて電気的に接続される。
配線パターン２２上に銀フィラー入り樹脂等の導電性接着剤２６により上記キャパシタシート１６を接着する。
【００１５】
後は通常のビルドアップ法により回路基板１８に完成する。
すなわち、配線パターン２２およびキャパシタシート１６を覆って絶縁層２８を形成し、この絶縁層２８にビア穴３０を形成し、ビア穴３０内および絶縁層２８上に、無電解銅めっきもしくはスパッタリング、次いで電解銅めっきによりめっき皮膜を形成し、絶縁層２８上のめっき皮膜をエッチング加工して所要パターンの配線パターンに形成することにより、絶縁層２８両側の配線パターンがビアめっき皮膜により電気的に接続された回路基板１８に完成される。
【００１６】
なお、３２は電極膜１４に電気的に接続するビアめっき皮膜、３４は配線パターン２２、導電性接着剤２６を介して他方の電極膜１４に電気的に接続するビアめっき皮膜である。
ビアめっき皮膜３２、３４に半導体チップ（図示せず）の所要端子を接続するようにして絶縁層２８上に半導体チップを搭載することにより、半導体チップの直下にキャパシタ１６を配置した半導体装置とすることができ、ノイズの吸収に優れ、また小型化が可能な半導体装置に完成する。
この場合、配線パターン２４には、外部接続用のはんだボール（はんだバンプ）（図示せず）を設けるようにするとよい。
【００１７】
図示の例では、コア材２０の片側にのみ絶縁層２８を形成したが、コア材２０の両側に絶縁層および配線パターンを単層あるいは多層に積み上げて形成してもよい。
この場合、キャパシタ１６は、搭載する半導体チップの近くに配置するために、最表層の絶縁体層２８の中に配置するようにすると好適である。
【００１８】
図６〜図９は第２の実施の形態を示す。
本実施の形態では、図６に示すように、バルブ金属箔１０に所要パターンでスルーホール１１を形成する。
次いで図７に示すように、陽極化成処理により、バルブ金属箔１０の表面およびスルーホール１１内壁面に該金属の酸化皮膜１２を形成する。
次に、図８に示すように、無電解めっきもしくはスパッタリング、次いで電解めっきを施して、バルブ金属箔１０表面の酸化皮膜１２表面に金属層１４ａを形成するとともに、スルーホール１１内壁面の酸化皮膜上に導体部１５を形成し、金属層１４ａをエッチング加工して、バルブ金属箔１０の表裏に導体部１５により電気的に接続する電極膜１４、１４を形成して、導体部１５により所要個数直列に接続されたキャパシタ構造を形成する。このキャパシタ構造を形成したバルブ金属箔１０を裁断して、所要複数個のキャパシタがつながった状態のキャパシタシート１６に形成するのである。
このキャパシタシート１６を図５に示すように内部に配置して回路基板に形成することができる。
【００１９】
図９は、上記キャパシタシート１６をコア材として、この両側にビルドアップ法により絶縁層２８、・・と配線パターン３６・・とを多層に形成した回路基板１８を示す。
３８は半導体チップ搭載用のはんだボール、４０はボードへの搭載用のはんだボール、４２はソルダーレジスト層である。
この例では、内部に直列に接続されたキャパシタ１６が組み込まれた回路基板１８とすることができる。
【００２０】
図１０〜図１３は第３の実施の形態を示す。
まず図１０に示すようにバルブ金属箔１０にスルーホール１１を形成する。
次に図１１に示すように、陽極化成処理をして、バルブ金属箔１０の表面およびスルーホール１１内壁面に該金属の酸化皮膜１２を形成する。
次いで図１２に示すように、エッチング加工により、酸化皮膜１２を一部除去してビア穴１３を形成し、バルブ金属箔１０を露出させる。
【００２１】
次に、図１３に示すように、電解めっきもしくはスパッタリング、次いで電解めっきを施して、バルブ金属箔１０表面の酸化皮膜１２表面に金属層１４ａを形成するとともに、スルーホール１１内壁面の酸化皮膜１２上およびビア穴１３内壁面に導体部１５を形成する。次いで、金属層１４ａをエッチング加工して、バルブ金属箔１０の表裏にスルーホール１１の導体部１５により電気的に接続する電極膜１７と、ビア穴１３の導体部１５を通じてバルブ金属箔１０に接続する端子部１９とを形成して、所要個数直列に接続されたキャパシタ構造を形成する。
該キャパシタ構造を形成したバルブ金属箔１０を裁断して、所要数のキャパシタを有するキャパシタシート１６に形成する。
【００２２】
このキャパシタシート１６を用いて、図５や図９に示す回路基板を前記と同様にして形成することができる。同様の工程で形成できるので、説明は省略する。
本実施の形態では、各キャパシタ構造において、バルブ金属箔１０自体が電極となる。したがって、高容量のキャパシタにできて有利である。
【００２３】
上記実施の形態では、バルブ金属箔１０上に、誘電体皮膜としての酸化皮膜１２を陽極化成処理により形成したが、水熱合成法によってチタン金属箔１０上に強誘電体であるチタン酸ジルコン酸鉛、チタン酸ストロンチウム、チタン酸バリウム、チタン酸ストロンチウムバリウムの結晶膜を形成して誘電体層としてもよい。
水熱合成法でチタン酸ジルコン酸鉛（ＰＺＴ）結晶膜を生成させるには、鉛化合物、ジルコン化合物、チタン化合物を溶解させた強アルカリ溶液にチタン金属箔を浸漬し、２００℃以下、２〜３ａｔｍ（１ａｔｍ＝１．０１３２５ｂａｒ）程度に設定されたオートクレーブ中に入れ、水熱合成反応を起させ、ＰＺＴ結晶膜を生成させるようにする。他の誘電体層も所要の水熱合成法によって形成することができる。
【００２４】
この水熱合成法によってチタン金属箔に誘電体層を形成し、前記第１の実施の形態（図１〜図５）、第２の実施の形態（図６〜図９）、第３の実施の形態（図１０〜図１３）と同様にして、キャパシタシートおよびこのキャパシタシートを組み込んだ回路基板に形成できる。その工程は、陽極化成処理に変えて水熱合成法を採用する点が相違するだけで、他の工程は同じであるので、その説明は省略する。
【００２５】
なお、水熱合成法によるときは、誘電体層の厚さは１５μｍ前後となり、陽極化成処理の場合よりも厚い皮膜となる。
誘電体層をスパッタリングやＣＶＤ法で形成するときは、真空装置などの大型装置が必要となり、コスト高となるが、陽極化成処理や水熱合成法によって誘電体層を形成する場合には、大型の装置も必要でなく、また連続処理が行え、厚みもコントロールできるなど、メリットが大きい。
【００２６】
以上、好適な実施の形態を説明したが、本発明は上記実施の形態のみに限定されるものでないことはもちろんである。
【００２７】
【発明の効果】
以上のように本発明によれば、複数のキャパシタが直列に接続されたキャパシタシートをシート状もしくは長尺状の金属箔から形成でき、これを直列に接続された複数のキャパシタを含む所要大きさに裁断することで形成できるので、その製造が容易であり、このように別途製造した、直列に接続された複数のキャパシタを含むキャパシタシートを組み込むことにより、ノイズの吸収性に優れ、また小型の回路基板を容易に製造できる。
【図面の簡単な説明】
【図１】 第１の実施の形態での、バルブ金属箔を示す。
【図２】 バルブ金属箔に酸化皮膜を形成した状態の断面図である。
【図３】 酸化皮膜上に電極膜を形成した状態の説明図である。
【図４】 キャパシタシートに形成した状態の説明図である。
【図５】 第１の実施の形態の回路基板の説明図である。
【図６】 第２の実施の形態で、バルブ金属箔にスルーホールを形成した状態の説明図である。
【図７】 バルブ金属箔に酸化皮膜を形成した状態の断面図である。
【図８】 酸化皮膜上に電極膜を形成した状態の説明図である。
【図９】 第２の実施の形態の回路基板の説明図である。
【図１０】 第３の実施の形態で、バルブ金属箔にスルーホールを形成した状態の説明図である。
【図１１】 バルブ金属箔に酸化皮膜を形成した状態の断面図である。
【図１２】 酸化皮膜にビア穴を形成した状態の説明図である。
【図１３】 電極膜を形成した状態の説明図である。
【符号の説明】
１０ バルブ金属箔
１１ スルーホール
１２ 酸化皮膜
１３ ビア穴
１４ 電極膜
１５ 導体部
１６ キャパシタシート
１７ 電極膜
１８ 回路基板
２０ コア材
２２、２４ 配線パターン
２６ 導電性接着剤
２８ 絶縁層
３０ ビア穴
３２、３４ ビアめっき皮膜
３６ 配線パターン
３８、４０ はんだボール
【発明の属する技術分野】
本発明は多層回路基板の製造方法に関する。
【０００２】
【従来の技術】
半導体チップを搭載する多層回路基板では、ノイズの吸収をするためキャパシタを取り付けている。従来はこのキャパシタは、チップキャパシタを多層回路基板の外部に取り付けることにより対処している。
【０００３】
【発明が解決しようとする課題】
しかるに、上記のように、チップキャパシタを多層回路基板の外部に取り付けたのでは、半導体チップとチップキャパシタの距離が大きくなり、ノイズの吸収が十分でないという課題がある。また、チップキャパシタを含めた装置全体が大型化するという課題もある。
【０００４】
そこで本発明は上記課題を解決すべくなされたものであり、その目的とするところは、ノイズの吸収に優れ、小型化が可能な多層回路基板の製造方法を提供するにある。
【０００５】
【課題を解決するための手段】
本発明は上記目的を達成するため次の構成を備える。
すなわち、絶縁層を介して配線パターンが多層に形成され、キャパシタを備えた多層回路基板の製造方法であって、バルブ金属箔に複数のスルーホールを形成する工程と、該バルブ金属箔の表裏面およびスルーホールの内壁面に該金属の酸化皮膜を形成する陽極化成工程と、前記バルブ金属箔表裏面の酸化皮膜上に金属層を形成するとともに、前記スルーホールの内壁面の酸化皮膜上に導体部を形成する工程と、前記金属層をエッチングして、前記バルブ金属箔の表裏面に前記導体部により電気的に接続する電極膜を形成し、前記導体部により所要数のキャパシタが直列に接続されたキャパシタ構造を形成する工程と、該キャパシタ構造を形成したバルブ金属箔を裁断して、前記端子部を設けた所要複数のキャパシタを有するキャパシタシートに形成する裁断工程と、該キャパシタシートを前記配線パターンに電気的に接続して固定する組み込み工程とを含むことを特徴としている。
【０００６】
また、絶縁層を介して配線パターンが多層に形成され、キャパシタを備えた多層回路基板の製造方法であって、バルブ金属箔に複数のスルーホールを形成する工程と、該バルブ金属箔の表裏面およびスルーホールの内壁面に該金属の酸化皮膜を形成する陽極化成工程と、前記バルブ金属箔表裏面の酸化皮膜の一部を除去してバルブ金属箔を露出させるビア穴を形成する工程と、前記バルブ金属箔表裏面の酸化皮膜上に金属層を形成するとともに、前記スルーホールの内壁面の酸化皮膜上および前記ビア穴の内壁面に導体部を形成する工程と、前記金属層をエッチングして、前記バルブ金属箔の表裏面に前記スルーホールの導体部により電気的に接続する電極膜と、前記ビア穴の導体部により前記バルブ金属箔に電気的に接続する端子部とを形成し、所要数のキャパシタが直列に接続されたキャパシタ構造を形成する工程と、該キャパシタ構造を形成したバルブ金属箔を裁断して、前記端子部を設けた所要複数のキャパシタを有するキャパシタシートに形成する裁断工程と、該キャパシタシートを前記配線パターンに電気的に接続して固定する組み込み工程とを含むことを特徴としている。
【０００７】
また、前記バルブ金属箔表面の酸化皮膜上に、無電解めっき、蒸着もしくはスパッタリングを施し、次いで電解めっきを施して前記金属層を形成することを特徴としている。
【０００８】
また、前記バルブ金属箔としてチタン箔を用い、前記酸化皮膜に代えて、水熱合成法により前記チタン箔の表面に誘電体層を形成することを特徴としている。
【０００９】
前記誘電体層が、チタン酸ジルコン酸鉛、チタン酸ストロンチウム、チタン酸バリウム、もしくはチタン酸ストロンチウムバリウムであることを特徴としている。
前記キャパシタシートを基板の最表層の配線パターン上に固定すると好適である。
【００１０】
あるいは、前記キャパシタシートを基板の内層側の配線パターン上に固定するようにすることもできる。
【００１１】
前記キャパシタシートをコア材として用い、該コア材の両面に絶縁層を介して配線パターンをビルドアップ法により形成して、前記キャパシタシートを前記配線パターンに電気的に接続して組み込むようにすることができる。
【００１２】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
図１はキャパシタシートの製造工程を示す。
１０はアルミニウム、チタン、タンタル等のバルブ金属箔である。
このバルブ金属箔１０に公知の陽極化成法（陽極酸化）により、表面に酸化皮膜１２を形成する（図２）。バルブ金属箔１０は５μｍ〜３０μｍ程度の薄い肉厚のものを用いることができ、このバルブ金属箔１０の表面に０．３μｍ程度の極めて薄い酸化皮膜を形成することができる。
バルブ金属箔１０は、ロール状に巻回したもの、あるいは広い面積を有するシート状のものを用いることができ、効率よく陽極化成処理を施すことができる。
【００１３】
次いで図３に示すように、バルブ金属箔１０の両面の酸化皮膜１２上に、スパッタリングあるいは蒸着により銅層を形成して電極膜１４、１４を形成する。
次に、図４に示すように、バルブ金属箔１０を所望の大きさに裁断して、キャパシタシート１６（以下単にキャパシタ１６ということがある）に形成する。
酸化皮膜１２は硬くて脆いが、芯にフレキシブルなバルブ金属箔１０が存在するので、全体として、脆さは低減され、取り扱いやすい。
【００１４】
図５は上記キャパシタシート１６を組み込んだ多層回路基板１８を示す。
回路基板１８の製造工程の一例を説明する。
まず、コア材２０の両表面の銅箔をエッチング加工して所要パターンの配線パターン２２、２４に形成する。
配線パターン２２、２４は、図示しないスルーホールめっき皮膜（導体部）を通じて電気的に接続される。
配線パターン２２上に銀フィラー入り樹脂等の導電性接着剤２６により上記キャパシタシート１６を接着する。
【００１５】
後は通常のビルドアップ法により回路基板１８に完成する。
すなわち、配線パターン２２およびキャパシタシート１６を覆って絶縁層２８を形成し、この絶縁層２８にビア穴３０を形成し、ビア穴３０内および絶縁層２８上に、無電解銅めっきもしくはスパッタリング、次いで電解銅めっきによりめっき皮膜を形成し、絶縁層２８上のめっき皮膜をエッチング加工して所要パターンの配線パターンに形成することにより、絶縁層２８両側の配線パターンがビアめっき皮膜により電気的に接続された回路基板１８に完成される。
【００１６】
なお、３２は電極膜１４に電気的に接続するビアめっき皮膜、３４は配線パターン２２、導電性接着剤２６を介して他方の電極膜１４に電気的に接続するビアめっき皮膜である。
ビアめっき皮膜３２、３４に半導体チップ（図示せず）の所要端子を接続するようにして絶縁層２８上に半導体チップを搭載することにより、半導体チップの直下にキャパシタ１６を配置した半導体装置とすることができ、ノイズの吸収に優れ、また小型化が可能な半導体装置に完成する。
この場合、配線パターン２４には、外部接続用のはんだボール（はんだバンプ）（図示せず）を設けるようにするとよい。
【００１７】
図示の例では、コア材２０の片側にのみ絶縁層２８を形成したが、コア材２０の両側に絶縁層および配線パターンを単層あるいは多層に積み上げて形成してもよい。
この場合、キャパシタ１６は、搭載する半導体チップの近くに配置するために、最表層の絶縁体層２８の中に配置するようにすると好適である。
【００１８】
図６〜図９は第２の実施の形態を示す。
本実施の形態では、図６に示すように、バルブ金属箔１０に所要パターンでスルーホール１１を形成する。
次いで図７に示すように、陽極化成処理により、バルブ金属箔１０の表面およびスルーホール１１内壁面に該金属の酸化皮膜１２を形成する。
次に、図８に示すように、無電解めっきもしくはスパッタリング、次いで電解めっきを施して、バルブ金属箔１０表面の酸化皮膜１２表面に金属層１４ａを形成するとともに、スルーホール１１内壁面の酸化皮膜上に導体部１５を形成し、金属層１４ａをエッチング加工して、バルブ金属箔１０の表裏に導体部１５により電気的に接続する電極膜１４、１４を形成して、導体部１５により所要個数直列に接続されたキャパシタ構造を形成する。このキャパシタ構造を形成したバルブ金属箔１０を裁断して、所要複数個のキャパシタがつながった状態のキャパシタシート１６に形成するのである。
このキャパシタシート１６を図５に示すように内部に配置して回路基板に形成することができる。
【００１９】
図９は、上記キャパシタシート１６をコア材として、この両側にビルドアップ法により絶縁層２８、・・と配線パターン３６・・とを多層に形成した回路基板１８を示す。
３８は半導体チップ搭載用のはんだボール、４０はボードへの搭載用のはんだボール、４２はソルダーレジスト層である。
この例では、内部に直列に接続されたキャパシタ１６が組み込まれた回路基板１８とすることができる。
【００２０】
図１０〜図１３は第３の実施の形態を示す。
まず図１０に示すようにバルブ金属箔１０にスルーホール１１を形成する。
次に図１１に示すように、陽極化成処理をして、バルブ金属箔１０の表面およびスルーホール１１内壁面に該金属の酸化皮膜１２を形成する。
次いで図１２に示すように、エッチング加工により、酸化皮膜１２を一部除去してビア穴１３を形成し、バルブ金属箔１０を露出させる。
【００２１】
次に、図１３に示すように、電解めっきもしくはスパッタリング、次いで電解めっきを施して、バルブ金属箔１０表面の酸化皮膜１２表面に金属層１４ａを形成するとともに、スルーホール１１内壁面の酸化皮膜１２上およびビア穴１３内壁面に導体部１５を形成する。次いで、金属層１４ａをエッチング加工して、バルブ金属箔１０の表裏にスルーホール１１の導体部１５により電気的に接続する電極膜１７と、ビア穴１３の導体部１５を通じてバルブ金属箔１０に接続する端子部１９とを形成して、所要個数直列に接続されたキャパシタ構造を形成する。
該キャパシタ構造を形成したバルブ金属箔１０を裁断して、所要数のキャパシタを有するキャパシタシート１６に形成する。
【００２２】
このキャパシタシート１６を用いて、図５や図９に示す回路基板を前記と同様にして形成することができる。同様の工程で形成できるので、説明は省略する。
本実施の形態では、各キャパシタ構造において、バルブ金属箔１０自体が電極となる。したがって、高容量のキャパシタにできて有利である。
【００２３】
上記実施の形態では、バルブ金属箔１０上に、誘電体皮膜としての酸化皮膜１２を陽極化成処理により形成したが、水熱合成法によってチタン金属箔１０上に強誘電体であるチタン酸ジルコン酸鉛、チタン酸ストロンチウム、チタン酸バリウム、チタン酸ストロンチウムバリウムの結晶膜を形成して誘電体層としてもよい。
水熱合成法でチタン酸ジルコン酸鉛（ＰＺＴ）結晶膜を生成させるには、鉛化合物、ジルコン化合物、チタン化合物を溶解させた強アルカリ溶液にチタン金属箔を浸漬し、２００℃以下、２〜３ａｔｍ（１ａｔｍ＝１．０１３２５ｂａｒ）程度に設定されたオートクレーブ中に入れ、水熱合成反応を起させ、ＰＺＴ結晶膜を生成させるようにする。他の誘電体層も所要の水熱合成法によって形成することができる。
【００２４】
この水熱合成法によってチタン金属箔に誘電体層を形成し、前記第１の実施の形態（図１〜図５）、第２の実施の形態（図６〜図９）、第３の実施の形態（図１０〜図１３）と同様にして、キャパシタシートおよびこのキャパシタシートを組み込んだ回路基板に形成できる。その工程は、陽極化成処理に変えて水熱合成法を採用する点が相違するだけで、他の工程は同じであるので、その説明は省略する。
【００２５】
なお、水熱合成法によるときは、誘電体層の厚さは１５μｍ前後となり、陽極化成処理の場合よりも厚い皮膜となる。
誘電体層をスパッタリングやＣＶＤ法で形成するときは、真空装置などの大型装置が必要となり、コスト高となるが、陽極化成処理や水熱合成法によって誘電体層を形成する場合には、大型の装置も必要でなく、また連続処理が行え、厚みもコントロールできるなど、メリットが大きい。
【００２６】
以上、好適な実施の形態を説明したが、本発明は上記実施の形態のみに限定されるものでないことはもちろんである。
【００２７】
【発明の効果】
以上のように本発明によれば、複数のキャパシタが直列に接続されたキャパシタシートをシート状もしくは長尺状の金属箔から形成でき、これを直列に接続された複数のキャパシタを含む所要大きさに裁断することで形成できるので、その製造が容易であり、このように別途製造した、直列に接続された複数のキャパシタを含むキャパシタシートを組み込むことにより、ノイズの吸収性に優れ、また小型の回路基板を容易に製造できる。
【図面の簡単な説明】
【図１】 第１の実施の形態での、バルブ金属箔を示す。
【図２】 バルブ金属箔に酸化皮膜を形成した状態の断面図である。
【図３】 酸化皮膜上に電極膜を形成した状態の説明図である。
【図４】 キャパシタシートに形成した状態の説明図である。
【図５】 第１の実施の形態の回路基板の説明図である。
【図６】 第２の実施の形態で、バルブ金属箔にスルーホールを形成した状態の説明図である。
【図７】 バルブ金属箔に酸化皮膜を形成した状態の断面図である。
【図８】 酸化皮膜上に電極膜を形成した状態の説明図である。
【図９】 第２の実施の形態の回路基板の説明図である。
【図１０】 第３の実施の形態で、バルブ金属箔にスルーホールを形成した状態の説明図である。
【図１１】 バルブ金属箔に酸化皮膜を形成した状態の断面図である。
【図１２】 酸化皮膜にビア穴を形成した状態の説明図である。
【図１３】 電極膜を形成した状態の説明図である。
【符号の説明】
１０ バルブ金属箔
１１ スルーホール
１２ 酸化皮膜
１３ ビア穴
１４ 電極膜
１５ 導体部
１６ キャパシタシート
１７ 電極膜
１８ 回路基板
２０ コア材
２２、２４ 配線パターン
２６ 導電性接着剤
２８ 絶縁層
３０ ビア穴
３２、３４ ビアめっき皮膜
３６ 配線パターン
３８、４０ はんだボール
Claims (8)
- 絶縁層を介して配線パターンが多層に形成され、キャパシタを備えた多層回路基板の製造方法であって、
バルブ金属箔に複数のスルーホールを形成する工程と、
該バルブ金属箔の表裏面およびスルーホールの内壁面に該金属の酸化皮膜を形成する陽極化成工程と、
前記バルブ金属箔表裏面の酸化皮膜上に金属層を形成するとともに、前記スルーホールの内壁面の酸化皮膜上に導体部を形成する工程と、
前記金属層をエッチングして、前記バルブ金属箔の表裏面に前記導体部により電気的に接続する電極膜を形成し、前記導体部により所要数のキャパシタが直列に接続されたキャパシタ構造を形成する工程と、
該キャパシタ構造を形成したバルブ金属箔を裁断して、前記端子部を設けた所要複数のキャパシタを有するキャパシタシートに形成する裁断工程と、
該キャパシタシートを前記配線パターンに電気的に接続して固定する組み込み工程とを含むことを特徴とする多層回路基板の製造方法。 - 絶縁層を介して配線パターンが多層に形成され、キャパシタを備えた多層回路基板の製造方法であって、
バルブ金属箔に複数のスルーホールを形成する工程と、
該バルブ金属箔の表裏面およびスルーホールの内壁面に該金属の酸化皮膜を形成する陽極化成工程と、
前記バルブ金属箔表裏面の酸化皮膜の一部を除去してバルブ金属箔を露出させるビア穴を形成する工程と、
前記バルブ金属箔表裏面の酸化皮膜上に金属層を形成するとともに、前記スルーホールの内壁面の酸化皮膜上および前記ビア穴の内壁面に導体部を形成する工程と、
前記金属層をエッチングして、前記バルブ金属箔の表裏面に前記スルーホールの導体部により電気的に接続する電極膜と、前記ビア穴の導体部により前記バルブ金属箔に電気的に接続する端子部とを形成し、所要数のキャパシタが直列に接続されたキャパシタ構造を形成する工程と、
該キャパシタ構造を形成したバルブ金属箔を裁断して、前記端子部を設けた所要複数のキャパシタを有するキャパシタシートに形成する裁断工程と、
該キャパシタシートを前記配線パターンに電気的に接続して固定する組み込み工程とを含むことを特徴とする多層回路基板の製造方法。 - 前記バルブ金属箔表面の酸化皮膜上に、無電解めっき、蒸着もしくはスパッタリングを施し、次いで電解めっきを施して前記金属層を形成することを特徴とする請求項１または２記載の多層回路基板の製造方法。
- 前記バルブ金属箔としてチタン箔を用い、
前記酸化皮膜に代えて、水熱合成法により前記チタン箔の表面に誘電体層を形成することを特徴とする請求項１〜３のいずれか一項記載の多層回路基板の製造方法。 - 前記誘電体層が、チタン酸ジルコン酸鉛、チタン酸ストロンチウム、チタン酸バリウム、チタン酸ストロンチウムバリウムであることを特徴とする請求項４記載の多層回路基板の製造方法。
- 前記キャパシタシートを基板の最表層の配線パターン上に固定することを特徴とする請求項１〜５のいずれか一項記載の多層回路基板の製造方法。
- 前記キャパシタシートを基板の内層側の配線パターン上に固定することを特徴とする請求項１〜５のいずれか一項記載の多層回路基板の製造方法。
- 前記キャパシタシートをコア材として用い、該コア材の両面に絶縁層を介して配線パターンをビルドアップ法により形成して、前記キャパシタシートを前記配線パターンに電気的に接続して組み込むことを特徴とする請求項１または２記載の多層回 路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001001270A JP3838876B2 (ja) | 2001-01-09 | 2001-01-09 | 多層回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001001270A JP3838876B2 (ja) | 2001-01-09 | 2001-01-09 | 多層回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002208780A JP2002208780A (ja) | 2002-07-26 |
| JP3838876B2 true JP3838876B2 (ja) | 2006-10-25 |
Family
ID=18869923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001001270A Expired - Fee Related JP3838876B2 (ja) | 2001-01-09 | 2001-01-09 | 多層回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3838876B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4489411B2 (ja) * | 2003-01-23 | 2010-06-23 | 新光電気工業株式会社 | 電子部品実装構造の製造方法 |
| KR100726240B1 (ko) * | 2005-10-04 | 2007-06-11 | 삼성전기주식회사 | 전자소자 내장 인쇄회로기판 및 그 제조방법 |
| KR100867150B1 (ko) * | 2007-09-28 | 2008-11-06 | 삼성전기주식회사 | 칩 캐패시터가 내장된 인쇄회로기판 및 칩 캐패시터의 내장방법 |
| JP5830864B2 (ja) * | 2011-01-20 | 2015-12-09 | 大日本印刷株式会社 | キャパシタ内蔵配線板、キャパシタ内蔵配線板の製造方法 |
-
2001
- 2001-01-09 JP JP2001001270A patent/JP3838876B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002208780A (ja) | 2002-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3809053B2 (ja) | 電子部品パッケージ | |
| US7536780B2 (en) | Method of manufacturing wiring substrate to which semiconductor chip is mounted | |
| JP4332533B2 (ja) | キャパシタ内蔵型プリント回路基板およびその製造方法 | |
| US6818469B2 (en) | Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same | |
| TWI365015B (ja) | ||
| JP4512497B2 (ja) | コンデンサ内蔵パッケージ基板及びその製法 | |
| JP5080144B2 (ja) | コンデンサ内蔵配線基板 | |
| US11412615B2 (en) | Electronic component and method of producing electronic component | |
| JP4432207B2 (ja) | コンデンサ | |
| JPWO2008001915A1 (ja) | 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法 | |
| JP2018200912A (ja) | キャパシタ内蔵ガラス回路基板及びその製造方法 | |
| JP3608990B2 (ja) | 多層回路基板およびその製造方法 | |
| JP2007208263A (ja) | 薄膜キャパシタ内蔵型印刷回路基板の製造方法 | |
| JP4584700B2 (ja) | 配線基板の製造方法 | |
| JP2010027948A (ja) | キャパシタ、キャパシタ内蔵基板及びキャパシタの製造方法 | |
| JP4351148B2 (ja) | 配線基板の製造方法 | |
| JP3838876B2 (ja) | 多層回路基板の製造方法 | |
| JP2006186238A6 (ja) | 配線基板の製造方法 | |
| JP2001185649A (ja) | 回路基板、半導体装置、その製造方法および回路基板用材料片 | |
| JP2010153667A (ja) | 配線基板及びその製造方法 | |
| JPH11195552A (ja) | 薄型コンデンサとその製造方法 | |
| JP5005599B2 (ja) | 電子部品及び電子部品モジュール | |
| JP2001291637A (ja) | 球状キャパシタと該キャパシタの製造方法と球状キャパシタの実装構造と配線基板と該配線基板の製造方法 | |
| WO2023157426A1 (ja) | 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを備える電子回路基板 | |
| JP2000299247A (ja) | チップコンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060425 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060801 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |