JP2000299247A - チップコンデンサ - Google Patents
チップコンデンサInfo
- Publication number
- JP2000299247A JP2000299247A JP11105362A JP10536299A JP2000299247A JP 2000299247 A JP2000299247 A JP 2000299247A JP 11105362 A JP11105362 A JP 11105362A JP 10536299 A JP10536299 A JP 10536299A JP 2000299247 A JP2000299247 A JP 2000299247A
- Authority
- JP
- Japan
- Prior art keywords
- base
- titanium
- chip capacitor
- dielectric layer
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Compositions Of Oxide Ceramics (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 厚み寸法が小さく且つ容量の大きいチップコ
ンデンサを提供する。 【解決手段】 チタン箔からなるベース２の一方の面上
に水熱合成法によりチタン含有強誘電体膜からなる第１
の誘電層３を形成する。第１の誘電層３の上に第１の電
極層５を形成する。ベース２の他方の面上に水熱合成法
によりチタン含有強誘電体膜からなる第２の誘電層４を
形成し、第２の誘電層４の上に第２の電極層６を形成す
る。
ンデンサを提供する。 【解決手段】 チタン箔からなるベース２の一方の面上
に水熱合成法によりチタン含有強誘電体膜からなる第１
の誘電層３を形成する。第１の誘電層３の上に第１の電
極層５を形成する。ベース２の他方の面上に水熱合成法
によりチタン含有強誘電体膜からなる第２の誘電層４を
形成し、第２の誘電層４の上に第２の電極層６を形成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、チップコンデンサ
に関するものであり、特に多層回路基板の内装基板上に
実装可能なチップコンデンサに関するものである。
に関するものであり、特に多層回路基板の内装基板上に
実装可能なチップコンデンサに関するものである。
【０００２】
【従来の技術】一般的なチップコンデンサは、セラミッ
ク等の絶縁物からなるベースと、このベース上に形成さ
れた第１の電極層と第１の電極層の上に形成された誘電
層と、この誘電層の上に形成された第２の電極層とから
構成されている。そして、一対の電極層に対して半田付
け電極が設けられている。
ク等の絶縁物からなるベースと、このベース上に形成さ
れた第１の電極層と第１の電極層の上に形成された誘電
層と、この誘電層の上に形成された第２の電極層とから
構成されている。そして、一対の電極層に対して半田付
け電極が設けられている。
【０００３】
【発明が解決しようとする課題】近年、電子機器の薄形
化に伴って、チップコンデンサの厚み寸法を小さくする
ことが求められている。しかしながら、従来のチップコ
ンデンサでは、セラミック製のベースの厚みを十分に薄
くすることに限界があるため、チップコンデンサ全体の
厚み寸法を小さくすることにも限界があった。また、多
層回路基板の内装基板上に実装される部品については、
厚み寸法を７０μｍ以下にすることが求められている。
しかしながら、従来のチップコンデンサでは、全体の厚
み寸法が大きく、多層回路基板の内装基板上に実装する
ことには無理があった、また最近は容量の大きなチップ
コンデンサが望まれている。
化に伴って、チップコンデンサの厚み寸法を小さくする
ことが求められている。しかしながら、従来のチップコ
ンデンサでは、セラミック製のベースの厚みを十分に薄
くすることに限界があるため、チップコンデンサ全体の
厚み寸法を小さくすることにも限界があった。また、多
層回路基板の内装基板上に実装される部品については、
厚み寸法を７０μｍ以下にすることが求められている。
しかしながら、従来のチップコンデンサでは、全体の厚
み寸法が大きく、多層回路基板の内装基板上に実装する
ことには無理があった、また最近は容量の大きなチップ
コンデンサが望まれている。
【０００４】本発明の目的は、厚み寸法を小さくできる
チップコンデンサを提供することにある。
チップコンデンサを提供することにある。
【０００５】本発明の他の目的は、多層回路基板の内部
に配置できるチップコンデンサを提供することにある。
に配置できるチップコンデンサを提供することにある。
【０００６】
【課題を解決するための手段】本発明は、ベース上に層
構造をなすように形成された誘電層及び電極層を具備し
てなるチップコンデンサを改良の対象とする。本発明で
は、チタンを主成分とするチタン箔によりベースを形成
する。そして、このチタン箔上に水熱合成法により形成
されたチタン含有強誘電体膜からなる誘電層を形成す
る。ここでいう水熱合成法とは、被形成部材（チタン
箔）を強誘電体膜を形成する材料を含有する強アルカリ
溶液中に浸漬した状態で、高温、高圧中に放置して強誘
電体膜を形成する方法である。水熱合成法では、被形成
部材に通電を行う電解式と被形成部材に通電を行わない
非電解式とがある。そして、チタンを含有する強誘電体
膜（チタン含有強誘電体膜）を水熱合成法により形成す
る場合には、必ずチタンを含む下地層が必要である。チ
タン含有強誘電体膜としては、チタン酸ジルコン酸鉛結
晶膜（ＰＺＴ結晶膜）、チタン酸ストロンチウム結晶膜
（ＳＴＯ結晶膜）、チタン酸バリウム結晶膜（ＢＴＯ結
晶膜）等がある。ＰＺＴ結晶膜は電解式の水熱合成法に
より形成することができる。ＳＴＯ結晶膜、ＢＴＯ結晶
膜は非電解式の水熱合成法により形成することができ
る。本発明のように、ベースをチタン箔により形成する
と、ベースの上に直接チタンを含有する強誘電体膜を形
成できる。そのため、本発明よればセラミックからなる
ベースを用いる必要がない分チップコンデンサの厚み寸
法を小さくできる。本発明では、例えばチップコンデン
サの厚みを５０μｍ程度以下にできる。そのため本発明
のチップコンデンサは、多層回路基板の内装基板上にも
実装することができる。また、ベースを形成するチタン
箔の厚みを変えることによりチップコンデンサ全体の厚
みを容易に調整できる。また、チタン箔は、可撓性（フ
レキシブル性）を有しているので、多層回路基板の内装
基板上に実装する際に加圧されても、破損することがな
い。
構造をなすように形成された誘電層及び電極層を具備し
てなるチップコンデンサを改良の対象とする。本発明で
は、チタンを主成分とするチタン箔によりベースを形成
する。そして、このチタン箔上に水熱合成法により形成
されたチタン含有強誘電体膜からなる誘電層を形成す
る。ここでいう水熱合成法とは、被形成部材（チタン
箔）を強誘電体膜を形成する材料を含有する強アルカリ
溶液中に浸漬した状態で、高温、高圧中に放置して強誘
電体膜を形成する方法である。水熱合成法では、被形成
部材に通電を行う電解式と被形成部材に通電を行わない
非電解式とがある。そして、チタンを含有する強誘電体
膜（チタン含有強誘電体膜）を水熱合成法により形成す
る場合には、必ずチタンを含む下地層が必要である。チ
タン含有強誘電体膜としては、チタン酸ジルコン酸鉛結
晶膜（ＰＺＴ結晶膜）、チタン酸ストロンチウム結晶膜
（ＳＴＯ結晶膜）、チタン酸バリウム結晶膜（ＢＴＯ結
晶膜）等がある。ＰＺＴ結晶膜は電解式の水熱合成法に
より形成することができる。ＳＴＯ結晶膜、ＢＴＯ結晶
膜は非電解式の水熱合成法により形成することができ
る。本発明のように、ベースをチタン箔により形成する
と、ベースの上に直接チタンを含有する強誘電体膜を形
成できる。そのため、本発明よればセラミックからなる
ベースを用いる必要がない分チップコンデンサの厚み寸
法を小さくできる。本発明では、例えばチップコンデン
サの厚みを５０μｍ程度以下にできる。そのため本発明
のチップコンデンサは、多層回路基板の内装基板上にも
実装することができる。また、ベースを形成するチタン
箔の厚みを変えることによりチップコンデンサ全体の厚
みを容易に調整できる。また、チタン箔は、可撓性（フ
レキシブル性）を有しているので、多層回路基板の内装
基板上に実装する際に加圧されても、破損することがな
い。
【０００７】前述したＰｂ（ＺｒＴｉ）Ｏ3 で表される
ペロブスカイト型のチタン酸ジルコン酸鉛によりチタン
含有強誘電体膜を形成すれば、電解装置を用いることな
く、接合強度の高いチタン含有強誘電体膜を得ることが
できる。
ペロブスカイト型のチタン酸ジルコン酸鉛によりチタン
含有強誘電体膜を形成すれば、電解装置を用いることな
く、接合強度の高いチタン含有強誘電体膜を得ることが
できる。
【０００８】電極層は、金属粉末を含有する樹脂ペース
ト等を用いて厚膜により形成してもよいし、スパッタリ
ング等の薄膜形成技術を用いて薄膜により形成してもよ
い。電極層を薄膜形成技術を用いて形成すれば、電極層
の厚みを薄くして、チップコンデンサ全体の厚みを薄く
できる。また本発明によればベースが導電性を有してい
るので、所望の数の電極を任意の場所に形成できる。
ト等を用いて厚膜により形成してもよいし、スパッタリ
ング等の薄膜形成技術を用いて薄膜により形成してもよ
い。電極層を薄膜形成技術を用いて形成すれば、電極層
の厚みを薄くして、チップコンデンサ全体の厚みを薄く
できる。また本発明によればベースが導電性を有してい
るので、所望の数の電極を任意の場所に形成できる。
【０００９】本発明のより具体的なチップコンデンサ
は、チタンを主成分とするチタン箔からなるベースと、
ベースの一方の面上に水熱合成法により形成されたチタ
ン含有強誘電体膜からなる第１の誘電層と、第１の誘電
層の上に形成された第１の電極層と、ベースの他方の面
上に水熱合成法により形成されたチタン含有強誘電体膜
からなる第２の誘電層と、第２の誘電層の上に形成され
た第２の電極層とを具備している。このチップコンデン
サは、第１の電極層と第１の誘電層とチタン箔からなる
第１のコンデンサ部と、第２の電極層と第２の誘電層と
チタン箔からなる第２のコンデンサ部とが直列に接続さ
れた構造を有することになる。このチップコンデンサを
多層回路基板の基板と基板とに挾まれた内装基板上に実
装する場合は、第１の電極層が一方の基板と対向し、第
２の電極層が他方の基板と対向するようにチップコンデ
ンサを配置し、第１の電極層を一方の基板の回路パター
ンの所定位置に導電性接着剤等を用いて接続し、第２の
電極層を他方の基板の回路パターンの所定位置に導電性
接着剤等を用いて接続すればよい。
は、チタンを主成分とするチタン箔からなるベースと、
ベースの一方の面上に水熱合成法により形成されたチタ
ン含有強誘電体膜からなる第１の誘電層と、第１の誘電
層の上に形成された第１の電極層と、ベースの他方の面
上に水熱合成法により形成されたチタン含有強誘電体膜
からなる第２の誘電層と、第２の誘電層の上に形成され
た第２の電極層とを具備している。このチップコンデン
サは、第１の電極層と第１の誘電層とチタン箔からなる
第１のコンデンサ部と、第２の電極層と第２の誘電層と
チタン箔からなる第２のコンデンサ部とが直列に接続さ
れた構造を有することになる。このチップコンデンサを
多層回路基板の基板と基板とに挾まれた内装基板上に実
装する場合は、第１の電極層が一方の基板と対向し、第
２の電極層が他方の基板と対向するようにチップコンデ
ンサを配置し、第１の電極層を一方の基板の回路パター
ンの所定位置に導電性接着剤等を用いて接続し、第２の
電極層を他方の基板の回路パターンの所定位置に導電性
接着剤等を用いて接続すればよい。
【００１０】他の具体的なチップコンデンサは、チタン
を主成分とするチタン箔からなるベースと、ベースの一
方の面上に水熱合成法により形成されたチタン含有強誘
電体膜からなる誘電層と、誘電層の面上に形成された第
１の電極層と、ベースの他方の面上に形成された第２の
電極層とを具備している。このチップコンデンサを多層
回路基板の基板と基板とに挾まれた内装基板上に実装す
る場合も、第１の電極層が一方の基板と対向し、第２の
電極層が他方の基板と対向するようにチップコンデンサ
を配置し、第１の電極層を一方の基板の回路パターンの
所定位置に導電性接着剤等を用いて接続し、第２の電極
層を他方の基板の回路パターンの所定位置に導電性接着
剤等を用いて接続すればよい。
を主成分とするチタン箔からなるベースと、ベースの一
方の面上に水熱合成法により形成されたチタン含有強誘
電体膜からなる誘電層と、誘電層の面上に形成された第
１の電極層と、ベースの他方の面上に形成された第２の
電極層とを具備している。このチップコンデンサを多層
回路基板の基板と基板とに挾まれた内装基板上に実装す
る場合も、第１の電極層が一方の基板と対向し、第２の
電極層が他方の基板と対向するようにチップコンデンサ
を配置し、第１の電極層を一方の基板の回路パターンの
所定位置に導電性接着剤等を用いて接続し、第２の電極
層を他方の基板の回路パターンの所定位置に導電性接着
剤等を用いて接続すればよい。
【００１１】また、更に他の具体的なチップコンデンサ
は、チタンを主成分とするチタン箔からなるベースと、
ベースの一方の面上に水熱合成法により形成されたチタ
ン含有強誘電体膜からなる誘電層と、誘電層の上に相互
に間隔をあけて形成された複数の電極層とを具備してい
る。このチップコンデンサは、各電極層と誘電層とチタ
ン箔からなる複数のコンデンサ部がベースを中心にして
共通接続された構造を有することになる。このチップコ
ンデンサを回路基板の表面に配置する場合には、例えば
複数の電極層を基板表面の回路パターンの所定位置にそ
れぞれ半田付けまたは導電性接着剤等で接続すればよ
い。
は、チタンを主成分とするチタン箔からなるベースと、
ベースの一方の面上に水熱合成法により形成されたチタ
ン含有強誘電体膜からなる誘電層と、誘電層の上に相互
に間隔をあけて形成された複数の電極層とを具備してい
る。このチップコンデンサは、各電極層と誘電層とチタ
ン箔からなる複数のコンデンサ部がベースを中心にして
共通接続された構造を有することになる。このチップコ
ンデンサを回路基板の表面に配置する場合には、例えば
複数の電極層を基板表面の回路パターンの所定位置にそ
れぞれ半田付けまたは導電性接着剤等で接続すればよ
い。
【００１２】また、更に他の具体的なチップコンデンサ
は、チタンを主成分とするチタン箔からなるベースと、
ベースの一部を露出させるようにしてベースを包むよう
に水熱合成法により形成されたチタン含有強誘電体膜か
らなる誘電層と、ベースに接触しないように誘電層を包
むように形成された第１の電極層と、ベースの一部の上
にベースを包むように形成された第２の電極層とを具備
している。
は、チタンを主成分とするチタン箔からなるベースと、
ベースの一部を露出させるようにしてベースを包むよう
に水熱合成法により形成されたチタン含有強誘電体膜か
らなる誘電層と、ベースに接触しないように誘電層を包
むように形成された第１の電極層と、ベースの一部の上
にベースを包むように形成された第２の電極層とを具備
している。
【００１３】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図１（Ａ）は、本発明の第
１の実施の形態のチップコンデンサの平面図であり、図
１（Ｂ）は、図１（Ａ）のＢ−Ｂ線断面図である。なお
図１（Ｂ）では理解を容易にするために、各部の厚みを
誇張して描いている。両図に示すように、本発明のチッ
プコンデンサ１は、チタン箔からなるベース２と、第１
及び第２の誘電層３及び４と、第１及び第２の電極層５
及び６からなる一対の電極とを有している。ベース２
は、チタンを主成分とする厚み約３０μｍの矩形のチタ
ン箔によって形成されている。ベース２の一方の面上に
は第１の誘電層３が形成され、ベース２の他方の面上に
は第２の誘電層４が形成されている。ベース２を構成す
るチタン箔はある程度の自立性を有する厚み（簡単に変
形することなく板状の形を維持できる厚み）を有してい
ればよく、例えば、２μｍ以上の厚み寸法のものを用い
ることができる。第１の誘電層３及び第２の誘電層４は
いずれも、水熱合成法により形成された厚み約１０μｍ
のチタン酸ジルコン酸鉛結晶膜（ＰＺＴ結晶膜）からな
るチタン含有強誘電体膜により形成されている。ＰＺＴ
結晶膜の形成方法は後に説明する。第１の電極層５及び
第２の電極層６は、第１の誘電層３及び第２の誘電層４
のそれぞれの上に形成されている。第１の電極層５及び
第２の電極層６は、いずれもスパッタリング等の薄膜形
成技術を用いて金の薄膜により形成されており、それぞ
れ約０．１μｍの厚みを有し、誘電層３，４より僅かに
小さい矩形形状を有している。このチップコンデンサ１
では、チタン箔からなるベース２の両面に誘電層３，４
が形成されているため、第１の電極層５と第１の誘電層
３とベース２からなる第１のコンデンサ部と、第２の電
極層６と第２の誘電層４とベース２からなる第２のコン
デンサ部とが直列に接続された構造を有することにな
る。
施の形態を詳細に説明する。図１（Ａ）は、本発明の第
１の実施の形態のチップコンデンサの平面図であり、図
１（Ｂ）は、図１（Ａ）のＢ−Ｂ線断面図である。なお
図１（Ｂ）では理解を容易にするために、各部の厚みを
誇張して描いている。両図に示すように、本発明のチッ
プコンデンサ１は、チタン箔からなるベース２と、第１
及び第２の誘電層３及び４と、第１及び第２の電極層５
及び６からなる一対の電極とを有している。ベース２
は、チタンを主成分とする厚み約３０μｍの矩形のチタ
ン箔によって形成されている。ベース２の一方の面上に
は第１の誘電層３が形成され、ベース２の他方の面上に
は第２の誘電層４が形成されている。ベース２を構成す
るチタン箔はある程度の自立性を有する厚み（簡単に変
形することなく板状の形を維持できる厚み）を有してい
ればよく、例えば、２μｍ以上の厚み寸法のものを用い
ることができる。第１の誘電層３及び第２の誘電層４は
いずれも、水熱合成法により形成された厚み約１０μｍ
のチタン酸ジルコン酸鉛結晶膜（ＰＺＴ結晶膜）からな
るチタン含有強誘電体膜により形成されている。ＰＺＴ
結晶膜の形成方法は後に説明する。第１の電極層５及び
第２の電極層６は、第１の誘電層３及び第２の誘電層４
のそれぞれの上に形成されている。第１の電極層５及び
第２の電極層６は、いずれもスパッタリング等の薄膜形
成技術を用いて金の薄膜により形成されており、それぞ
れ約０．１μｍの厚みを有し、誘電層３，４より僅かに
小さい矩形形状を有している。このチップコンデンサ１
では、チタン箔からなるベース２の両面に誘電層３，４
が形成されているため、第１の電極層５と第１の誘電層
３とベース２からなる第１のコンデンサ部と、第２の電
極層６と第２の誘電層４とベース２からなる第２のコン
デンサ部とが直列に接続された構造を有することにな
る。
【００１４】本例のチップコンデンサは、次のようにし
て製造した。まず、多数個取り用のチタン箔材料を用意
する。そして、チタン箔材料の両面に水熱合成法により
結晶性のＰＺＴ結晶膜（強誘電体膜）を次のようにして
形成した。まず、Ｐｂ（ＮＯ3 ）2 水溶液１６ｍｍｏ
ｌ、ＺｒＯＣｌ2 水溶液８ｍｍｏｌ、ＴｉＣｌ4 水溶液
０．０８ｍｍｏｌ及びＫＯＨ水溶液０．３ｍｍｏｌの強
アルカリの混合溶液中にチタン箔材料を浸漬する。そし
て、１８０℃、１０気圧中で１２時間の無電解式の水熱
処理を行い、Ｐｂ（ＺｒＴｉ）Ｏ3 の結晶核を生成し
た。次にＰｂ（ＮＯ3 ）2 水溶液１６ｍｍｏｌ、ＺｒＯ
Ｃｌ2 水溶液８．３２ｍｍｏｌ、ＴｉＣｌ4水溶液７．
６８ｍｍｏｌ及びＫＯＨ水溶液２．２４ｍｍｏｌの強ア
ルカリの混合溶液（溶液合計６４０ｍｌ）中に結晶核を
生成したチタン箔材料を浸漬し、１６０℃中で１０時間
の無電解式の水熱処理を行ってＫを含有するＰｂ（Ｚｒ
Ｔｉ）Ｏ3 の膜を形成した。その後、純水中で３分間の
超音波洗浄を２回行ってから、１ｍｏｌ／ｌの酢酸水溶
液中で３分間の超音波洗浄を２回行い、更に純水中で３
分間の超音波洗浄を２回行った。次にこれを１００℃で
１２時間の乾燥を行いチタン箔材料の両面にそれぞれ約
１０μｍの厚みのＰＺＴ結晶膜を形成した。
て製造した。まず、多数個取り用のチタン箔材料を用意
する。そして、チタン箔材料の両面に水熱合成法により
結晶性のＰＺＴ結晶膜（強誘電体膜）を次のようにして
形成した。まず、Ｐｂ（ＮＯ3 ）2 水溶液１６ｍｍｏ
ｌ、ＺｒＯＣｌ2 水溶液８ｍｍｏｌ、ＴｉＣｌ4 水溶液
０．０８ｍｍｏｌ及びＫＯＨ水溶液０．３ｍｍｏｌの強
アルカリの混合溶液中にチタン箔材料を浸漬する。そし
て、１８０℃、１０気圧中で１２時間の無電解式の水熱
処理を行い、Ｐｂ（ＺｒＴｉ）Ｏ3 の結晶核を生成し
た。次にＰｂ（ＮＯ3 ）2 水溶液１６ｍｍｏｌ、ＺｒＯ
Ｃｌ2 水溶液８．３２ｍｍｏｌ、ＴｉＣｌ4水溶液７．
６８ｍｍｏｌ及びＫＯＨ水溶液２．２４ｍｍｏｌの強ア
ルカリの混合溶液（溶液合計６４０ｍｌ）中に結晶核を
生成したチタン箔材料を浸漬し、１６０℃中で１０時間
の無電解式の水熱処理を行ってＫを含有するＰｂ（Ｚｒ
Ｔｉ）Ｏ3 の膜を形成した。その後、純水中で３分間の
超音波洗浄を２回行ってから、１ｍｏｌ／ｌの酢酸水溶
液中で３分間の超音波洗浄を２回行い、更に純水中で３
分間の超音波洗浄を２回行った。次にこれを１００℃で
１２時間の乾燥を行いチタン箔材料の両面にそれぞれ約
１０μｍの厚みのＰＺＴ結晶膜を形成した。
【００１５】次にチタン箔材料の両面の各ＰＺＴ結晶膜
の上の所定位置にマスクを配置してからＰＺＴ結晶膜上
にスパッタリングにより厚み約０．１μｍの複数の金か
らなる電極層を形成した。次にマスクを除去した後、チ
タン箔材料を所定の寸法に切断して５０μｍ×１２０ｍ
ｍ×１３０ｍｍの寸法を有する多数のチップコンデンサ
を得た。
の上の所定位置にマスクを配置してからＰＺＴ結晶膜上
にスパッタリングにより厚み約０．１μｍの複数の金か
らなる電極層を形成した。次にマスクを除去した後、チ
タン箔材料を所定の寸法に切断して５０μｍ×１２０ｍ
ｍ×１３０ｍｍの寸法を有する多数のチップコンデンサ
を得た。
【００１６】図２は、図１に示すチップコンデンサ１を
多層回路基板の内装基板上に実装した図である。この多
層回路基板は、ガラス−エポキシ樹脂からなる基板１
０，１１が、エポキシ樹脂を含浸したプリプレグ１２を
介して積層された構造を有している。チップコンデンサ
１は、第１の電極層５がプリプレグ１２と対向し、第２
の電極層６が基板１１と対向するようにプリプレグ１２
と基板１１との間に配置されている。基板１０のプリプ
レグ１２と対向する面上には銅箔からなる回路パターン
１３が形成されている。この回路パターン１３の所定位
置には、プリプレグ１２側に向って突出する截頭円錐形
状のピボット１４が形成されている。ピボット１４は、
先端部がプリプレグ１２を厚み方向に突き破ってチップ
コンデンサ１の第１の電極層と当ってつぶれた状態で第
１の電極層と接触している。また基板１１のプリプレグ
１２と対向する面上には銅箔からなる回路パターン１５
が形成されており、回路パターン１５の電極部１５ａ上
にはチップコンデンサ１の第２の電極層６が導電性接着
剤を用いて接続されている。図２において、１６はプリ
プレグ１２から溶出したエポキシ樹脂が硬化して形成さ
れた樹脂層である。
多層回路基板の内装基板上に実装した図である。この多
層回路基板は、ガラス−エポキシ樹脂からなる基板１
０，１１が、エポキシ樹脂を含浸したプリプレグ１２を
介して積層された構造を有している。チップコンデンサ
１は、第１の電極層５がプリプレグ１２と対向し、第２
の電極層６が基板１１と対向するようにプリプレグ１２
と基板１１との間に配置されている。基板１０のプリプ
レグ１２と対向する面上には銅箔からなる回路パターン
１３が形成されている。この回路パターン１３の所定位
置には、プリプレグ１２側に向って突出する截頭円錐形
状のピボット１４が形成されている。ピボット１４は、
先端部がプリプレグ１２を厚み方向に突き破ってチップ
コンデンサ１の第１の電極層と当ってつぶれた状態で第
１の電極層と接触している。また基板１１のプリプレグ
１２と対向する面上には銅箔からなる回路パターン１５
が形成されており、回路パターン１５の電極部１５ａ上
にはチップコンデンサ１の第２の電極層６が導電性接着
剤を用いて接続されている。図２において、１６はプリ
プレグ１２から溶出したエポキシ樹脂が硬化して形成さ
れた樹脂層である。
【００１７】次に下記表１に示すようにベース及び各層
の面方向の寸法が異なり、その他は上記例と同様の構造
のチップコンデンサ１〜３を作り、各チップコンデンサ
に周波数の異なるパルス信号を印加した場合の容量及び
ｔａｎδを測定した。下記表２はその測定結果を示して
いる。
の面方向の寸法が異なり、その他は上記例と同様の構造
のチップコンデンサ１〜３を作り、各チップコンデンサ
に周波数の異なるパルス信号を印加した場合の容量及び
ｔａｎδを測定した。下記表２はその測定結果を示して
いる。
【００１８】
【表１】
【表２】 図３は、本発明の他の実施の形態（第２の実施の形態）
のチップコンデンサ２１の断面図である。本図に示すよ
うに、このチップコンデンサ２１では、チタン箔からな
るベース２２の一方の面上のみにＰＺＴ結晶膜からなる
誘電層２３が形成され、ベース２２の他方の面上には第
２の電極層２６が形成されている。このチップコンデン
サ２１を多層回路基板の内装部に配置する場合も、図１
に示すチップコンデンサ１と同様に、第１の電極層２５
が一方の基板またはプリプレグと対向し、第２の電極層
２６が他方の基板またはプリプレグと対向するようにチ
ップコンデンサ２１を多層回路基板の内装基板上に配置
し、図２に示す方法と同様に電極層２５，２６を所定の
回路パターンと接続すればよい。
のチップコンデンサ２１の断面図である。本図に示すよ
うに、このチップコンデンサ２１では、チタン箔からな
るベース２２の一方の面上のみにＰＺＴ結晶膜からなる
誘電層２３が形成され、ベース２２の他方の面上には第
２の電極層２６が形成されている。このチップコンデン
サ２１を多層回路基板の内装部に配置する場合も、図１
に示すチップコンデンサ１と同様に、第１の電極層２５
が一方の基板またはプリプレグと対向し、第２の電極層
２６が他方の基板またはプリプレグと対向するようにチ
ップコンデンサ２１を多層回路基板の内装基板上に配置
し、図２に示す方法と同様に電極層２５，２６を所定の
回路パターンと接続すればよい。
【００１９】図４は、本発明の更に他の実施の形態（第
３の実施の形態）のチップコンデンサ３１の断面図であ
る。本図に示すように、このチップコンデンサ３１で
は、チタン箔からなるベース３２の一方の面上のみにＰ
ＺＴ結晶膜からなる誘電層３４が形成され、誘電層３４
の上に第１の電極層３５と、第１の電極層３５と所定の
間隔を隔てた第２の電極層３６とが形成されている。こ
のチップコンデンサ３１は、第１の電極層３５と誘電層
３４とチタン箔からなるベース３２からなる第１のコン
デンサ部と、第２の電極層３６と誘電層３４とベース３
２からなる第２のコンデンサ部とが直列に接続された構
造を有している。チップコンデンサ３１を回路基板の表
面に配置する場合には、第１及び第２の電極層３５，３
６を基板表面の回路パターンの所定位置にそれぞれ半田
付けまたは導電性接着剤等で接続すればよい。なお、こ
の例では２つの電極を形成しているが、電極層の数は任
意である。例えば電極層を５つ形成し、各電極層を等間
隔に配置して、いわゆる星形配線を形成してもよい。
３の実施の形態）のチップコンデンサ３１の断面図であ
る。本図に示すように、このチップコンデンサ３１で
は、チタン箔からなるベース３２の一方の面上のみにＰ
ＺＴ結晶膜からなる誘電層３４が形成され、誘電層３４
の上に第１の電極層３５と、第１の電極層３５と所定の
間隔を隔てた第２の電極層３６とが形成されている。こ
のチップコンデンサ３１は、第１の電極層３５と誘電層
３４とチタン箔からなるベース３２からなる第１のコン
デンサ部と、第２の電極層３６と誘電層３４とベース３
２からなる第２のコンデンサ部とが直列に接続された構
造を有している。チップコンデンサ３１を回路基板の表
面に配置する場合には、第１及び第２の電極層３５，３
６を基板表面の回路パターンの所定位置にそれぞれ半田
付けまたは導電性接着剤等で接続すればよい。なお、こ
の例では２つの電極を形成しているが、電極層の数は任
意である。例えば電極層を５つ形成し、各電極層を等間
隔に配置して、いわゆる星形配線を形成してもよい。
【００２０】図５は、本発明の更に他の実施の形態（第
４の実施の形態）のチップコンデンサ４１の断面図であ
る。このチップコンデンサ４１では、チタン箔からなる
ベース４２と、ベース４２の一部を露出させるようにし
てベース４２の大部分を包むように形成されたＰＺＴ結
晶膜からなる誘電層４３と、ベース４２に接触しないよ
うにして誘電層４３を包むように形成された第１の電極
層４５と、ベース４２の露出された端部の外面を包むよ
うに形成された第２の電極層４６とを具備している。
４の実施の形態）のチップコンデンサ４１の断面図であ
る。このチップコンデンサ４１では、チタン箔からなる
ベース４２と、ベース４２の一部を露出させるようにし
てベース４２の大部分を包むように形成されたＰＺＴ結
晶膜からなる誘電層４３と、ベース４２に接触しないよ
うにして誘電層４３を包むように形成された第１の電極
層４５と、ベース４２の露出された端部の外面を包むよ
うに形成された第２の電極層４６とを具備している。
【００２１】なお、上記の各実施の形態では、スパッタ
リングによる金の薄膜により第１及び第２の電極層を形
成したが、Ａｇ，Ｐｄ，Ｃｕ等の金属粉末を含有する導
電性樹脂ペーストを用いる厚膜により第１及び第２の電
極層を形成してもよいのは勿論である。
リングによる金の薄膜により第１及び第２の電極層を形
成したが、Ａｇ，Ｐｄ，Ｃｕ等の金属粉末を含有する導
電性樹脂ペーストを用いる厚膜により第１及び第２の電
極層を形成してもよいのは勿論である。
【００２２】
【発明の効果】本発明によれば、ベースをチタン箔によ
り形成するので、ベースの上に直接チタンを含有する強
誘電体膜を形成できる。そのため、セラミックからなる
ベースを用いる必要がない分チップコンデンサの厚み寸
法を小さくできる。本発明では、例えばチップコンデン
サの厚みを５０μｍ程度以下にできる。そのため、本発
明のチップコンデンサは、多層回路基板の内装基板上に
も実装することができる。また、ベースを形成するチタ
ン箔の厚みを変えることによりチップコンデンサ全体の
厚みを容易に調整できる。また、チタン箔は、可撓性
（フレキシブル性）を有しているので、多層回路基板の
内装基板上に実装する際に加圧されても、破損すること
がない。また本発明によればベースが導電性を有してい
るので、所望の数の電極を任意の場所に形成できる。
り形成するので、ベースの上に直接チタンを含有する強
誘電体膜を形成できる。そのため、セラミックからなる
ベースを用いる必要がない分チップコンデンサの厚み寸
法を小さくできる。本発明では、例えばチップコンデン
サの厚みを５０μｍ程度以下にできる。そのため、本発
明のチップコンデンサは、多層回路基板の内装基板上に
も実装することができる。また、ベースを形成するチタ
ン箔の厚みを変えることによりチップコンデンサ全体の
厚みを容易に調整できる。また、チタン箔は、可撓性
（フレキシブル性）を有しているので、多層回路基板の
内装基板上に実装する際に加圧されても、破損すること
がない。また本発明によればベースが導電性を有してい
るので、所望の数の電極を任意の場所に形成できる。
【図１】（Ａ）は、本発明の第１の実施の形態のチップ
コンデンサの平面図であり、（Ｂ）は図１（Ａ）のＢ−
Ｂ線断面図である。
コンデンサの平面図であり、（Ｂ）は図１（Ａ）のＢ−
Ｂ線断面図である。
【図２】図１に示すチップコンデンサを多層回路基板の
内層部に配置した図である。
内層部に配置した図である。
【図３】本発明の第２の実施の形態のチップコンデンサ
の断面図である。
の断面図である。
【図４】本発明の第３の実施の形態のチップコンデンサ
の断面図である。
の断面図である。
【図５】本発明の第４の実施の形態のチップコンデンサ
の断面図である。
の断面図である。
１ チップコンデンサ ２ ベース ３ 第１の電極層 ４ 第２の電極層 ５ 第１の誘電層 ６ 第２の誘電層
Claims (7)
- 【請求項１】 ベースと前記ベース上に層構造をなすよ
うに形成された誘電層と電極層とを具備してなるチップ
コンデンサであって、 前記ベースはチタンを主成分とするチタン箔からなり、
前記誘電層は前記チタン箔上に水熱合成法により形成さ
れたチタン含有強誘電体膜からなることを特徴とするチ
ップコンデンサ。 - 【請求項２】 チタンを主成分とするチタン箔からなる
ベースと、 前記ベースの一方の面上に水熱合成法により形成された
チタン含有強誘電体膜からなる第１の誘電層と、 前記第１の誘電層の上に形成された第１の電極層と、 前記ベースの他方の面上に水熱合成法により形成された
チタン含有強誘電体膜からなる第２の誘電層と、 前記第２の誘電層の上に形成された第２の電極層とを具
備してなるチップコンデンサ。 - 【請求項３】 チタンを主成分とするチタン箔からなる
ベースと、 前記ベースの一方の面上に水熱合成法により形成された
チタン含有強誘電体膜からなる誘電層と、 前記誘電層の面上に形成された第１の電極層と、 前記ベースの他方の面上に形成された第２の電極層とを
具備してなるチップコンデンサ。 - 【請求項４】 チタンを主成分とするチタン箔からなる
ベースと、 前記ベースの一方の面上に水熱合成法により形成された
チタン含有強誘電体膜からなる誘電層と、 前記誘電層の上に相互に間隔をあけて形成された複数の
電極層とを具備してなるチップコンデンサ。 - 【請求項５】 チタンを主成分とするチタン箔からなる
ベースと、 前記ベースの一部を露出させるようにして前記ベースを
包むように水熱合成法により形成されたチタン含有強誘
電体膜からなる誘電層と、 前記ベースに接触しないように前記誘電層を包むように
形成された第１の電極層と、 前記ベースの前記一部の上に前記ベースを包むように形
成された第２の電極層とを具備してなるチップコンデン
サ。 - 【請求項６】 前記チタン含有強誘電体膜は無電解式の
水熱合成法を用いて形成されたＰｂ（ＺｒＴｉ）Ｏ3 で
表されるペロブスカイト型のチタン酸ジルコン酸鉛によ
り形成されていることを特徴とする請求項１，２，３，
４，または５に記載のチップコンデンサ。 - 【請求項７】 前記電極層は薄膜形成技術を用いて形成
された薄膜からなることを特徴とする請求項１，２，
３，４または５に記載のチップコンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11105362A JP2000299247A (ja) | 1999-04-13 | 1999-04-13 | チップコンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11105362A JP2000299247A (ja) | 1999-04-13 | 1999-04-13 | チップコンデンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000299247A true JP2000299247A (ja) | 2000-10-24 |
Family
ID=14405627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11105362A Withdrawn JP2000299247A (ja) | 1999-04-13 | 1999-04-13 | チップコンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000299247A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007013596A1 (ja) * | 2005-07-29 | 2007-02-01 | Showa Denko K. K. | 複合酸化物膜およびその製造方法、複合酸化物膜を含む誘電材料、圧電材料、コンデンサ、圧電素子並びに電子機器 |
| WO2007013597A1 (ja) * | 2005-07-29 | 2007-02-01 | Showa Denko K. K. | 複合酸化物膜およびその製造方法、複合酸化物膜を含む誘電材料、圧電材料、コンデンサ、圧電素子並びに電子機器 |
| US8486493B2 (en) | 2005-12-28 | 2013-07-16 | Showa Denko K.K. | Complex oxide film and method for producing same, composite body and method for producing same, dielectric material, piezoelectric material, capacitor and electronic device |
| US8486492B2 (en) | 2005-12-28 | 2013-07-16 | Showa Denko K.K. | Complex oxide film and method for producing same, composite body and method for producing same, dielectric material, piezoelectric material, capacitor, piezoelectric element and electronic device |
| JPWO2017026233A1 (ja) * | 2015-08-10 | 2018-05-24 | 株式会社村田製作所 | コンデンサ |
-
1999
- 1999-04-13 JP JP11105362A patent/JP2000299247A/ja not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007013596A1 (ja) * | 2005-07-29 | 2007-02-01 | Showa Denko K. K. | 複合酸化物膜およびその製造方法、複合酸化物膜を含む誘電材料、圧電材料、コンデンサ、圧電素子並びに電子機器 |
| WO2007013597A1 (ja) * | 2005-07-29 | 2007-02-01 | Showa Denko K. K. | 複合酸化物膜およびその製造方法、複合酸化物膜を含む誘電材料、圧電材料、コンデンサ、圧電素子並びに電子機器 |
| JPWO2007013596A1 (ja) * | 2005-07-29 | 2009-02-12 | 昭和電工株式会社 | 複合酸化物膜およびその製造方法、複合酸化物膜を含む誘電材料、圧電材料、コンデンサ、圧電素子並びに電子機器 |
| JP4652406B2 (ja) * | 2005-07-29 | 2011-03-16 | 昭和電工株式会社 | 複合酸化物膜およびその製造方法、複合酸化物膜を含む誘電材料、圧電材料、コンデンサ、圧電素子並びに電子機器 |
| US8524324B2 (en) | 2005-07-29 | 2013-09-03 | Showa Denko K.K. | Complex oxide film and method for producing same, dielectric material including complex oxide film, piezoelectric material, capacitor, piezoelectric element, and electronic device |
| JP5383041B2 (ja) * | 2005-07-29 | 2014-01-08 | 昭和電工株式会社 | 複合酸化物膜およびその製造方法、複合酸化物膜を含む誘電材料、圧電材料、コンデンサ、圧電素子並びに電子機器 |
| TWI423926B (zh) * | 2005-07-29 | 2014-01-21 | Showa Denko Kk | A composite oxide film and a method for producing the same, a dielectric material containing a composite oxide film, a piezoelectric material, a capacitor, a piezoelectric element, and an electronic device |
| US8486493B2 (en) | 2005-12-28 | 2013-07-16 | Showa Denko K.K. | Complex oxide film and method for producing same, composite body and method for producing same, dielectric material, piezoelectric material, capacitor and electronic device |
| US8486492B2 (en) | 2005-12-28 | 2013-07-16 | Showa Denko K.K. | Complex oxide film and method for producing same, composite body and method for producing same, dielectric material, piezoelectric material, capacitor, piezoelectric element and electronic device |
| JPWO2017026233A1 (ja) * | 2015-08-10 | 2018-05-24 | 株式会社村田製作所 | コンデンサ |
| US10658111B2 (en) | 2015-08-10 | 2020-05-19 | Murata Manufacturing Co., Ltd. | Capacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4324615B2 (ja) | プリント回路埋め込みコンデンサ | |
| TWI365015B (ja) | ||
| US7536780B2 (en) | Method of manufacturing wiring substrate to which semiconductor chip is mounted | |
| JP5080144B2 (ja) | コンデンサ内蔵配線基板 | |
| TWI334756B (ja) | ||
| JP2002252297A (ja) | 多層回路基板を用いた電子回路装置 | |
| JP4510116B2 (ja) | キャパシタの製造方法、構造体、及びキャパシタ | |
| JP4184409B2 (ja) | プリント回路誘電箔及び埋設キャパシタ | |
| JP2009293119A (ja) | メッキ層の形成方法 | |
| JP2000299247A (ja) | チップコンデンサ | |
| JP2000323845A (ja) | 電子回路実装用基板の製造方法 | |
| US20040206183A1 (en) | Ultrasonic probe and method for the fabrication thereof | |
| JP4708905B2 (ja) | 薄膜エンベディッドキャパシタンス、その製造方法、及びプリント配線板 | |
| JP2001291638A (ja) | チップコンデンサ | |
| JP3838876B2 (ja) | 多層回路基板の製造方法 | |
| JPH11195552A (ja) | 薄型コンデンサとその製造方法 | |
| JP2001177008A (ja) | キャパシタを内蔵した回路基板とそれを用いた半導体装置 | |
| JP2000299241A (ja) | 多層回路基板 | |
| JP2000299248A (ja) | 高誘電体薄膜コンデンサ及びその製造方法 | |
| JPH0917685A (ja) | コンデンサおよびその製造方法 | |
| JP2000150301A (ja) | コンデンサを備えた回路基板及びその製造方法 | |
| JP2000235933A (ja) | 誘電体粉末及びその製造方法並びにコンデンサ付き回路基板 | |
| JP2000150296A (ja) | 薄形コンデンサを備えた回路基板の製造方法 | |
| JP2000208363A (ja) | コンデンサを備えた回路基板及びその製造方法 | |
| JPH10135077A (ja) | 薄膜キャパシタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060704 |