JP4708905B2 - 薄膜エンベディッドキャパシタンス、その製造方法、及びプリント配線板 - Google Patents

薄膜エンベディッドキャパシタンス、その製造方法、及びプリント配線板 Download PDF

Info

Publication number
JP4708905B2
JP4708905B2 JP2005227798A JP2005227798A JP4708905B2 JP 4708905 B2 JP4708905 B2 JP 4708905B2 JP 2005227798 A JP2005227798 A JP 2005227798A JP 2005227798 A JP2005227798 A JP 2005227798A JP 4708905 B2 JP4708905 B2 JP 4708905B2
Authority
JP
Japan
Prior art keywords
thin film
layer
embedded capacitance
wiring
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005227798A
Other languages
English (en)
Other versions
JP2007042989A (ja
Inventor
輝代隆 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2005227798A priority Critical patent/JP4708905B2/ja
Priority to US11/498,070 priority patent/US7310238B2/en
Publication of JP2007042989A publication Critical patent/JP2007042989A/ja
Application granted granted Critical
Publication of JP4708905B2 publication Critical patent/JP4708905B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0175Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0179Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0317Thin film conductor layer; Thin film passive component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763Printed component having superposed conductors, but integrated in one circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/143Masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

本発明は、薄膜エンベディッドキャパシタンスとその製造方法、及びそれを備えるプリント配線板に関する。より詳細には、単位面積あたりの静電容量が大きな薄膜エンベディッドキャパシタンスとその製造方法、及び前記薄膜エンベディッドキャパシタンスを備えるプリント配線板に関する。
近年の信号処理速度が高速となり、また、配線密度が高くなりつつあることから、受動回路素子であるキャパシタンスをプリント配線板に内蔵させることが必要である。こうしたキャパシタンスには、種々の強誘電体で形成された薄膜が使用されているが、必要となる静電容量とサイズとの関係から配置が制限されていた。
こうした背景の下で、チタン酸バリウムを代表とするペロブスカイト化合物からなる高誘電性材料又はそれとエポキシ、ポリフェニレンエーテル(PPE)、ポリイミド等の有機材料との混合物から形成されるプリント配線板が提案されている(特許文献1参照、以下、「従来例1」という。)。また、プリント配線板におけるキャパシタンスの埋め込み技術ではないが、半導体基板を200℃以上に加熱し、チタン酸ストロンチウム膜を形成し、前記半導体基板の温度を150℃/分以上の冷却速度で冷却することにより、半導体用キャパシタンスを製造する方法が提案されている(特許文献2参照、以下、「従来例2」という。)。
特開2001−15918号 特開平6−252346号
上述したように、従来例1は、ビルドアップ配線層内の内層導体回路と外層導体回路との間の層間樹脂絶縁層内に、高誘電性材料を含む誘電層を形成して、配線層内にコンデンサ機能を付与することができるという観点からは優れた技術である。しかし、従来例1に記載された技術では、高誘電性材料以外の材料も含まれるため、小型化に限界があり、結果として、コンデンサ機能を有する部材の配置の最適化には制限があった。
また、従来例2は、高温で形成した場合と遜色のないチタン酸ストロンチウム絶縁膜を、比較的低温で形成することが出来るという観点からは優れた技術である。しかし、従来例2に記載されている技術は、記憶素子にキャパシタンスを埋め込むための技術であり、この技術をプリント配線板に適用することはできなかった。
一方、高周波数の信号を伝搬させる最近のプリント配線板においては、コンデンサの配置を最適化することに対しての要望が大きくなっている。
本発明は、上記の事情のもとでなされたものであり、その第1の目的は、単位あたりの静電容量の大きな薄膜エンベディッドキャパシタンスを提供することにある。
また、本発明の第2の目的は、薄膜エンベディッドキャパシタンスを精度よく製造できる製造方法を提供することにある。
さらに、本発明の第3の目的は、薄膜エンベディッドキャパシタンスが所望の最適な位置に埋め込まれたプリント配線板を提供することにある。
本発明の薄膜エンベディッドキャパシタンスは、非降伏状態の金属材料からなる配線用金属薄膜上に形成された第1電極と;前記第1電極及び前記配線用金属薄膜上に、200℃以上400℃未満の温度でスパッタリング法により形成された、前記配線用金属薄膜よりも小さな熱膨張率を有する誘電体材料層と;前記誘電体材料層上に形成された第2電極と;を備え、前記第1電極は、配線用金属薄膜上に形成されたチタン層と;前記チタン層を被覆するように形成されたバリヤ層と;前記バリヤ層を被覆するように形成されたニッケル酸化合物層と;から構成され、前記誘電体材料層の形成に使用される誘電体は、チタン酸バリウム、チタン酸ストロンチウム、チタン酸バリウム 1-x ストロンチウム x 、チタン酸ジルコン酸鉛、チタン酸鉛、及びチタン酸ビスマスからなる群から選ばれるいずれかのものであることを特徴とする、薄膜エンベディッドキャパシタンスである。ここで、xは0.05以上0.95以下の小数を表す
このキャパンシタンスは、高誘電性材料で構成することとしたことから単位面積あたりの静電容量が大きく、プリント配線板に配置する際の制限が従来のキャパシタンスと比較して非常に小さいものとすることができる。
ここで、降伏とは、材料の引っ張り、圧縮、曲げなどにおいて、応力と歪みとの直線関係が破れ、応力が増加しなくとも歪みが増す現象、すなわち、完全な塑性変形をいう。ある物体が降伏状態になると、その物体の結晶構造が変化して物性が変化するとともに、物体中に塑性ひずみが残り、脆さが増す。
金属材料を配線用薄膜として使用する場合、非降伏状態であれば物性の変化もなくキャパシタンスとして使用することができる。しかし、降伏状態となると、結晶構造が変化して非晶質のアモルファスとなり、アモルファスは、高温下では結晶構造をとろうとするため、熱力学的に不安定となる。
以上の理由から、非降伏状態の金属材料からなる配線用金属薄膜を使用することとしている。
また、前記非降伏状態の金属材料としては、キャパシタンスの埋め込みに好適であることから、銅を使用することが好ましい。ここで、配線用薄膜として使用する銅の比表面積は1.3以上であることが好ましい。1.3未満では、キャパシタンスとの密着強度が不足することがある。
前記配線用金属薄膜上には、第1電極、誘電体材料層、及び第2電極が、それぞれ、後述する材料及び方法で形成される。
本発明のキャパシタンスでは、第1電極は、配線用金属薄膜上に形成されたチタン層と;前記チタン層を被覆するように形成されたバリヤ層と;前記バリヤ層を被覆するように形成されたニッケル酸化合物層と;から構成してもよい。
ここで、バリヤ層は、ルテニウム(Ru)、酸化ルテニウム(RuO2)、イリジウム(Ir)、酸化イリジウム(IrO2)、及び白金(Pt)からなる群から選ばれる金属で形成された薄膜であることが、耐食性や帯電性の観点から好ましい。
これらの金属の中でも、ルテニウム、白金(Pt)、及び酸化イリジウム(IrO2)を用いると、耐食性が高く、誘電体材料の疲労劣化を防ぐという効果が高い。
また、前記ニッケル酸化合物層は、ニッケル酸ランタン又はニッケル酸リチウムで形成されるものであることが、帯電性に優れることから好ましい。
前記チタン層と、前記バリヤ層と、前記ニッケル酸化合物層とは、いずれも、常温以上〜約150℃以下の温度で、スパッタリング法によって形成されてもよい。
ここで、前記チタン層、前記バリヤ層、及び前記ニッケル酸化合物層は、純度の高い金属薄膜を、高い成膜速度で形成できることから、スパッタリング法で形成することが好ましい。また、スッパタリングの際の温度を常温以上〜約150℃以下としたのは、常温未満では成膜が均一になりにくくなり、約150℃を超えると成膜の厚みのばらつきが大きくなることによる。
「スパッタリング法」としては、直流(DC)スパッタリング法、高周波(RF)スパッタリング法等の2極スパッタリング法;プレーナー型マグネトロンスパッタリング法、磁界圧着型マグネトロンスパッタリング法、スパッタガン式スパッタリング法、同軸型スパッタリング法等のマグネトロンスパッタリング法;対向ターゲットスパッタリング法;電子サイクロトロン共鳴(ECR)スパッタリング法;コリメートスパッタリング法及び遠距離スパッタリング法;イオンビームスパッタリング法;反応性スパッタリング法等を挙げることできる。
前記ニッケル酸化合物層は、純度が高く、組成が均一な緻密な膜を形成できるという利点があることから、反応性スパッタリング法によって形成することが好ましい。
また、前記誘電体材料層は、チタン酸バリウム(BaTiO3)、チタン酸ストロンチウム(SrTiO3)、及びチタン酸バリウム1-xストロンチウムx(Ba1-xSrxTiO3)、チタン酸ジルコン酸鉛(Pb(ZrTi)O3)、チタン酸鉛(PbTiO3)及びチタン酸ビスマス(Bi4Ti312)からなる群から選ばれる化合物で構成される。ここで、xは0.05以上0.95以下の小数を表す。xが0.05未満では、帯電性が低下してしまいキャパシタとしての機能が低下してしまうこともあり、Xが0.95を超えると成膜が硬くかつ脆くなることがある。
これらの化合物の中でも、チタン酸バリウム、チタン酸ストロンチウム、チタン酸ジルコン酸鉛、及びチタン酸鉛を用いると、単位面積当りの静電容量が高いキャパシタを得ることができる。
そして、前記誘電体材料層は、200℃以上〜400℃以下の温度で、スパッタリング法によって形成されたことが好ましく、組成のずれが起き難く、大電力が投入可能であることから反応性スパッタリング法によって形成することが好ましい。
このスパッタリングを行うときに、200℃未満では、成膜が均一に形成されないこともある。また、400℃を超えると、金属の降伏応力が大きく低下するとともに、結晶構造が破壊されるため、物性に変異をきたし、所望の性能を有するキャパシタンスの製造が困難になることによる。
これは、金属は、弾性変形領域内にある場合には、ある程度の応力を受けたとしても塑性変形することなく、元の形状に復帰する。しかし、温度が上昇するにつれて金属の降伏応力が低下することに起因するものである。
前記誘電体材料層の熱膨張率(α1)と、前記配線用金属薄膜の熱膨張率(α2)とは、下記式(1)
(α2−α1)ΔT×100≧0.1・・・・・・(1)
を満たすものであることが好ましい(上記式中、ΔTは、常温と、誘電体材料層形成時の配線用金属薄膜の加熱温度との温度差を表す)。
上記式(1)のような熱膨張率に差のある材料を使用して誘電体材料層と配線用金属薄膜とを形成するときは、前記誘電体材料層の緻密度を、70〜95%とすることが望ましい。
また、前記誘電体材料層は、前述した第1電極全体と被覆するように形成することが好ましい。この誘電体材料層は、金又は白金で構成される前記第2電極を介して、接触する他の基板から応力を受けることとなるため、応力を分散させること、及びリークを防止するためである。
本発明はまた、非降伏状態の金属材料からなる配線用金属薄膜上に、常温以上、降伏温度未満の温度においてスパッタリング法によって第1電極を形成する第1電極形成工程と;前記配線用金属薄膜を、常温以上、降伏温度未満の温度に加熱しながら、スパッタリング法によって前記バリヤ層を被覆するように誘電体材料層を形成する誘電体材料層形成工程と;前記誘電体材料層上に、貴金属からなる第2電極をスパッタリング法によって形成する第2電極形成工程と;を備えることを特徴とする、薄膜エンベディッドキャパシタンスの製造方法である。
ここで、前記第1電極は、常温〜約150℃の温度で、配線用金属薄膜上にチタン層をスパッタリング法によって形成するチタン層形成工程と;前記チタン層を被覆するようにバリヤ層スパッタリング法によって形成するバリヤ層形成工程と;前記バリヤ層を被覆するようにニッケル酸化合物層スパッタリング法によって形成するニッケル酸化合物形成工程と;を備える方法によって形成されるものであることが好ましい。
この方法によれば、単位面積あたりの容量の大きなキャパシタンスを製造することができる。
ここで、前記非降伏状態の金属材料、前記第2電極を構成する前記バリヤ層を形成する金属及び前記誘電体材料は前述した通りである。また、前記誘電体材料層の熱膨張率(α1)と、前記配線用金属薄膜の熱膨張率(α2)との関係も上記式(1)に示す通りであり、前記誘電体材料層の緻密度についても上述した通りである。さらに、前記第2電極は金又は白金からなるものである。
本発明はまた、上述した薄膜エンベディッドキャパシタンスが、内層又は外層の少なくとも一方に配置されている、プリント配線板である。
このプリント配線板によれば、キャパシタンスの配置を最適なものとすることができ、それによって広い周波数範囲の信号について、動作の安定化を図ることができる。
本発明のキャパシタンスによれば、単位面積あたりの静電容量が大きな薄膜エンベディッドキャパシタンスを提供することができるという効果を奏し、電極と金属との密着性が低下しにくくなる。
また、本発明のキャパシタンスの製造方法によれば、配置の最適化が可能な小型の薄膜エンベディッドキャパシタンスを製造することができる。
さらに、本発明のプリント配線板によれば、最適な位置に配置された、単位面積あたりの静電容量が大きな薄膜エンベディッドキャパシタンスを備えるプリント配線板を提供することができる。
図1は、本発明に係る薄膜エンベディッドキャパシタンスを埋め込んだプリント配線板の一実施形態の概略的な構成を示す断面図である。 図2は、図1における薄膜エンベディッドキャパシタンスモジュールの概略的な構成を示す断面図である。 図3は、図2の薄膜エンベディッドキャパシタンスモジュールの製造工程を説明するための図(その1)である。 図4は、図2の薄膜エンベディッドキャパシタンスモジュールの製造工程を説明するための図(その2)である。 図5は、図2の薄膜エンベディッドキャパシタンスモジュールの製造工程を説明するための図(その3)である。
図6は、図2の薄膜エンベディッドキャパシタンスモジュールの製造工程を説明するための図(その4)である。 図7は、図2の薄膜エンベディッドキャパシタンスモジュールの製造工程を説明するための図(その5)である。 図8は、図1の薄膜エンベディッドキャパシタンスを埋め込むためのプリント配線板の製造工程を説明するための図(その1)である。 図9は、図1の薄膜エンベディッドキャパシタンスを埋め込むためのプリント配線板の製造工程を説明するための図(その2)である。 図10は、図1のプリント配線板の製造工程を説明するための図(その1)である。 図11は、図1のプリント配線板の製造工程を説明するための図(その2)である。
4…第1電極,4a…チタン層,4b…バリヤ層,4c…ニッケル酸化合物層,6…誘電体材料層,8…第2電極,10…薄膜エンベディッドキャパシタンスモジュール,100…プリント配線板
以下、本発明の一実施形態を、図1〜図11を参照しつつ説明する。
図1には、本発明の一実施形態に係る薄膜エンベディッドキャパシタンス10’が埋め込まれたプリント配線板100の構成がXZ断面図にて示されている。このプリント配線板100は、プリント配線部材20に薄膜エンベディッドキャパシタンスが1つ埋め込まれたプリント配線板である。
図1に示されるように、このプリント配線板100は、(a)絶縁層22aと、(b)プリント配線部材のZ方向側表面に形成された導体パターン22(以下、「外層パターン22」ということがある。)とを備えている。
そして、前記プリント配線板100は、(c)絶縁層22aの−Z方向側表面上に形成された導体パターン22(以下、「内層パターン22」ということがある)と、(d)内層パターン22の−Z方向側表面に形成された、Snバンプその他の導電性接続部材26とを備えている。なお、絶縁層22a、導体パターン22b及び22c、並びに導電性接続部材26でプリント配線部材20が構成されている。
また、プリント配線板100は、(e)絶縁層22a及び内層パターン22の−Z方向側表面上に、絶縁性の接着剤によって形成された接着層30と、(f)接着層30の−Z側方向表面付近に埋め込まれた薄膜エンベディッドキャパシタンス10’と、(g)接着層30及び薄膜エンベディッドキャパシタンス10’の−Z方向側表面上に形成された導体パターン2Pとを備えている。
ここで、前記薄膜エンベディッドキャパシタンス10’は、第1電極4と、誘電体材料層6と、第2電極8とを備えている。そして、第1電極4は、導体パターン2Pと電気的に接続されるときに、第2電極8は導電性接続部材26を介して、内層パターン22と電気的に接続されている。なお、薄膜エンベディッドキャパシタンス10’の詳しい構成については後述する。
また、図示を省略しているが、絶縁層22aを介した層間接続をするためのバイアホールが適宜形成されている。また、絶縁層22a及び接着層30貫通するバイアホールも適宜形成されている。
絶縁層22aの材料としては、エポキシ樹脂、ガラスクロスにエポキシ樹脂を含浸させたもの(以下、「ガラスエポキシ」又は「プリプレグ」ということがある。)、ポリイミド等を使用することができ、ガラスエポキシを使用することが、寸法安定性、量産性及び熱安定性の面から好ましい。
導体パターン22b及び22cの材料としては、銅、アルミニウム、ステンレススチール等の導体金属を使用することができ、加工性の点から銅を使用することが好ましい。
図2には、薄膜エンベディッドキャパシタンス10’を含み、プリント配線板100の製造に使用される薄膜エンベディッドキャパシタンスモジュール10の構成がXZ断面図で示されている。
図2に示されるように、薄膜エンベディッドキャパシタンスモジュール10は、支持部材(以下、「キャリア部材」又は「キャリア」ということがある)1の+Z方向側表面及び−Z方向側表面に、それぞれ配線用金属薄膜2及び3が積層された導体フィルム付きキャリア上に形成される。ここで、キャリア部材1は、絶縁層1aと、導体フィルム1b及び1cとを備えている。なお、前記配線用金属薄膜は、少なくともキャリア1の+Z方向側表面に形成されていればよい。
図2には示されていないが、配線用金属薄膜2の+Z方向側表面及び配線用属薄膜3の−Z方向側表面には全面にわたって起伏が形成され、粗面化されている。そして、前記配線用金属薄膜2の+Z方向側表面の表面粗さ(Rz)は、0.5μm以下とされている。
ここで、配線用金属薄膜2の材料としては、銅、アルミニウム、ステンレススチール等の導体金属を使用することができ、後述するようにキャパシタンスをエンベッドする関係から、銅を使用することが好ましい。
また、銅薄膜を使用する場合には、表面粗さ(Rz)が0.5μm以下の光沢銅箔を使用することが好ましい。表面粗さが0.5μmを超えると、粗密が大きすぎて、後述するチタン層及び誘電体材料層が形成できないことによる。
上述したように、この薄膜エンベディッドキャパシタンスモジュール10は、第1電極4と第2電極8とを備えている。第1電極は、チタン層4aと、チタン層4aを被覆するように形成されたバリヤ層4bとバリヤ層4bを被覆するように形成されたニッケル酸化合物層4cとから構成されている。
前記第1電極4の形成に使用されるチタン層4aは、通常、スパッタリングに用いられるものを使用することができる。
また、バリヤ層4bは、バリヤ層を形成できる金属であれば特に限定されないが、ルテニウム、酸化ルテニウム、イリジウム、酸化イリジウム、及び白金からなる群から選ばれる金属で形成されるものであることが、望ましい。これらの金属は、帯電された電荷を漏電させにくくするためである。
これらの金属中でも、ルテニウム、酸化イリジウム、及び白金からなる群から選ばれる金属は特に耐食性に優れているため、誘電体材料の疲労劣化を防ぐ上からこれらを使用することがさらに好ましい。
前記ニッケル酸化合物層4cは、ニッケル酸ランタン又はニッケル酸リチウムで形成されることが、帯電性に優れるという理由から好ましい。
前記チタン層4aと、前記バリヤ層4bと、前記ニッケル酸化合物層4cとは、いずれも、常温以上〜約150℃以下の温度に前記キャリア1を加熱しながら、スパッタリング法によって形成することが好ましい。ここで、常温以下の温度では、成膜が均一になりにくくなり、また、約150℃を超えると、成膜の厚みのばらつきが大きくなるためである。
さらに、本発明の薄膜エンベディッドキャパシタンスモジュール10は、上述した構成の第1電極4及び前記配線用金属薄膜上に、スパッタリング法によって形成された前記配線用金属薄膜よりも小さな熱膨張率を有する誘電体材料層6を備えている。
すなわち、図2に示すように、誘電体材料層6は、前記第1電極4を完全に被覆し、配線用金属薄膜2の+Z側表面と接触している。
前記誘電体材料層6は、チタン酸バリウム、チタン酸ストロンチウム、及びチタン酸バリウム1-xストロンチウムx、チタン酸ジルコン酸鉛、及びチタン酸鉛からなる群から選ばれるものであることが高い静電容量を得る上から好ましく、チタン酸ストロンチウム、チタン酸バリウム及びチタン酸ジルコン酸鉛からなる群から選ばれる化合物を使用することがさらに好ましい。これらの化合物が、帯電性に優れるという特性を有することによる。ここでxは上記と同様の理由から0.05以上0.95以下の小数を表す。
また、前記誘電体材料層は、200℃以上〜400℃以下の温度で、スパッタリング法によって形成されたものであることが好ましい。この誘電体材料層6の形成は、前記キャリアを200℃以上〜400℃以下の温度に加熱しながら、反応性スパッタリングで行うことが好ましい。200℃未満では、成膜が均一に形成されない。逆に400℃を超えると、加熱を中止したときに材料表面が急速に冷却されることから、熱収縮により、クラックが発生するといった不具合が生じるためである。
さらに、前記誘電体材料層6は、後述する第2電極8を形成する土台となるものであり、また、前記第2電極を介して他の種々のプリント配線板に埋め込まれたときに、こうしたプリント配線板からの応力を受ける部位ともなる。
このため、前記誘電体材料層6は、薄膜エンベディッドキャパシタンスモジュール10の大きさによって制限はあるものの、出来る限り表面積が大きくなるように形成しておくことが好ましい。このような構成とすることによって、応力を分散させるとともに、リークを防止することができるからである。
ここで、前記誘電体材料層6を構成する誘電体の熱膨張率(α1)と、前記配線用金属薄膜2の熱膨張率(α2)とは、下記式(1)
(α2−α1)ΔT×100≧0.1・・・・・・(1)
を満たすものであることが好ましい(上記式中、ΔTは、常温と、誘電体材料層6形成時の配線用金属薄膜の加熱温度との温度差を表す)。
上記式(1)の関係を満たす組合せの金属を選択することにより、約50%の緻密度を有する誘電体材料層を得ることができる。
本発明の薄膜エンベディッドキャパシタンスモジュール10は、さらに前記誘電体材料層6の+Z側表面に前記第2電極を備えている。
前記第2電極8は、金又は白金からなるものであることが、耐食性の点から好ましい。また、誘電体材料層6の+Z側表面上に、可能な限り大きく形成することによって、応力を分散させることが可能となる。
次に、プリント配線板100の製造工程について説明する。
まず、図2に示される薄膜エンベディッドキャパシタンスモジュール10を製造する。ここで、薄膜エンベディッドキャパシタンスモジュール10は、(i)支持部材(以下、「キャリア部材」又は「キャリア」ということがある。)1の+Z方向側表面に銅フィルム等の配線用金属薄膜2が、また、−Z方向側表面に前記配線用金属薄膜2と同様な配線用金属薄膜3が積層された導体フィルム付キャリアと、(ii)配線用金属薄膜2の+Z方向側表面上に形成された薄膜エンベディッドキャパシタンス10’とを備えている。
キャリア部材1としては、絶縁層1a、及び少なくともその+Z方向側に導体フィルム1bが積層されているものを使用することが好ましい。上述したように、絶縁層1aの材料としては、エポキシ樹脂、ガラスエポキシ、ポリイミド等を使用することができ、ガラスエポキシを使用することが、寸法安定性、量産性及び熱安定性の面から好ましい。なお、絶縁層1aの−Z方向側に導体フィルム1cが形成されている場合には、導体フィルム1bと1cとは同一の導電性金属材料で構成されていてもよく、互いに異なる材料で構成されていてもよい。
図2には、キャリア部材1の絶縁層1a−Z方向側表面にも導体フィルム1cが積層された導体フィルム付きキャリア1を使用した場合を示したが、上述したように、少なくとも絶縁層1aの+Z方向側表面に導体フィルム1bが形成されたものを使用することもできる。
キャリア部材1の+Z方向側表面に形成された配線用金属薄膜2の+Z方向側表面には、平均粗さ(Rz)が所定値以下となるように粗面化処理が施されている。
上述した導体フィルム付キャリアは、支持部材1の+Z方向側表面上に配線用金属薄膜2を圧着して貼り付けて製造してもよく、市販品を適宜選択して使用してもよい。市販品としては、例えば、Micro−Thin(三井金属鉱業(株)製)、XTR(オーリンブラス(株)製)、UTC−Foil(METFOILS社製)等を挙げることができる。
薄膜エンベディッドキャパシタンスモジュール10の製造に際しては、まず、配線用金属薄膜付キャリア1を用意する。次いで、配線用金属薄膜2の+Z方向側表面に所定の大きさの開口部を有するマスクM1を載せる(図3A参照)。次いで、常温〜約150℃の温度で、キャリア部材を加熱しながら、スパッタリング法によって前記第1電極4を構成するためのチタン層4aを形成し、その後、マスクM1を除去する(図3B参照)。
引き続き、前記チタン層4aを被覆する大きさの開口部を有する別のマスクM2を配線用金属膜2の+Z方向側表面に載せる(図4A参照)。次いで、常温〜約150℃の温度で、キャリア部材を加熱しながら、スパッタリング法によって前記第1電極4を構成するためのバリヤ層4bを形成し、その後、マスクM2を除去する(図4B参照)。
ここで、バリヤ層4bの形成に際しては、酸素ガスを雰囲気中に含む反応性スパッタリング法を行うことが、組成のずれが起き難く、大電力の投入が可能であるという理由から好ましい。
バリヤ層4bの形成に使用する金属化合物は特に限定されないが、酸化ルテニウム、イリジウム、酸化イリジウム、及び白金からなる群から選ばれる金属は耐食性が高く、Ru又はPtは特に耐食性に優れ、誘電体材料の疲労劣化防止の点から、さらに好適に使用することができる。また、これらの金属は、帯電された電荷を漏電させにくくするという効果が高いという点からも、これらを使用することが好ましい。
次いで、前記バリヤ層4bを被覆する大きさの開口部を有する別のマスクM3を配線用金属膜2の+Z方向側表面に載せる(図5A参照)。引き続き、常温〜約150℃の温度で、キャリア部材を加熱しながら、スパッタリング法によって前記第1電極4を構成するためのニッケル酸化合物層4cを形成し、その後、マスクM3を除去する(図5B参照)。
ここで、ニッケル酸化合物層4cの形成に際しては、酸素ガスを雰囲気中に含む反応性スパッタリング法を行うことが、組成のずれが起き難く、大電力を投入できるとともに、膜度の低下を防止できるという理由から好ましい。
ニッケル酸化合物層4cの形成に使用するニッケル酸化合物は上述した通りであり、ニッケル酸ランタン又はニッケル酸リチウムを使用すると、帯電性に優れることから好適である。
以上の工程によって、上述した第1電極を形成することができる。
次に、前記ニッケル酸化合物層4cを被覆する大きさの開口部を有する別のマスクM4を導体フィルム1bの+Z方向側表面に載せる(図6A参照)。引き続き、約200℃以上〜約400℃以下の温度で、キャリア部材を加熱しながら、スパッタリング法によって前記誘電体材料層を形成する(図6B参照)。上述したマスクM1〜M4としては、ステンレス製のもの等を用いることができる。
前記誘電体材料層6は、上述したように、チタン酸バリウム、チタン酸ストロンチウム、チタン酸バリウム1-xストロンチウムx(ここで、xは0.05以上0.95以下の少数を表す)、チタン酸ジルコン酸鉛、チタン酸鉛及びチタン酸ビスマスからなる群から選ばれるもので形成されることが単位面積当りの静電容量が高いキャパシタを得ることができるという理由から好ましく、チタン酸バリウム、チタン酸ストロンチウム、チタン酸ジルコン酸鉛、及びチタン酸鉛からなる群から選ばれるものを使用すると、より単位面積当たりの静電容量が高いキャパシタを得ることができる。
ここで、誘電体材料層6を構成する誘電体の熱膨張率(α1)と、前記配線用金属薄膜2の熱膨張率(α2)とは、上記式(1)を満たすものであることが好ましく、前記配線用金属薄膜2として銅を、また、前記誘電体材料層6を形成する化合物としてチタン酸ストロンチウムを使用すると、単位面積あたりの静電容量が非常に高い薄膜エンベディッドキャパシタンス10’を製造することができる。このときの誘電体材料層6の緻密度は約50%となる。
引き続き、前記誘電体材料6の一部を開口部とする所望の大きさのマスクM5を前記誘電体材料層6の+Z方向側表面に載せる(図7A参照)。次いで、前記第2電極を、スパッタリング法によって、金又は白金を用いて形成し、その後マスクM5を除去する(図7B参照)。
以上のようにして、第2電極8を形成し、薄膜エンベディッドキャパシタンスモジュール10が製造される。
次に、プリント配線部材20の製造方法を説明する。なお、プリント配線部材20の製造は、薄膜エンベディッドキャパシタンスモジュール10の製造と並行して、又は、独立して行われる。
両面に導体フィルム(22L,22U)を備える導体フィルム付きキャリア部材22(図8A参照)の+Z方向側表面の全面にドライフィルムレジスト24Uをラミネートするとともに、導体フィルム22Lの−Z方向にもドライフィルムレジスト24Lをラミネートする。こうしたドライフィルムレジストとしては、例えば、HW440(日立化成(株)製)等を挙げることができる。ここで使用することができるキャリア部材は、上述した通りである。
次いで、フォトリソグラフィ法により、導体フィルム22Uの+Z方向側表面上の導体パターン22を形成すべき領域以外からレジストを除去して凹部を形成する。また、導体フィルム22Lの−Z方向側表面上の導体パターン22を形成すべき領域からレジストを除去して凹部を形成する(図8B参照)。
次に、所定のエッチング液を用いてエッチングを行い、導体パターン22b,22cを形成する。引き続き、ドライフィルムレジストを除去する(図8C参照)。
次に、絶縁層22aの−Z側表面に形成された導体パターン22cの−Z側表面、及び絶縁層22aの+Z側表面に形成された導体パターン22bの+Z側方向表面それぞれに、例えば、液体レジストを塗布して、レジスト層を形成する。ついで、導体パターン22cの−Z方向側表面に形成されたレジスト層のうち、後述する導電性接続部材26を形成する領域上のレジスト層をフォトリソグラフィ法等によって除去する。この操作によって形成された凹部では、導電性接続部材形成領域における導体フィルムの−Z側表面が、所望の大きさで露出している。
ここで使用する液体レジストとしては、例えば、PER−20(太陽インキ(株)製)等を使用することができる。
次いで、上記のように露出させた導体フィルム上に、導電性接続部材26を形成し、プリント配線部材20を製造する(図9A参照)。
ここで形成する導電性接続部材としては、図9Aに示すようなSnバンプの他、Sb、Au、Ag等を挙げることができる。
なお、ドリル等を用いて、所望位置に貫通孔を形成し、貫通孔内をめっきする等して、プリント配線部材20の内層パターン22と外層パターン22とを層間接続させるバイアホールが形成される。
この後、絶縁層22a及び導体パターン22を覆うように、エポキシ樹脂を主成分とする絶縁性の接着剤等を塗布し(図9B参照)、上述したように製造した本発明の薄膜エンベディッドキャパシタンスモジュール10の第2電極と、上述した導電性接続部材とが対向するように重ねる。
引き続き、所望の条件下、例えば、約185℃、約40kg/m2の圧力で1時間加熱して、薄膜エンベディッドキャパシタンスモジュール10が接着層30を介してプリント配線部材20と接着された積層体50を製造する(図10参照)。この段階で、第2電極が導電性接続部材を介してプリント配線部材の内層パターン22cと接続される。
次いで、積層体50から、配線用金属薄膜2を残して、キャリア部材1を定法に従って剥がし、積層体60とする(図11参照)。
引き続き、配線用金属薄膜2の−Z方向側表面上に、ドライフィルムレジストを積層して、レジスト層を形成する。また、絶縁層22a及び導体パターン22の+Z方向側表面にも同様にしてレジスト層を形成する。
次いで、配線用金属薄膜2の−Z方向側表面から、配線パターン2Pを形成する領域を残してレジスト層を除去する。この後、定法に従ってエッチングを行い、配線パターン2Pを形成し、絶縁層22a及び導体パターン22の+Z方向側表面に形成したレジスト層を除去する。
なお、ドリル等を用いて、所望の位置に貫通孔を形成し、上記と同様に貫通孔内をめっき等して、プリント配線部材20の外層パターン22と配線パターン2Pとを導通接続させるバイアホールが適宜形成される。
以上のようにして、薄膜エンベディッドキャパシタンスが所望の位置に埋め込まれたプリント配線板100を製造する(図1参照)。
なお、図示は省略しているが、上述したプリント配線板100の+Z方向側表面及び−Z方向側表面には、ソルダレジストが形成されている。
以下に、本発明の薄膜エンベディッドキャパシタンス、及び前記薄膜エンベディッドキャパシタンスを埋め込んだプリント配線板の特性について、実施例を用いて詳細に説明する。なお、本実施例では、後述する各化合物を使用した薄膜エンベディッドキャパシタンスを例に挙げて説明するが、本発明は、以下の実施例に何ら制限されるものではない。
[1]薄膜エンベディッドキャパシタンスモジュールの製造
(1)実施例1〜3
支持部材として、表面が粗化されたキャリア付導体フィルムとして、キャリア付極薄銅箔(三井金属鉱業(株)製、Micro−Thin)を使用した。このキャリア付極薄銅箔は、3.5μm厚みの銅層が形成されており、この銅層の表面の粗さ(Rz)は1.2μmである。
また、下記の表1に示す各層を形成するために使用する化合物を用いてスパッタリングを行った。スパッタリング装置としては、ライボルト(社)製のものを使用した。
約300×300nmの開口部を有するステンレス製のマスクを、この銅層の上にのせ、下記表1に示す条件に従ってスパッタリングを行い、厚み約500Å(50nm)のチタン層を形成した。
ついで、下記表1に示す条件に従ってスパッタリングを行い、厚み約2,000Å(200nm)のルテニウム層を、バリヤ層として形成した。
さらに、下記表1に示す条件に従って反応性スパッタリングを行い、厚み約500Å(50nm)のニッケル酸ランタン(LaNiO3)層を、ニッケル酸化合物層として形成し、第1電極とした。
Figure 0004708905
次に、上記表1の条件に従って反応性スパッタリングを行い、厚み約2,000Å(200nm)のチタン酸ストロンチウム(SrTiO3)誘電体材料層を、第1電極全体と配線用銅薄膜とを覆うように形成した。
引き続き、上記表1の条件に従って、白金を用いて第2電極を形成し、実施例1〜3の薄膜エンベディッドキャパシタンスモジュールを形成した。
(2)比較例1〜2
誘電体材料層の温度条件を変えたほかは、上記表1に示したものと同様にして、比較例1及び2の薄膜エンベディッドキャパシタンスモジュールを製造した。条件を下記表2及び表3に示す。
Figure 0004708905
Figure 0004708905
[2]薄膜エンベディッドキャパシタンスを埋め込んだプリント配線板100の製造
(1)プリント配線部材20の製造
両面に導体フィルムを備えるキャリア部材1の両面全面にドライフィルムレジストHW440(日立化成(株)製)をラミネートした。
次いで、光量110mJ、Na2 3を現像液として30秒間現像するという条件でフォトリソグラフィ法により、所定の導体パターン形成領域を残して上記のドライフィルムレジストを除去した。
次に、塩化第二銅エッチング液を用いてエッチングを行い、導体パターン22b及び22cを形成した。次いで、ドライフィルムレジストを除去した。
次いで、キャリア部材上に形成された導体パターン22b上及びこの導体パターン22bが形成されているキャリア部材表面全面に、ドライフィルムレジストHW440(日立化成(株)製)をラミネートした。また、導体パターン22cが形成されているキャリア部材表面上にも、上記のドライフィルムレジストをラミネートした。
上記と同様の条件でフォトリソグラフィを行い、導体パターン22c上の導電性接続部材26形成領域のレジストを除去した。
次に、ドリル等を用いて貫通孔を形成し、貫通孔内及び貫通孔開口部周辺を下記の組成のめっき液を用いて、下記表4に示す条件で1.2A/dm2、60分間の条件でめっきした。
Figure 0004708905
めっきレジストを用いて、不溶な成分を除去した。引き続き、Snバンプをこの領域に形成し、プリント配線部材20を製造した。
この後、キャリア部材及び導体パターンを覆うように接着剤を塗布し、上記[1]で製造した各薄膜エンベディッドキャパシタンスの第2電極と、上記のSnバンプとが対向するように重ねた。
引き続き、約185℃、約40kg/m2の圧力で1時間加熱して、積層体50を製造した。この積層体から、配線用金属薄膜を残して、キャリア部材1を剥がし、積層体60を形成した。
積層体60の全面に、HW440を用いてレジストを形成した。上記の条件と同様の条件でフォトリソグラフィを行い、配線用金属薄膜2上から、配線パターン2Pを形成する領域を残して、レジストを除去した。
ついで、上述した塩化第二銅エッチング液を用いてエッチングを行い、配線パターンを形成した。その後、残りのレジストを除去した。
引き続き、上記と同様にして配線パターン2Pと内層パターン22cとを層間接続するバイアホールを形成する。
次に、ソルダマスクを設けて薄膜エンベディッドキャパシタンスが所望の位置に埋め込まれたプリント配線板100(実施例1〜3、比較例1〜2)を製造した。ここで、埋め込まれたキャパシタンスの大きさは、直径0.5mmであった。
[3]実施例1〜3及び比較例1〜2のプリント配線板の物性値の比較
上記[2]で製造した各プリント配線板の評価を下記の表5に示す。表5中、クラックの有無はプリント配線板を配線部分を含むように切断し、その断面を顕微鏡(×100)で観察して評価した。
また、リーク電流の有無は、外層パターン22bと配線パターン2Pとの間に100Vの電圧を印加し、150℃に昇温した後に、ウルトラハイレジスター(アドバンテスト社製R8340)を用いて測定し、評価した。
さらに、信頼性はヒートサイクル条件(−60℃/3分及び140℃/3分を1サイクルとする)下で、3,000サイクル行い、クラックの有無を観察して評価した。表5中、クラックが発生しなかったものを○、クラックが発生したものを×で示した。
Figure 0004708905
表5に示すように、実施例1〜3では、容量が0.4〜0.7nF/mm2となり、εは80〜100であった。この数値から、誘電体材料層の緻密度を求めたところ、約50%となった。
また、チタン酸ストロンチウムを用いた誘電体材料層の形成を150℃で行った比較例1では容量に問題があり、また、500℃で行った比較例2では信頼性に問題があった。
一方、誘電体層の形成を約300℃で行った実施例1〜3では、クラック、リークともに認められず、信頼度の高いことが示された。
[4]単位面積あたりの静電容量の比較
実施例1〜3の薄膜エンベディッドキャパシタンスの単位面積当たりの静電容量を測定し、キャパシタシートZBC2000(商品名、SANMIYA-SCI(株)製)と比較した。
実施例1〜3の薄膜エンベディッドキャパシタンスの静電容量は、3,750倍と非常に高い値を示した。
以上より、本発明の薄膜エンベディッドキャパシタンスは、小型かつ容量が大きいものであることが示された。
以上説明したように、本発明は、小型で容量が大きいキャパシタンスを提供できるため、各種のプリント配線板に配置する際に制限が小さい。したがって、動作の安定性のよいプリント配線として有用である。

Claims (8)

  1. 非降伏状態の金属材料からなる配線用金属薄膜上に形成された第1電極と;
    前記第1電極及び前記配線用金属薄膜上に、200℃以上400℃未満の温度でスパッタリング法により形成された、前記配線用金属薄膜よりも小さな熱膨張率を有する誘電体材料層と;
    前記誘電体材料層上に形成された第2電極と;を備え、
    前記第1電極は、
    配線用金属薄膜上に形成されたチタン層と;
    前記チタン層を被覆するように形成されたバリヤ層と;
    前記バリヤ層を被覆するように形成されたニッケル酸化合物層と;
    から構成され、
    前記誘電体材料層の形成に使用される誘電体は、チタン酸バリウム、チタン酸ストロンチウム、チタン酸バリウム 1-x ストロンチウム x 、チタン酸ジルコン酸鉛、チタン酸鉛、及びチタン酸ビスマスからなる群から選ばれるいずれかのものである、
    ことを特徴とする、薄膜エンベディッドキャパシタンス(ここで、xは0.05以上0.95以下の小数を表す)
  2. 前記非降伏状態の金属材料が銅であることを特徴とする、請求項1に記載の薄膜エンベディッドキャパシタンス。
  3. 前記バリヤ層は、ルテニウム、酸化ルテニウム、イリジウム、酸化イリジウム、及び白金からなる群から選ばれる金属で形成された薄膜であることを特徴とする、請求項1又は2に記載の薄膜エンベディッドキャパシタンス。
  4. 前記ニッケル酸化合物層は、ニッケル酸ランタン又はニッケル酸リチウムで形成されるものであることを特徴とする、請求項1〜3のいずれかに記載の薄膜エンベディッドキャパシタンス。
  5. 前記チタン層と、前記バリヤ層と、前記ニッケル酸化合物層とは、いずれも、常温以上〜約150℃以下の温度で、スパッタリング法によって形成されたことを特徴とする、請求項1〜4のいずれかに記載の薄膜エンベディッドキャパシタンス。
  6. 前記誘電体材料層の熱膨張率(α1)と、前記配線用金属薄膜の熱膨張率(α2)とは、下記式(1)
    (α2−α1)ΔT×100≧0.1・・・・・・(1)
    を満たすものであることを特徴とする、請求項1〜のいずれかに記載の薄膜エンベディッドキャパシタンス(上記式中、ΔTは、常温と、誘電体形成時の配線用金属薄膜の加熱温度との温度差を表す)。
  7. 前記第2電極は、金又は白金からなるものであることを特徴とする、請求項1〜のいずれかに記載の薄膜エンベディッドキャパシタンス。
  8. 請求項1〜のいずれかに記載の薄膜エンベディッドキャパシタンスが、内層又は外層の少なくとも一方に配置されている、プリント配線板。
JP2005227798A 2005-08-05 2005-08-05 薄膜エンベディッドキャパシタンス、その製造方法、及びプリント配線板 Expired - Fee Related JP4708905B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005227798A JP4708905B2 (ja) 2005-08-05 2005-08-05 薄膜エンベディッドキャパシタンス、その製造方法、及びプリント配線板
US11/498,070 US7310238B2 (en) 2005-08-05 2006-08-03 Thin-film embedded capacitance, method for manufacturing thereof, and a printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005227798A JP4708905B2 (ja) 2005-08-05 2005-08-05 薄膜エンベディッドキャパシタンス、その製造方法、及びプリント配線板

Publications (2)

Publication Number Publication Date
JP2007042989A JP2007042989A (ja) 2007-02-15
JP4708905B2 true JP4708905B2 (ja) 2011-06-22

Family

ID=37717428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005227798A Expired - Fee Related JP4708905B2 (ja) 2005-08-05 2005-08-05 薄膜エンベディッドキャパシタンス、その製造方法、及びプリント配線板

Country Status (2)

Country Link
US (1) US7310238B2 (ja)
JP (1) JP4708905B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008133243A1 (ja) * 2007-04-23 2010-07-29 三井金属鉱業株式会社 Bst系誘電層、そのbst系誘電層を備えるキャパシタ層形成材、電極回路付キャパシタ層構成部材及び内蔵キャパシタ回路を備えるプリント配線板
US9455088B2 (en) 2011-12-21 2016-09-27 3M Innovative Properties Company Resin composition and dielectric layer and capacitor produced therefrom
JP6610159B2 (ja) 2015-10-20 2019-11-27 Tdk株式会社 薄膜キャパシタ

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0387055A (ja) * 1989-08-30 1991-04-11 Nec Corp 薄膜コンデンサおよびその製造方法
JPH03101260A (ja) * 1989-09-14 1991-04-26 Nec Corp 薄膜コンデンサ
JPH06333772A (ja) * 1993-03-25 1994-12-02 Matsushita Electric Ind Co Ltd 薄膜コンデンサ及びその製造方法
JPH09205179A (ja) * 1996-01-25 1997-08-05 Nec Corp 薄膜回路素子およびその製造方法
JPH09331035A (ja) * 1996-06-07 1997-12-22 Sharp Corp 誘電体薄膜キャパシタ素子及びその製造方法
JPH10242408A (ja) * 1996-12-26 1998-09-11 Sony Corp 誘電体キャパシタ、不揮発性メモリおよび半導体装置
JPH11243032A (ja) * 1998-02-25 1999-09-07 Kyocera Corp 薄膜コンデンサ
JP2002231901A (ja) * 2001-01-31 2002-08-16 Fujitsu Ltd 容量素子及びその製造方法並びに半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1589799B2 (de) * 1966-12-06 1971-05-19 Fujitsu Ltd , Kawasaki (Japan) Verfahren zur herstellung von fest elktrolytkondensatoren
US3684543A (en) * 1970-11-19 1972-08-15 Patricia J Barbato Recoating of electrodes
JP3164685B2 (ja) 1993-02-23 2001-05-08 沖電気工業株式会社 半導体記憶装置の製造方法
JP3460347B2 (ja) * 1994-03-30 2003-10-27 松下電器産業株式会社 半導体装置の製造方法
JPH09139480A (ja) * 1995-01-27 1997-05-27 Toshiba Corp 薄膜キャパシタおよびこれを用いた半導体記憶装置
US6266227B1 (en) * 1998-08-26 2001-07-24 Kyocera Corporation Thin-film capacitor
US6207522B1 (en) * 1998-11-23 2001-03-27 Microcoating Technologies Formation of thin film capacitors
US6282356B1 (en) * 1999-04-07 2001-08-28 Agere Systems Optoelectronics Guardian Corp. Optical waveguide device with enhanced stability
JP2001015918A (ja) 1999-07-02 2001-01-19 Ibiden Co Ltd 多層プリント配線板およびその製造方法
US6518609B1 (en) * 2000-08-31 2003-02-11 University Of Maryland Niobium or vanadium substituted strontium titanate barrier intermediate a silicon underlayer and a functional metal oxide film
US6596599B1 (en) * 2001-07-16 2003-07-22 Taiwan Semiconductor Manufacturing Company Gate stack for high performance sub-micron CMOS devices
US6833617B2 (en) * 2001-12-18 2004-12-21 Hitachi, Ltd. Composite material including copper and cuprous oxide and application thereof
US6885541B2 (en) * 2003-06-20 2005-04-26 Ngk Spark Plug Co., Ltd. Capacitor, and capacitor manufacturing process
US7193838B2 (en) * 2003-12-23 2007-03-20 Motorola, Inc. Printed circuit dielectric foil and embedded capacitors
US7416994B2 (en) * 2005-06-28 2008-08-26 Micron Technology, Inc. Atomic layer deposition systems and methods including metal beta-diketiminate compounds

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0387055A (ja) * 1989-08-30 1991-04-11 Nec Corp 薄膜コンデンサおよびその製造方法
JPH03101260A (ja) * 1989-09-14 1991-04-26 Nec Corp 薄膜コンデンサ
JPH06333772A (ja) * 1993-03-25 1994-12-02 Matsushita Electric Ind Co Ltd 薄膜コンデンサ及びその製造方法
JPH09205179A (ja) * 1996-01-25 1997-08-05 Nec Corp 薄膜回路素子およびその製造方法
JPH09331035A (ja) * 1996-06-07 1997-12-22 Sharp Corp 誘電体薄膜キャパシタ素子及びその製造方法
JPH10242408A (ja) * 1996-12-26 1998-09-11 Sony Corp 誘電体キャパシタ、不揮発性メモリおよび半導体装置
JPH11243032A (ja) * 1998-02-25 1999-09-07 Kyocera Corp 薄膜コンデンサ
JP2002231901A (ja) * 2001-01-31 2002-08-16 Fujitsu Ltd 容量素子及びその製造方法並びに半導体装置

Also Published As

Publication number Publication date
JP2007042989A (ja) 2007-02-15
US7310238B2 (en) 2007-12-18
US20070030627A1 (en) 2007-02-08

Similar Documents

Publication Publication Date Title
JP4332533B2 (ja) キャパシタ内蔵型プリント回路基板およびその製造方法
KR100834833B1 (ko) 커패시터, 커패시터 내장 회로기판 및 그들 제조 방법
US7485411B2 (en) Method for manufacturing printed circuit board with thin film capacitor embedded therein
JP4324615B2 (ja) プリント回路埋め込みコンデンサ
JP5267268B2 (ja) 薄膜コンデンサ及びその製造方法
JP4406420B2 (ja) 薄膜キャパシタが内蔵された印刷回路基板及びその製造方法
JP2018093061A (ja) 電子部品及び電子部品製造方法
JP4770627B2 (ja) キャパシタの製造方法
JP4770628B2 (ja) キャパシタの製造方法
JP2011129665A (ja) 積層配線基板の製造方法
JP4708905B2 (ja) 薄膜エンベディッドキャパシタンス、その製造方法、及びプリント配線板
JP4184409B2 (ja) プリント回路誘電箔及び埋設キャパシタ
US7886436B2 (en) Thin film capacitor-embedded printed circuit board and method of manufacturing the same
JP4184407B2 (ja) 回路板用剥離性箔
JP2000323845A (ja) 電子回路実装用基板の製造方法
JP2011114233A (ja) 積層配線基板とその製造方法
JP2012212761A (ja) 電気抵抗膜付き金属箔及びその製造方法
US20210265116A1 (en) Thin film capacitor, circuit board incorporating the same, and thin film capacitor manufacturing method
JP5005599B2 (ja) 電子部品及び電子部品モジュール
JPH11195552A (ja) 薄型コンデンサとその製造方法
JP2001291638A (ja) チップコンデンサ
JP4467612B2 (ja) コンデンサ素子内蔵多層配線基板
KR20170100198A (ko) 단층 박막 커패시터 및 이의 제조 방법
JP4680332B2 (ja) チップコンデンサの製造方法
JP4429282B2 (ja) コンデンサ素子内蔵配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101014

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110317

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees