JP3460347B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3460347B2
JP3460347B2 JP32766794A JP32766794A JP3460347B2 JP 3460347 B2 JP3460347 B2 JP 3460347B2 JP 32766794 A JP32766794 A JP 32766794A JP 32766794 A JP32766794 A JP 32766794A JP 3460347 B2 JP3460347 B2 JP 3460347B2
Authority
JP
Japan
Prior art keywords
etching
film
platinum
gas
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32766794A
Other languages
English (en)
Other versions
JPH0817806A (ja
Inventor
省二 松元
能久 長野
恭博 嶋田
康文 井筒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP32766794A priority Critical patent/JP3460347B2/ja
Priority to TW084102580A priority patent/TW297925B/zh
Priority to KR1019950006825A priority patent/KR100188445B1/ko
Priority to US08/412,563 priority patent/US5527729A/en
Priority to CN95103180A priority patent/CN1076517C/zh
Priority to US08/571,732 priority patent/US5599424A/en
Publication of JPH0817806A publication Critical patent/JPH0817806A/ja
Application granted granted Critical
Publication of JP3460347B2 publication Critical patent/JP3460347B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体集積回路のチップ
に内蔵される高誘電体膜または強誘電体膜を容量絶縁膜
とする容量素子を備える半導体装置の製造方法に関す
る。
【0002】
【従来の技術】近年、電磁波雑音である不要輻射低減対
策に有効な高誘電体容量素子内蔵マイコンや、低動作電
圧、かつ高速書き込み・読み出し可能な強誘電体不揮発
性RAMの開発がさかんに行われている。これら高誘電
体または強誘電体材料は主に金属酸化物の焼結体からな
り、反応性に富む酸素を多く含有している。このような
誘電体薄膜よりなる容量絶縁膜を用いて容量素子を形成
する場合、電極にはきわめて反応性が少ない白金やパラ
ジウム等の貴金属電極が必要となる。従来、白金やパラ
ジウムのエッチングは王水によるウエットエッチングや
Arによるイオンミリング等の等方性エッチングが行わ
れてきた。しかしながら、王水によるウェットエッチン
グ、およびイオンミリングは等方性エッチングであるた
めに加工精度が悪くなるという問題がある。特にイオン
ミリングでは白金と酸化珪素等の下地のエッチング速度
がほぼ同じであるため、下地もエッチングされるという
問題がある。
【0003】そのため近年、加工精度を向上させるた
め、ドライエッチングによる白金膜や金属酸化物誘電体
薄膜の微細加工技術に関する研究開発が盛んに行われて
おり、エッチングガスとして塩素(Cl2)や臭化水素
(HBr)を用いたものが報告されている(1991年
秋期応用物理学会予稿集9p−ZF−17第516ペー
ジ、1993年春期応用物理学会予稿集30a−ZE−
3第577ページ)。
【0004】以下従来の半導体装置の製造方法につい
て、図面を参照しながら説明する。図8(a)〜(c)
は従来の半導体装置の製造方法を説明するためのもので
あり、図8(a)に示すように、回路素子1および配線
2等が形成されたシリコン基板3の上面に絶縁膜として
酸化珪素膜4が設けられ、さらにその上面に第1の白金
膜5、高誘電体または強誘電体よりなる膜(以下誘電体
膜という)6および第2の白金膜7が順次形成されてい
る。
【0005】なお、図8(a)および図8(b)に示す
ように、製造工程において酸化珪素膜4は回路素子1ま
たは配線2の形状に応じてその表面に凹部8または凸部
9を生じており、その凹凸面上に誘電体膜6がスピンコ
ート法により設けられているため、酸化珪素膜4の凹部
8の部分の誘電体膜6はその膜厚が厚くなり、凸部9の
上面にある誘電体膜6の膜厚は薄くなっている。
【0006】つぎに図8(b)に示すように、第2の白
金膜7と誘電体膜6が塩素(Cl2)や臭化水素(HB
r)をエッチングガスとするドライエッチング法により
エッチングされて上電極7a、容量絶縁膜6aが形成さ
れる。エッチング装置としては、マグネトロンRIE
(リアクティブ・イオン・エッチング)モードのドライ
エッチング装置が使用される。つぎに同様のエッチング
法を用いて第1の白金膜5をエッチングすることにより
下電極5aが得られ、容量素子が形成される。つぎに図
に示さない以降の工程において容量素子の保護膜、電極
配線、電極配線上の保護膜が順次形成されて半導体装置
が完成する。
【0007】つぎにエッチングガスとして塩素ガスを使
用したときの白金、高誘電体(BaSrTiO3、以下
BSTという)およびレジストのエッチング特性の一例
について説明する。
【0008】図9はエッチングガスとして塩素ガスを使
用したときの白金、BST、レジストのエッチング速度
の高周波電力依存性を示すものである。
【0009】この図において、横軸は高周波電力、縦軸
は白金、BSTおよびレジストのエッチング速度をそれ
ぞれ示している。
【0010】エッチング装置としては、マグネトロンR
IE(リアクティティブ イオンエッチング)モードの
ドライエッチング装置を使用した。
【0011】このときのエッチング条件は、塩素ガス流
量20sccm、ガス圧力は1Pa、高周波電力は20
0Wから600Wの範囲とし、エッチング中の基板温度
は基板裏面He冷却方式を用いているため20℃以下と
なっている。
【0012】この図より明らかなように、高周波電力を
200Wから600Wまで上昇するにつれて、白金のエ
ッチング速度は30nm/分から100nm/分に速く
なり、また、BSTのエッチング速度は20nm/分か
ら70nm/分に、レジストのエッチング速度は200
nm/分から350nm/分にというようにそれぞれ速
くなっていることが分かる。
【0013】このときの白金のレジストに対するエッチ
ング速度比(白金/レジスト)は高周波電力を200W
から600Wと、高くするにつれて0.15から0.29
と上昇している。またBSTのレジストに対するエッチ
ング速度比(BST/レジスト)は0.10から0.20
となっているが、いずれの条件においてもレジストのエ
ッチング速度は、白金およびBSTに比べて非常に速
い。
【0014】高周波電力を600W印加した際の条件下
で白金(膜厚200nm)とBST(膜厚200nm)
をエッチングするのに要する時間は4分52秒である。
このエッチング時間中におけるレジストの膜減り量はレ
ジストのエッチング速度から換算して1703nmと非
常に大きい値となる。
【0015】したがって、レジストの膜厚が1700n
m以下では、白金とBSTのエッチング中にレジストが
すべてエッチングされてしまうこととなる。これを防止
するには厚膜レジスト(約3μm以上)の使用が必要で
あった。
【0016】
【発明が解決しようとする課題】しかしながら上述のよ
うにエッチングガスとして塩素ガスを使用した場合、白
金およびBSTのエッチング速度に比べて、レジストの
エッチング速度が非常に速いため、必要とする膜厚の白
金およびBSTをエッチングする間にレジスト膜もいち
じるしくエッチングされることとなり、したがって、厚
膜レジストを用いる必要があった。しかしながら、厚膜
レジストを用いると、解像度が悪くなり、微細パターン
形成が非常に困難になる。
【0017】また、酸化珪素膜に対するエッチング速度
は白金膜に対するエッチング速度より約2.5倍も速
く、図8(c)に示すように、下電極5aを形成すると
きに、その下地である酸化珪素膜4が大きくエッチング
されてしまうという課題を有していた。
【0018】すなわち、図8(b),(c)に示すよう
に、酸化珪素膜4の凹部8の上面にある第1の白金膜5
の厚い部分を完全にエッチング除去する前に、酸化珪素
膜4の凸部9の上面にある第1の白金膜5の薄い部分を
エッチングしてしまったエッチングガスは、急速にその
下にある酸化珪素膜4をエッチングし、回路素子1のゲ
ート電極1aや配線2に到達すると、これらをエッチン
グして、トランジスタ等の回路素子1を動作不能として
しまうという課題を有していた。
【0019】またアルゴンガスをエッチングガスとする
イオンミリングでは、第2の白金膜7および誘電体膜6
と酸化珪素膜4よりなるその下地とのエッチング速度比
が低く、そのため上電極用の第2の白金膜7、誘電体膜
6および下電極用の第1の白金膜5で構成された容量素
子のエッチングを第2の白金膜7および誘電体膜6のエ
ッチング工程と、第1の白金膜5のエッチング工程との
2工程で行う場合、第1の白金膜5上でエッチングを停
止することが非常にむずかしいものとなる。
【0020】さらにドライエッチングによる白金と強誘
電体のエッチングには、エッチング速度が遅く、そのた
め装置のスループットが低いという課題もあった。
【0021】本発明は上記従来の問題点を解決するもの
であり、レジストのエッチング速度を遅くし、白金およ
び誘電体のレジストに対するエッチング速度比を大きく
することにより、また白金と誘電体を速いエッチング速
度で選択的にドライエッチングすることにより得ること
ができる容量素子を備える半導体装置の製造方法を提供
することを目的とする。
【0022】さらにこの容量素子の下電極を形成する工
程でオーバーエッチング時間を十分に確保しても下地の
酸化珪素膜はほとんどエッチングされず、したがって回
路素子や配線等が完全に保護され、信頼性に優れた半導
体装置を得ることができる製造方法を提供することを目
的とする。
【0023】
【課題を解決するための手段】上記目的を達成するため
に本発明は、回路素子や配線等が形成された基板上に絶
縁膜、第1の金属膜、誘電体膜および第2の金属膜を形
成し、第2の金属膜および誘電体膜をドライエッチング
して上電極および容量絶縁膜を形成した後、第1の金属
膜をドライエッチングして下電極を形成する工程を有
し、かつ少なくとも第2の金属膜のドライエッチングに
使用するエッチングガスとしてハロゲン化水素と酸素を
含有する混合ガスを用いたものであり、エッチングガス
中のハロゲン化水素と酸素の総量に対する酸素の比率が
10%〜35%としたものである。
【0024】またハロゲン化水素として臭化水素を使用
するものであり、またクロロホルム等の炭化水素を含む
ガスをエッチングガスとして使用するものである。
【0025】また本発明は基板上に設けた絶縁膜として
酸化珪素膜を使用し、第1の金属膜および第2の金属膜
として白金膜またはパラジウム膜を使用するものであ
り、第2の金属膜および誘電体膜のドライエッチングを
そのエッチンング速度が速くなるところの5Paを越え
ない低圧力領域で行うものである。
【0026】さらに本発明は、回路素子や配線等が形成
された基板上に絶縁膜、第1の金属膜、誘電体膜および
第2の金属膜を形成し、第2の金属膜および誘電体膜を
エッチング速度の速い低圧力領域でドライエッチングし
て上電極および容量絶縁膜を形成した後、第1の金属膜
が露出したところでその第1の金属膜上に残った誘電体
膜の未エッチング部分を金属膜のエッチング速度が遅い
高圧力領域で除去したのちマスクパターンを形成し、第
1の金属膜をエッチング速度の速い低圧力領域でドライ
エッチングして下電極を形成するものである。
【0027】
【作用】したがって本発明によれば、エッチングガスと
してハロゲン化水素と酸素の混合ガスを使用しているた
めに、酸化珪素膜に対するエッチング速度を白金膜やパ
ラジウム膜よりなる第2の金属膜に対するエッチング速
度よりも十分遅くすることができるため、第2の金属膜
の下地の酸化珪素膜の過度なエッチングを防止すること
ができ、酸化珪素膜の下部に設けられている回路素子や
配線へのダメージをなくすことが可能となり、したがっ
て信頼性に優れた半導体装置を歩留まり良く製造するこ
とができる。また白金と強誘電体のエッチング速度を制
御することによって装置のスループットを向上すること
ができる。
【0028】さらにレジストに対するエッチング速度を
遅くし、白金および誘電体のレジストに対するエッチン
グ速度比を大きくすることができる。したがって従来の
厚膜レジスト(約3μm以上)の代わりに、通常のレジ
スト膜厚(一般的に約1.2μmから約2.0μm)のマ
スク材料を用いて白金および誘電体のエッチングをする
ことが可能となる。
【0029】
【実施例】以下本発明の第1の実施例について、図1、
図2とともに図8と同一部分には同一符号を付して説明
を省略し、相違する点について説明する。
【0030】図1(a)〜(d)および図2(a)〜
(c)は本発明の第1の実施例における半導体装置の製
造方法を示す工程断面図であり、本図では図8に示す回
路素子1および配線2は省略し、容量素子の部分につい
てのみ説明する。
【0031】まず、図1(a)に示すように、シリコン
等よりなる基板3の上面に酸化珪素膜等の絶縁膜4を設
け、さらにその上面に第1の白金膜5を200nmの厚
さで設け、その上に高誘電体または強誘電体などよりな
る誘電体膜6を200nmの厚さで、さらにその上に第
2の白金膜7を200nmの厚さで形成する。なお、誘
電体膜6はスピンコート法で形成した。つぎに第2の白
金膜7上に設けた第1のレジスト膜10を介して第2の
白金膜7および誘電体膜6をドライエッチング法により
エッチングして上電極7a、容量絶縁膜6aを形成する
ことにより、図1(b)に示すような形状に加工され
る。つぎに図1(c)に示すように、この上電極7a、
容量絶縁膜6aおよび第1の白金膜5の一部を第2のレ
ジスト膜11により被覆して臭化水素と酸素との混合ガ
スを用いて第1の白金膜5をエッチングし、図1(d)
に示すように下電極5aを形成する。
【0032】つぎに図2(a)に示すように層間絶縁膜
12を全面に塗布した後、下電極5aの上部と上電極7
aの上部の層間絶縁膜12にそれぞれコンタクトホール
13a,13bを開口し(図2(b))、これらのコン
タクトホール13a,13bを介してそれぞれ下電極5
aまたは上電極7aと接続する電極配線14a,14b
を形成して容量素子が完成する(図2(c))。
【0033】つぎに、酸化珪素膜4と白金膜5,7をド
ライエッチングする工程において、エッチングガスとし
て臭化水素と酸素との混合ガスを使用する場合について
説明する。
【0034】図3は臭化水素と酸素との混合ガスを使用
したときの白金および酸化珪素の被エッチング速度を示
す。図において、左側縦軸は白金および酸化珪素の被エ
ッチング速度、右側縦軸は白金と酸化珪素とのエッチン
グ選択比(白金のエッチング速度/酸化珪素のエッチン
グ速度)、横軸は臭化水素と酸素よりなるエッチングガ
ス総流量に占める酸素流量の割合を示している。なお、
エッチング装置としてはマグネトロンRIE(リアクテ
ィブ・イオン・エッチング)モードのドライエッチング
装置を使用し、エッチング時の高周波電力は400W、
圧力は1.33Paである。
【0035】図3に示すように、臭化水素のみをエッチ
ングガスとして使用した場合の酸化珪素に対するエッチ
ング速度は80nm/分となり、クロロホルムをエッチ
ングガスとして使用する場合に比べて約1/2に減少し
ており、かつ白金に対するエッチング速度(90nm/
分)とほぼ同じレベルとなっている。すなわち白金と酸
化珪素とのエッチング選択比は約1まで改善される。
【0036】さらにエッチングガスの総流量に対して約
30%の酸素を臭化水素に混合させると、臭化水素のみ
の場合に比べて白金に対するエッチング速度にほとんど
変化はないが、酸化珪素に対するエッチング速度は約1
/3に減少する。すなわち白金と酸化珪素とのエッチン
グ選択比は3以上に改善される。なお、実用上は選択比
が1.5以上あれば安定した工程維持ができるため、エ
ッチングガスの総流量に対する酸素の量は10%〜35
%の範囲から選択してよい。
【0037】したがって、白金を臭化水素と酸素との混
合ガスを用いてドライエッチングすることにより、酸化
珪素が臭素および酸素と反応して不揮発性化合物を生
じ、酸化珪素膜4上に堆積されて酸化珪素膜4に対する
エッチング速度を低下させ、第1の白金膜5のみを選択
的にエッチングすることができる。すなわち、第1の白
金膜5を完全にエッチング除去しても酸化珪素膜4は従
来のように大きくエッチングされることがなく、酸化珪
素膜4の下部に設けられている回路素子や配線へのダメ
ージをなくすことが可能となる。
【0038】なお、本実施例では上電極7aおよび下電
極5aとして白金膜を用いた場合について説明したが、
パラジウム等の反応性が少ない金属を使用しても同様の
効果を得ることができる。
【0039】さらに臭化水素に混合するガスとして酸素
ガスを用いたが、酸素を含む化合物ガスを用いることも
可能である。
【0040】このように本実施例によれば、白金等より
なる下電極5aの形成時にエッチングガスとして臭化水
素等のハロゲン化水素と酸素との混合ガスを使用してい
るために、白金等の第1の金属膜5のみを選択的にエッ
チング除去し、酸化珪素膜4のエッチングが抑制され、
酸化珪素等の絶縁膜4の下部に設けられている回路素子
や配線等が損傷されることがない。
【0041】つぎに本発明の第2の実施例について説明
する。本実施例における半導体装置の製造方法は図1お
よび図2に示した第1の実施例の場合と同様であり、第
1の実施例と相違する点は白金および誘電体のエッチン
グガスとしてクロロホルムを使用する点である。
【0042】以下、本実施例における白金および誘電体
のドライエッチングにおいてエッチングガスとしてクロ
ロホルム(CHCl3)を使用する場合について説明す
る。
【0043】図4はエッチングガスとして、クロロホル
ム(CHCl3)を使用したときの白金、BSTおよび
レジストに関するエッチング速度の高周波電力依存性を
示すものである。図4において、横軸は高周波電力、縦
軸は白金、BST、レジストのそれぞれエッチング速度
を示している。
【0044】エッチング装置としては、マグネトロンR
IE(リアクティティブ イオンエッチング)モードの
ドライエッチング装置を使用した。
【0045】このときのエッチング条件は、クロロホル
ム(CHCl3)流量20sccm、ガス圧力は1P
a、高周波電力は200Wから600Wの範囲である。
【0046】図4に示すように、高周波電力が200W
から600Wへと上昇するにつれて白金のエッチング速
度が10nm/分から70nm/分に速くなることがわ
かる。BSTのエッチング速度は15nm/分から75
nm/分に、レジストのエッチング速度は40nm/分
から80nm/分にそれぞれ速くなっている。
【0047】このときの白金のレジストに対するエッチ
ング速度比(白金/レジスト)は、高周波電力を200
Wから600Wに高くするにつれて0.25から0.88
と大きくなる。BSTのレジストに対するエッチング速
度比(BST/レジスト)は0.38から0.94と大き
くなる。
【0048】白金(膜厚200nm)とBST(膜厚2
00nm)をエッチングするのに要する時間は、高周波
電力600W負荷の条件下で5分32秒である。このエ
ッチング時間におけるレジストの膜減り量はレジストの
エッチング速度換算から443nmとなり、従来のレジ
ストの膜減り量1703nmに比較していちじるしく改
善されていることがわかる。
【0049】以上のように本実施例によれば、白金、B
STのエッチングにエッチングガスとしてクロロホルム
(CHCl3)を使用することにより、レジストのエッ
チング速度を遅くし、白金およびBSTのレジストとの
エッチング速度比を大きくすることができる。このこと
によって、従来、マスク材料として厚膜レジスト(約3
μm以上)を使用していたが、通常のレジスト膜厚(一
般的に約1.2μmから約2.0μm)で、白金およびB
STのエッチングが可能となる。
【0050】したがって、レジストの解像度を劣化させ
ることなく、加工精度のよい微細パターンの形成が可能
となる。
【0051】塩素ガスを用いた場合、レジストの構成元
素である炭素(C)および水素(H)が塩素ガスと反応
し、CCl4、HClが生成、離脱、排気されることで
エッチングが進むと考えられ、したがってレジストのエ
ッチング速度が速くなる。
【0052】一方、クロロホルムガスを用いた場合、ガ
ス中にC、Hが含まれているため、レジスト中の炭素お
よび水素との反応性が低いか、またはエッチング中にC
Hからなる膜が重合され、レジスト上に堆積されながら
エッチングが進行するため、エッチング速度が遅くなる
と考えられる。
【0053】本実施例では、エッチングガスとしてクロ
ロホルム(CHCl3)単体を使用した例について述べ
たが、クロロホルム以外の炭化水素を含むガスを用いて
も同様の効果を得ることができる。
【0054】また塩素ガスとクロロホルムの混合ガス、
臭化水素とクロロホルムの混合ガスについても同様の効
果が得られる。
【0055】つぎに本発明の第3の実施例について図
5、図6および図7を用いて説明する。図5は本実施例
においてエッチングガスとして塩素ガスとクロロホルム
の混合ガスを使用したときの白金のエッチング速度のガ
ス圧力依存性を示すものであり、同図において横軸はガ
ス圧力、縦軸は白金のエッチング速度を示している。
【0056】エッチング装置としては、マグネトロンR
IE(リアクティティブ・イオン・エッチング)モード
のドライエッチング装置を使用した。
【0057】このときのエッチング条件は、エッチング
ガス流量が20sccm、高周波電力が600Wであ
る。エッチング中の基板の温度は、基板裏面ヘリウム
(He)冷却方式を用いているため、20℃以下であ
る。
【0058】この図から明らかなように、白金のエッチ
ング速度はガス圧力が5Paから1Paへと低くなるに
従って30nm/分から100nm/分へと急激に速く
なる。一方、ガス圧力が5Paから50Paへと高くな
るに従って、そのエッチング速度が30nm/分以下か
ら5nm/分へと遅くなる。
【0059】以下、白金のエッチング速度のガス圧力領
域による違いについて説明する。白金のドライエッチン
グでは1〜5Paの低圧力領域では物理的なスパッタエ
ッチングが強くなり、圧力が低くなるにつれて急激にエ
ッチング速度が速くなる。また、5〜50Paの高圧力
領域では、物理的なスパッタエッチングが弱く、エッチ
ングガスと白金との化学的なエッチングが進行している
と考えられるが、そのエッチング速度は非常に遅い。
【0060】このように本実施例によれば、白金のエッ
チングにおいて、エッチング中の圧力を1Paから5P
aの低圧力領域で行うことにより白金のエッチング速度
を急激に速くすることができる。
【0061】つぎに図6は、エッチングガスとして塩素
ガスとクロロホルムの混合ガスを使用したときの、誘電
体のエッチング速度のガス圧力依存性を示すものであ
り、同図において横軸はガス圧力で、縦軸は誘電体のエ
ッチング速度を示している。
【0062】本実施例では誘電体としてBaSrTiO
3(BST)を用いた例について説明する。エッチング
装置としてはマグネトロンRIEモードのドライエッチ
ング装置を使用した。このときのエッチング条件は、エ
ッチングガス流量が20sccm、高周波電力が600
Wである。エッチング中の基板温度は、基板裏面He冷
却方式を用いているため、20℃以下である。
【0063】図から明らかなように、誘電体のエッチン
グ速度はガス圧力が5Paから1Paへと低くなるに従
って30nm/分から60nm/分へと速くなる。一
方、ガス圧力が5Paから50Paへと高くなるに従っ
て、そのエッチング速度は30nm/分から15nm/
分へと徐々に遅くなる。
【0064】つぎに誘電体のエッチング速度のガス圧力
領域による違いについて説明する。誘電体のドライエッ
チングでは1〜5Paの低圧力領域では物理的なスパッ
タエッチングが強くなり、圧力が低くなるにつれて急激
にエッチング速度が速くなる。また5〜50Paの高圧
力領域では、物理的なスパッタエッチングは弱くなり、
エッチングガスと誘電体との化学的なエッチングが進行
していると考えられる。
【0065】図7に誘電体エッチング中の発光強度のガ
ス圧力依存性を示す。このときのエッチング条件は図6
で示したエッチング条件と同様である。図において横軸
はガス圧力、縦軸は発光強度を示している。
【0066】エッチング中の発光は波長396.1nm
のSrClの発光と波長419.2nmのTiClの発
光が観察された。
【0067】エッチング中の発光強度はSrClの発光
強度がガス圧力に関係なく0.5で一定であり、TiC
lの発光強度もガス圧力に依存せず0.6で一定であ
る。
【0068】このことから、誘電体のエッチングメカニ
ズムは、エッチング速度がほぼ一定の5〜50Paの高
圧力領域では化学的エッチングによるものであることが
わかる。またエッチング速度が急激に速くなる1〜5P
aの低圧力領域では図7に示す発光強度が高圧力領域と
変わらないために、化学的な反応性エッチングに物理的
なスパッタエッチングによる効果が加わったものである
といえる。したがって、この効果分だけ低圧力領域では
エッチング速度が速くなる。
【0069】このことから1〜5Paの低圧力領域で条
件設定することにより、エッチング速度を速くすること
ができ、装置のスループットを向上することが可能とな
る。
【0070】このように本実施例によれば、誘電体をエ
ッチングする場合、1〜5Paの低圧力領域で誘電体の
エッチング速度を急激に速くすることができ、また5〜
50Paの高圧力領域において化学的なエッチングを行
うことができる。
【0071】つぎに本発明の第4の実施例について説明
する。本実施例の半導体装置の製造方法における工程は
図1に示すものと同様であるため、以下製造方法の条件
と手段について説明する。
【0072】シリコン等の基板上に形成した絶縁膜4上
に、まず下電極用の第1の白金膜5を200nmの厚さ
に堆積し、この第1の白金膜5上に誘電体膜6を180
nmの厚さに堆積したのち、この誘電体膜6上に上電極
用の第2の白金膜7を200nmの厚さに形成する。
【0073】つぎに第2の白金膜7上に第1のレジスト
膜10を形成し、第2の白金膜7と誘電体膜6のエッチ
ングをし、第1の白金膜5が露出した時点でエッチング
を停止する。このとき誘電体膜6とその下にある第1の
白金膜5とのエッチング速度比が高いことが必要とな
る。つぎに下電極5aを形成するための第2のレジスト
11を形成し、第1の白金膜5のエッチングをする。こ
の工程において第2の白金膜7および第1の白金膜5の
2箇所で層間絶縁膜12を介してその上層に設けられる
電極配線14a,14bとコンタクトをとるため、第1
の白金膜5の面積を広くする必要がある。
【0074】したがって、第2の白金膜7および誘電体
膜6をエッチングする工程では、最初、第2の白金膜7
については、白金のエッチング速度が速くなる低圧力領
域でエッチングをする。このときのエッチング条件はエ
ッチングガスの流量が20sccm、ガス圧力が1P
a、高周波電力が600W、エッチング時間が2分であ
る。つぎに誘電体膜6のエッチングを最初エッチング速
度が速くなる低圧力領域で行う。このときのエッチング
条件はエッチングガスの流量が20sccm、ガス圧力
が1Pa、高周波電力が600W、エッチング時間が3
分である。つぎに第1の白金膜5が露出したところで、
その白金膜5の上面にエッチングされずに残っている誘
電体膜6を白金膜5がエッチングされない高圧力領域に
おいて化学的なエッチングによってエッチング除去す
る。
【0075】このときのエッチング条件は、エッチング
ガスの流量を20sccm、ガス圧力を50Pa、高周
波電力を600W、エッチング時間を1分とした。
【0076】本実施例において、誘電体と白金とのエッ
チング速度比は、ガス圧力1Paから50Paへと高く
なるに従って、0.6から3へと高くなる。
【0077】このようにエッチングガスの圧力領域を変
えることにより、白金と誘電体の選択的なエッチングが
可能となる。
【0078】つぎに第1の白金膜5をエッチングする工
程では、白金のエッチング速度が速い低圧力領域でエッ
チングをする。このときのエッチング条件は、エッチン
グガスの流量を20sccm、ガス圧力を1Pa、高周
波電力を600W、エッチン時間を2分とした。
【0079】なお、上記第3、第4の実施例においては
エッチングガスとして塩素ガスとクロロホルムの混合ガ
スを用いた例について説明したが、エッチングガスとし
て塩素ガスを単体で使用した場合でも、ドライエッチン
グの過程において圧力領域を上記第3、第4の実施例と
同様に制御することにより同等の効果を得ることは可能
である。
【0080】このように本実施例によれば、エッチング
ガスの圧力領域を制御することにより、必要とする白金
と誘電体のエッチング速度を得ることができ、また必要
とする白金と誘電体のエッチング速度比を得ることも可
能である。
【0081】このことにより、上電極用の第2の白金膜
7、誘電体6および下電極用の第1の白金膜5より構成
される容量素子を精度よく、かつ容易に形成することが
できる。
【0082】
【発明の効果】本発明は、回路素子や配線等が形成され
た基板上に絶縁膜、第1の金属膜、誘電体膜および第2
の金属膜を形成し、前記第2の金属膜および誘電体膜を
ドライエッチングして上電極および容量絶縁膜を形成し
た後、第1の金属膜をドライエッチングして下電極を形
成する工程を有し、かつ少なくとも第2の金属膜をハロ
ゲン化水素と酸素を含有する混合ガスを用いてドライエ
ッチングして下電極を形成することにより、酸化珪素よ
りなる絶縁膜のエッチング速度を低下させることがで
き、絶縁膜の下に形成されている回路素子や配線に悪影
響を与えることなく、したがってきわめて信頼性に優れ
た半導体装置を製造することができる。
【0083】また金属膜、誘電体膜のエッチングガスと
してクロロホルム(CHCl3)を使用することで、レ
ジストのエッチング速度を遅くすることができ、かつ金
属膜および誘電体膜のエッチング速度を速くすることが
できる。そのため厚膜レジスト(約3μm以上)を必要
とせず、通常のレジスト膜厚(約1.2μm〜約2μ
m)で金属膜および誘電体膜のエッチングが可能とな
る。
【0084】したがって、レジストの解像度の劣化を防
止することができ、加工精度のよい微細パターンの形成
が可能となる半導体装置の製造方法を実現できる。
【0085】さらに本発明によれば従来、非常にエッチ
ング速度の遅い金属膜および誘電体のエッチング速度を
速くすることができ、したがって装置のスループットを
向上することができる。
【0086】また、エッチングガスの圧力領域を制御す
ることで、金属膜と誘電体に対する必要なエッチング速
度が得られ、また必要とする金属膜と誘電体のエッチン
グ速度比を得ることが可能となり、上電極用の金属膜、
誘電体膜および下電極用の金属膜よりなる容量素子を精
度よく、容易に形成することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例の前半工程を説明する工
程断面図
【図2】本発明の第1の実施例の後半工程を説明する工
程断面図
【図3】本発明の第1の実施例において使用したエッチ
ングガスとエッチング速度との関係を示す特性図
【図4】本発明の第2の実施例においてエッチングガス
としてクロロホルムを使用したときの白金、BST、レ
ジストのエッチング速度と高周波電力との関係を示す特
性図
【図5】本発明の第3の実施例において白金のエッチン
グ速度とエッチングガス圧力との関係を示す特性図
【図6】本発明の第3の実施例において誘電体のエッチ
ング速度とエッチングガス圧力との関係を示す特性図
【図7】本発明の第3の実施例において誘電体エッチン
グ中の発光強度とエッチングガス圧力との関係を示す特
性図
【図8】従来の半導体装置の製造方法を説明する工程断
面図
【図9】従来の製造方法においてエッチングガスとして
塩素ガスを使用したときの白金、BST、レジストのエ
ッチング速度と高周波電力との関係を示す特性図
【符号の説明】
1 回路素子 2 配線 3 シリコン基板(基板) 5 第1の白金膜(第1の金属膜) 5a 下電極 6 誘電体膜 6a 容量絶縁膜 7 第2の白金膜(第2の金属膜) 7a 上電極
フロントページの続き (72)発明者 井筒 康文 大阪府高槻市幸町1番1号 松下電子工 業株式会社内 (56)参考文献 特開 平5−90607(JP,A) 特開 平2−288367(JP,A) 特開 平4−234116(JP,A) 特開 平5−217955(JP,A) 特開 平4−67624(JP,A) 特開 平4−127428(JP,A) 特開 平6−151383(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/3065 H01L 21/822

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 回路素子や配線等が形成された基板上に
    絶縁膜、第1の金属膜、高誘電体または強誘電体よりな
    誘電体膜および白金膜またはパラジウム膜である第2
    の金属膜を形成し、前記第2の金属膜上にレジスト膜を
    形成し、前記レジスト膜をマスクとして前記第2の金属
    膜および誘電体膜をドライエッチングして上電極および
    容量絶縁膜を形成した後、第1の金属膜をドライエッチ
    ングして下電極を形成する工程を有し、かつ少なくとも
    前記第2の金属膜および誘電体膜のドライエッチングに
    使用するエッチングガスとして炭化水素を含むガスを用
    いた半導体装置の製造方法。
  2. 【請求項2】 炭化水素を含むガスがクロロホルムであ
    ることを特徴とする請求項記載の半導体装置の製造方
    法。
  3. 【請求項3】 炭化水素を含むガスがクロロホルムと塩
    素ガスの混合ガスであることを特徴とする請求項記載
    の半導体装置の製造方法。
  4. 【請求項4】 炭化水素を含むガスがクロロホルムと臭
    化水素の混合ガスであることを特徴とする請求項記載
    の半導体装置の製造方法。
  5. 【請求項5】 回路素子や配線等が形成された基板上に
    絶縁膜、第1の金属膜、誘電体膜および第2の金属膜を
    形成し、前記第2の金属膜および前記誘電体膜をエッチ
    ング速度の速い低圧力領域でドライエッチングして上電
    極および容量絶縁膜を形成した後、前記第1の金属膜が
    露出したところでその第1の金属膜上に残っている前記
    誘電体膜の未エッチング部分を第1の金属膜のエッチン
    グ速度が遅い高圧力領域で除去したのちマスクパターン
    を形成し、前記第1の金属膜をエッチング速度の速い低
    圧力領域でドライエッチングして下電極を形成すること
    を特徴とする半導体装置の製造方法。
JP32766794A 1994-03-30 1994-12-28 半導体装置の製造方法 Expired - Fee Related JP3460347B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP32766794A JP3460347B2 (ja) 1994-03-30 1994-12-28 半導体装置の製造方法
TW084102580A TW297925B (ja) 1994-03-30 1995-03-17
KR1019950006825A KR100188445B1 (ko) 1994-03-30 1995-03-29 반도체장치의 제조방법
US08/412,563 US5527729A (en) 1994-03-30 1995-03-29 Method of manufacturing a capacitor having metal electrodes
CN95103180A CN1076517C (zh) 1994-03-30 1995-03-30 半导体器件的制造方法
US08/571,732 US5599424A (en) 1994-03-30 1995-12-13 Method of manufacturing semiconductor devices

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP6-60883 1994-03-30
JP6088394 1994-03-30
JP6-86686 1994-04-25
JP8668694 1994-04-25
JP32766794A JP3460347B2 (ja) 1994-03-30 1994-12-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0817806A JPH0817806A (ja) 1996-01-19
JP3460347B2 true JP3460347B2 (ja) 2003-10-27

Family

ID=27297321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32766794A Expired - Fee Related JP3460347B2 (ja) 1994-03-30 1994-12-28 半導体装置の製造方法

Country Status (5)

Country Link
US (2) US5527729A (ja)
JP (1) JP3460347B2 (ja)
KR (1) KR100188445B1 (ja)
CN (1) CN1076517C (ja)
TW (1) TW297925B (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69333864T2 (de) * 1992-06-12 2006-06-29 Matsushita Electric Industrial Co., Ltd., Kadoma Herstellungsverfahren für Halbleiterbauelement mit Kondensator
JP2953974B2 (ja) * 1995-02-03 1999-09-27 松下電子工業株式会社 半導体装置の製造方法
KR0147639B1 (ko) * 1995-05-29 1998-08-01 김광호 고유전율 캐패시터의 하부전극 형성방법
CN1142587C (zh) 1996-04-19 2004-03-17 松下电器产业株式会社 半导体器件
JP3454058B2 (ja) * 1996-12-11 2003-10-06 富士通株式会社 半導体メモリおよびその製造方法
KR100224730B1 (ko) * 1996-12-17 1999-10-15 윤종용 반도체장치의 패턴 형성방법 및 이를 이용한 커패시터 제조방법
US5912044A (en) * 1997-01-10 1999-06-15 International Business Machines Corporation Method for forming thin film capacitors
EP0865079A3 (en) * 1997-03-13 1999-10-20 Applied Materials, Inc. A method for removing redeposited veils from etched platinum surfaces
JP3257587B2 (ja) 1997-05-23 2002-02-18 日本電気株式会社 誘電体膜を用いた半導体装置の製造方法
KR100244251B1 (ko) * 1997-06-19 2000-02-01 김영환 반도체 소자의 커패시터 제조 방법
US5846884A (en) * 1997-06-20 1998-12-08 Siemens Aktiengesellschaft Methods for metal etching with reduced sidewall build up during integrated circuit manufacturing
KR100252889B1 (ko) * 1997-11-14 2000-04-15 김영환 백금식각방법
US6919168B2 (en) 1998-01-13 2005-07-19 Applied Materials, Inc. Masking methods and etching sequences for patterning electrodes of high density RAM capacitors
US6323132B1 (en) 1998-01-13 2001-11-27 Applied Materials, Inc. Etching methods for anisotropic platinum profile
EP1048064A1 (en) 1998-01-13 2000-11-02 Applied Materials, Inc. Etching methods for anisotropic platinum profile
US6265318B1 (en) 1998-01-13 2001-07-24 Applied Materials, Inc. Iridium etchant methods for anisotropic profile
US6090656A (en) 1998-05-08 2000-07-18 Lsi Logic Linear capacitor and process for making same
JP2000003991A (ja) * 1998-06-15 2000-01-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6586790B2 (en) 1998-07-24 2003-07-01 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6204172B1 (en) 1998-09-03 2001-03-20 Micron Technology, Inc. Low temperature deposition of barrier layers
US6323081B1 (en) 1998-09-03 2001-11-27 Micron Technology, Inc. Diffusion barrier layers and methods of forming same
US6368517B1 (en) * 1999-02-17 2002-04-09 Applied Materials, Inc. Method for preventing corrosion of a dielectric material
DE10104265B4 (de) * 2001-01-31 2008-09-25 Qimonda Ag Verfahren zum Herstellen einer Halbleiterschaltungsanordnung
US6730609B2 (en) * 2001-10-09 2004-05-04 Micron Technology, Inc. Etch aided by electrically shorting upper and lower sidewall portions during the formation of a semiconductor device
JP4865978B2 (ja) * 2002-02-28 2012-02-01 富士通セミコンダクター株式会社 半導体装置の製造方法
US6693017B1 (en) 2003-04-04 2004-02-17 Infineon Technologies Ag MIMcap top plate pull-back
JP4111274B2 (ja) * 2003-07-24 2008-07-02 キヤノンアネルバ株式会社 磁性材料のドライエッチング方法
US7100277B2 (en) * 2004-07-01 2006-09-05 E. I. Du Pont De Nemours And Company Methods of forming printed circuit boards having embedded thick film capacitors
JP4515956B2 (ja) * 2005-05-02 2010-08-04 株式会社日立ハイテクノロジーズ 試料のエッチング方法
JP4708905B2 (ja) * 2005-08-05 2011-06-22 イビデン株式会社 薄膜エンベディッドキャパシタンス、その製造方法、及びプリント配線板
US8696922B2 (en) * 2009-06-22 2014-04-15 Micron Technology, Inc. Methods of plasma etching platinum-comprising materials, methods of processing semiconductor substrates in the fabrication of integrated circuitry, and methods of forming a plurality of memory cells
GB201016169D0 (en) * 2010-09-27 2010-11-10 Materialise Nv Method for reducing differential shrinkage in stereolithography
US8765570B2 (en) * 2012-06-12 2014-07-01 Intermolecular, Inc. Manufacturable high-k DRAM MIM capacitor structure
US8969169B1 (en) * 2013-09-20 2015-03-03 Intermolecular, Inc. DRAM MIM capacitor using non-noble electrodes

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258332A (en) * 1987-08-28 1993-11-02 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor devices including rounding of corner portions by etching
NL9000602A (nl) * 1990-03-16 1991-10-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum.
US5094712A (en) * 1990-10-09 1992-03-10 Micron Technology, Inc. One chamber in-situ etch process for oxide and conductive material
US5173437A (en) * 1991-08-01 1992-12-22 Chartered Semiconductor Manufacturing Pte Ltd Double polysilicon capacitor formation compatable with submicron processing
US5254217A (en) * 1992-07-27 1993-10-19 Motorola, Inc. Method for fabricating a semiconductor device having a conductive metal oxide
US5286667A (en) * 1992-08-11 1994-02-15 Taiwan Semiconductor Manufacturing Company Modified and robust self-aligning contact process
JPH06112169A (ja) * 1992-09-28 1994-04-22 Oki Electric Ind Co Ltd 白金のエッチング方法
US5439840A (en) * 1993-08-02 1995-08-08 Motorola, Inc. Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric

Also Published As

Publication number Publication date
KR100188445B1 (ko) 1999-06-01
TW297925B (ja) 1997-02-11
CN1112289A (zh) 1995-11-22
CN1076517C (zh) 2001-12-19
US5527729A (en) 1996-06-18
JPH0817806A (ja) 1996-01-19
US5599424A (en) 1997-02-04

Similar Documents

Publication Publication Date Title
JP3460347B2 (ja) 半導体装置の製造方法
US4690728A (en) Pattern delineation of vertical load resistor
EP0439101B1 (en) Dry etching method
JPH06140396A (ja) 半導体装置とその製法
WO2001014933A1 (en) Silylation method for reducing critical dimension loss and resist loss
JP3315287B2 (ja) 半導体装置及びその製造方法
JP2001035841A (ja) ペロブスカイト強誘電性材料のウェット・エッチング・プロセスと溶液
KR100363591B1 (ko) 드라이 에칭 방법
JP3651557B2 (ja) 半導体装置の白金膜蝕刻方法
JPH0817930A (ja) エッチング・ストップ層を利用する半導体装置構造とその方法
JP2003133414A (ja) 半導体素子及びその製造方法
US5318665A (en) Method for etching polysilicon film
JP3348553B2 (ja) 接続孔の形成方法
EP0936679B1 (en) Method of manufacturing semiconductor devices having a built-in capacitor
US7566644B2 (en) Method for forming gate electrode of semiconductor device
JP2932488B2 (ja) ドライエッチング方法
JP2926050B2 (ja) 半導体装置及びその製造方法
JP3414013B2 (ja) 半導体装置の製造方法
TWI236072B (en) Multilevel poly-Si tiling for semiconductor circuit manufacture
JP3771841B2 (ja) チタンハードマスクを用いて金の金属層をエッチングするための方法および装置
KR100243281B1 (ko) 커패시터의 스토리지 전극 형성 방법
TW200828500A (en) Method of manufacturing openings and via openings
TWI229903B (en) Improved polycide etch process
JP3114640B2 (ja) 半導体装置の製造方法
JP2882284B2 (ja) 導電層形成法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100815

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees