JP3257587B2 - 誘電体膜を用いた半導体装置の製造方法 - Google Patents
誘電体膜を用いた半導体装置の製造方法Info
- Publication number
- JP3257587B2 JP3257587B2 JP13363797A JP13363797A JP3257587B2 JP 3257587 B2 JP3257587 B2 JP 3257587B2 JP 13363797 A JP13363797 A JP 13363797A JP 13363797 A JP13363797 A JP 13363797A JP 3257587 B2 JP3257587 B2 JP 3257587B2
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- semiconductor device
- manufacturing
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 87
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000003990 capacitor Substances 0.000 claims description 64
- 229910052739 hydrogen Inorganic materials 0.000 claims description 52
- 239000001257 hydrogen Substances 0.000 claims description 51
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 49
- 238000005530 etching Methods 0.000 claims description 35
- 239000012298 atmosphere Substances 0.000 claims description 29
- 230000015572 biosynthetic process Effects 0.000 claims description 27
- 230000001681 protective effect Effects 0.000 claims description 23
- 239000007789 gas Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 14
- 239000002994 raw material Substances 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 5
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims description 5
- 238000001947 vapour-phase growth Methods 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 150000002431 hydrogen Chemical class 0.000 claims description 2
- 239000000470 constituent Substances 0.000 claims 2
- 239000010408 film Substances 0.000 description 140
- 230000010287 polarization Effects 0.000 description 24
- 229910052751 metal Inorganic materials 0.000 description 23
- 239000002184 metal Substances 0.000 description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 15
- 239000010410 layer Substances 0.000 description 14
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 14
- 230000000694 effects Effects 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 229910052697 platinum Inorganic materials 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000006722 reduction reaction Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000007800 oxidant agent Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910020684 PbZr Inorganic materials 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 241000981595 Zoysia japonica Species 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- -1 hydrogen compound Chemical group 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
- H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31608—Deposition of SiO2
- H01L21/31612—Deposition of SiO2 on a silicon body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Non-Volatile Memory (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、強誘電体または高
誘電体を誘電体容量膜とした容量素子を利用する半導体
装置の製造方法ならびに該方法により得られる半導体装
置に関する。
誘電体を誘電体容量膜とした容量素子を利用する半導体
装置の製造方法ならびに該方法により得られる半導体装
置に関する。
【０００２】
【従来の技術】強誘電体を電極で挟んだ容量膜とした容
量素子（強誘電体容量）と、それらを組み込んだ半導体
装置（強誘電体メモリ）の例（従来例１）がすでに提案
（特開平７−５０３９１号公報参照）されている。
量素子（強誘電体容量）と、それらを組み込んだ半導体
装置（強誘電体メモリ）の例（従来例１）がすでに提案
（特開平７−５０３９１号公報参照）されている。
【０００３】この従来例１では、これまで広く用いられ
ているシリコン半導体集積回路作成プロセス技術を応用
し、そこに強誘電体容量を導入している。強誘電体メモ
リでは強誘電体の残留分極を利用して「０」と「１」を
記億している。正または負にバイアスをかけることによ
り強誘電体を分極させる。電源を切っても、容量には正
または負の電荷が貯まったままにすることができる。こ
れを読み出すことにより不揮発性メモリとして使用でき
ることが知られている。
ているシリコン半導体集積回路作成プロセス技術を応用
し、そこに強誘電体容量を導入している。強誘電体メモ
リでは強誘電体の残留分極を利用して「０」と「１」を
記億している。正または負にバイアスをかけることによ
り強誘電体を分極させる。電源を切っても、容量には正
または負の電荷が貯まったままにすることができる。こ
れを読み出すことにより不揮発性メモリとして使用でき
ることが知られている。
【０００４】この強誘電体容量をシリコン半導体集積回
路に組み合わせるにあたっては、先に述べたようにシリ
コン半導体集積回路作成プロセス技術が用いられる。こ
のような不揮発性メモリ素子構造に関する例（従来例
１）を特開平７−５０３９１号公報の開示に基づいて説
明する。
路に組み合わせるにあたっては、先に述べたようにシリ
コン半導体集積回路作成プロセス技術が用いられる。こ
のような不揮発性メモリ素子構造に関する例（従来例
１）を特開平７−５０３９１号公報の開示に基づいて説
明する。
【０００５】図２は、前記従来例１の説明図である。ま
ず、Ｓi等基板１に素子分離絶縁膜２を配置し、素子領
域にゲート５、ソース・ドレイン４からなるＭＯＳトラ
ンジスタを配置し、その上層に層間絶縁膜６を成膜した
後、下部電極７、上部電極９とそれに挟まれた容量絶縁
膜８からなる容量素子を配する。
ず、Ｓi等基板１に素子分離絶縁膜２を配置し、素子領
域にゲート５、ソース・ドレイン４からなるＭＯＳトラ
ンジスタを配置し、その上層に層間絶縁膜６を成膜した
後、下部電極７、上部電極９とそれに挟まれた容量絶縁
膜８からなる容量素子を配する。
【０００６】次に、容量素子を覆う第１の保護膜１５を
配し、コンタクト孔１１、１２を形成し、金属配線１
３、１４を配置する。その上層に第２の保護膜１６とし
てリンを添加したシリコン酸化膜１６ａとリンを添加し
ないシリコン酸化膜１６ｂを配置する。
配し、コンタクト孔１１、１２を形成し、金属配線１
３、１４を配置する。その上層に第２の保護膜１６とし
てリンを添加したシリコン酸化膜１６ａとリンを添加し
ないシリコン酸化膜１６ｂを配置する。
【０００７】
【発明が解決しようとする課題】本発明における第１の
解決課題は、強誘電体あるいは高誘電体容量素子上の層
間絶縁膜の成膜による容量素子の漏洩電流の増大、およ
び分極特性の劣化を防止することにある。容量素子上の
絶縁膜はシリコン酸化膜、シリコン窒化膜等が考えられ
るが、これらの成膜方法はガス原料によるＣＶＤ法、固
体原料によるスパッタ法、液体原料による塗布焼成法が
ある。
解決課題は、強誘電体あるいは高誘電体容量素子上の層
間絶縁膜の成膜による容量素子の漏洩電流の増大、およ
び分極特性の劣化を防止することにある。容量素子上の
絶縁膜はシリコン酸化膜、シリコン窒化膜等が考えられ
るが、これらの成膜方法はガス原料によるＣＶＤ法、固
体原料によるスパッタ法、液体原料による塗布焼成法が
ある。
【０００８】ここでＣＶＤ法を用いる場合の原料ガスに
は、そのシリコン原子に水素または水素化合物が結合し
たものが多い。例えば、モノシラン（ＳiＨ4）である。
またＣＶＤ法の中にも原料ガスの分解には、熱を用いる
もの、およびプラズマを用いるのものとがある。
は、そのシリコン原子に水素または水素化合物が結合し
たものが多い。例えば、モノシラン（ＳiＨ4）である。
またＣＶＤ法の中にも原料ガスの分解には、熱を用いる
もの、およびプラズマを用いるのものとがある。
【０００９】これらの方法の中には、成膜雰囲気中に大
量の活性水素が発生し、その水素が複合金属酸化膜であ
る強誘電体や高誘電体を還元し、容量特性を劣化させ
る。水素の影響について文献１（Ｒ．Ｋｈａｍａｎｋａ
ｒ，Ｊ．Ｋｉｍ，Ｂ．Ｊｉａｎｇ，Ｃ．Ｓｕｄｈａｍ
ａ，Ｐ．Ｍａｎｉａｒ，Ｒ．Ｍｏａｚｚａｍｉ，Ｒ．Ｊ
ｏｎｅｓ，Ｊ．Ｌｅｅ：Ｉｎｔｅｒｎａｔｉｏｎａｌ
Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ
Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ，“ＩＭＰＡＣＴ
ＯＦ ＰＯＳＴ ＰＲＯＣＥＳＳＩＮＧ ＤＡＭＡＧＥ
Ｓ ＯＮ ＴＨＥＰＥＲＦＯＲＭＡＮＣＥ ＯＦ ＨＩ
ＧＨ ＤＩＥＬＥＣＴＲＩＣ ＣＯＮＳＴＡＮＴ ＰＬ
ＺＴ ＴＨＩＮ ＦＩＬＭ ＣＡＰＡＣＩＴＯＲＳ Ｆ
ＯＲ ＵＬＳＩ ＤＲＡＭ ＡＰＰＬＩＣＡＴＩＯＮ
Ｓ”（Ｄｅｃｅｍｂｅｒ，１９９４，Ｐ．３３７−３４
０）参照）に示される例（従来例２）について図７によ
り説明する。
量の活性水素が発生し、その水素が複合金属酸化膜であ
る強誘電体や高誘電体を還元し、容量特性を劣化させ
る。水素の影響について文献１（Ｒ．Ｋｈａｍａｎｋａ
ｒ，Ｊ．Ｋｉｍ，Ｂ．Ｊｉａｎｇ，Ｃ．Ｓｕｄｈａｍ
ａ，Ｐ．Ｍａｎｉａｒ，Ｒ．Ｍｏａｚｚａｍｉ，Ｒ．Ｊ
ｏｎｅｓ，Ｊ．Ｌｅｅ：Ｉｎｔｅｒｎａｔｉｏｎａｌ
Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ
Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ，“ＩＭＰＡＣＴ
ＯＦ ＰＯＳＴ ＰＲＯＣＥＳＳＩＮＧ ＤＡＭＡＧＥ
Ｓ ＯＮ ＴＨＥＰＥＲＦＯＲＭＡＮＣＥ ＯＦ ＨＩ
ＧＨ ＤＩＥＬＥＣＴＲＩＣ ＣＯＮＳＴＡＮＴ ＰＬ
ＺＴ ＴＨＩＮ ＦＩＬＭ ＣＡＰＡＣＩＴＯＲＳ Ｆ
ＯＲ ＵＬＳＩ ＤＲＡＭ ＡＰＰＬＩＣＡＴＩＯＮ
Ｓ”（Ｄｅｃｅｍｂｅｒ，１９９４，Ｐ．３３７−３４
０）参照）に示される例（従来例２）について図７によ
り説明する。
【００１０】従来例２では誘電体としてＰＺＴ（ＰbＺr
1-xＴixＯ3）およびＰＬＺＴ（ＰＺＴにＬaをドーピン
グしたもの）を用いた場合について示されている。
1-xＴixＯ3）およびＰＬＺＴ（ＰＺＴにＬaをドーピン
グしたもの）を用いた場合について示されている。
【００１１】図７（ａ）からわかるようにＰＺＴ容量を
加熱した状態で水素雰囲気（５％Ｈ 2＋９５％Ｎ2）に曝
すことにより、分極量は減少する。また図７（ｂ）から
わかるようにＰＺＴあるいはＰＬＺＴ容量を水素雰囲気
に曝すことにより、漏洩電流は増大する。
加熱した状態で水素雰囲気（５％Ｈ 2＋９５％Ｎ2）に曝
すことにより、分極量は減少する。また図７（ｂ）から
わかるようにＰＺＴあるいはＰＬＺＴ容量を水素雰囲気
に曝すことにより、漏洩電流は増大する。
【００１２】ＰＺＴは複合金属酸化物であり、雰囲気中
に存在する水素によって還元されてしまう。活性水素に
曝されると酸素の抜けが起こり、その酸素欠損部で電子
が不安定な状態となり、絶縁性が悪化するものと考えら
れる。
に存在する水素によって還元されてしまう。活性水素に
曝されると酸素の抜けが起こり、その酸素欠損部で電子
が不安定な状態となり、絶縁性が悪化するものと考えら
れる。
【００１３】成膜にプラズマを用いている場合、プラズ
マによる物理的影響も受ける。強誘電体膜としてＳＢＴ
（ＳrＢi2Ｔa2Ｏ9）を用いた容量素子上に、プラズマを
用いて酸化膜を成膜した場合の残留分極値への影響につ
いて図３（ａ）に示す。これは酸化膜の成膜方法にスパ
ッタ法を用いた場合である。実線で示すものは酸化膜成
膜後のものであり、破線で示すものは酸化膜成膜前の分
極特性である。
マによる物理的影響も受ける。強誘電体膜としてＳＢＴ
（ＳrＢi2Ｔa2Ｏ9）を用いた容量素子上に、プラズマを
用いて酸化膜を成膜した場合の残留分極値への影響につ
いて図３（ａ）に示す。これは酸化膜の成膜方法にスパ
ッタ法を用いた場合である。実線で示すものは酸化膜成
膜後のものであり、破線で示すものは酸化膜成膜前の分
極特性である。
【００１４】コンタクト孔の形成にはウェットエッチン
グを用いているので、特性の変化には成膜時のプラズマ
の影響だけが現れていると考えられる。図３（ａ）にお
ける酸化膜成膜後の残留分極値の値を酸化膜成膜前の残
留分極値の値と比較すると、残留分極値は成膜によって
約３４％減少している。また、図７（ｂ）に示されてい
るようにＰＬＺＴにおいても、窒素プラズマに曝される
ことにより、漏洩電流が増大していることがわかる。
グを用いているので、特性の変化には成膜時のプラズマ
の影響だけが現れていると考えられる。図３（ａ）にお
ける酸化膜成膜後の残留分極値の値を酸化膜成膜前の残
留分極値の値と比較すると、残留分極値は成膜によって
約３４％減少している。また、図７（ｂ）に示されてい
るようにＰＬＺＴにおいても、窒素プラズマに曝される
ことにより、漏洩電流が増大していることがわかる。
【００１５】以上が層間絶縁膜成膜時の問題点である。
同様の問題点は高誘電体容量においても同様に存在す
る。
同様の問題点は高誘電体容量においても同様に存在す
る。
【００１６】第２の解決課題は、強誘電体あるいは高誘
電体容量形成後に行われる各種エッチングプロセスにお
いて、強誘電体あるいは高誘電体容量素子の漏洩電流や
分極特性の劣化を防止することにある。誘電体容量上の
絶縁膜をエッチングする方法には、酸などの液体による
ものと、プラズマを用いるものとがあるが、微細加工性
や量産性、また製作歩留まり等の観点からプラズマを用
いるドライプロセスが求められることは言うまでもな
い。
電体容量形成後に行われる各種エッチングプロセスにお
いて、強誘電体あるいは高誘電体容量素子の漏洩電流や
分極特性の劣化を防止することにある。誘電体容量上の
絶縁膜をエッチングする方法には、酸などの液体による
ものと、プラズマを用いるものとがあるが、微細加工性
や量産性、また製作歩留まり等の観点からプラズマを用
いるドライプロセスが求められることは言うまでもな
い。
【００１７】ここでプラズマを用いる場合には、エッチ
ングガスとしてフロロカーボン系のガスを用いることが
多い。例えば、コンタクトエッチングガスには、通常シ
リコンとシリコン酸化膜の選択比を取るため、水素を含
んだカーボン系のガスが用いられる。例えば、トリフル
オロメタン（ＣＨＦ3）である。また、水素を混入させ
る場合もある。
ングガスとしてフロロカーボン系のガスを用いることが
多い。例えば、コンタクトエッチングガスには、通常シ
リコンとシリコン酸化膜の選択比を取るため、水素を含
んだカーボン系のガスが用いられる。例えば、トリフル
オロメタン（ＣＨＦ3）である。また、水素を混入させ
る場合もある。
【００１８】プラズマ中でこれらのガスを用いて、反応
性エッチングを行うことにより、やはりエッチング雰囲
気中に活性水素が大量に存在し、強誘電体が還元され、
強誘電体特性が劣化する。これは層間絶縁膜の成膜雰囲
気の状況と同様である。コンタクトエッチングにＣＨＦ
3を用いた場合にも雰囲気中には水素が存在するので、
強誘電体あるいは高誘電体が還元され、絶縁耐圧は低下
する。
性エッチングを行うことにより、やはりエッチング雰囲
気中に活性水素が大量に存在し、強誘電体が還元され、
強誘電体特性が劣化する。これは層間絶縁膜の成膜雰囲
気の状況と同様である。コンタクトエッチングにＣＨＦ
3を用いた場合にも雰囲気中には水素が存在するので、
強誘電体あるいは高誘電体が還元され、絶縁耐圧は低下
する。
【００１９】強誘電体としてＳＢＴを、エッチングガス
としてＣＨＦ3を用いた場合の強誘電体容量のＩ−Ｖ特
性を図４（ａ）に示す。ウェハ内で５点測定した結果を
示す。強誘電体の絶縁耐圧は２Ｖ前後と著しく劣化して
いることがわかる。
としてＣＨＦ3を用いた場合の強誘電体容量のＩ−Ｖ特
性を図４（ａ）に示す。ウェハ内で５点測定した結果を
示す。強誘電体の絶縁耐圧は２Ｖ前後と著しく劣化して
いることがわかる。
【００２０】以上がエッチングプロセス時の問題点であ
る。同様の問題点は高誘電体容量形成後のエッチングプ
ロセスにおいても同様に存在する。
る。同様の問題点は高誘電体容量形成後のエッチングプ
ロセスにおいても同様に存在する。
【００２１】本発明の目的は、半導体装置の製造におい
て上記のような問題のない、強誘電体または高誘電体素
子の漏洩電流および分極特性の改善された、性能および
信頼性の向上した半導体装置を提供することにある。
て上記のような問題のない、強誘電体または高誘電体素
子の漏洩電流および分極特性の改善された、性能および
信頼性の向上した半導体装置を提供することにある。
【００２２】
【課題を解決するための手段】上記の課題・目的は以下
に示す本発明によって解決・達成される。すなわち本発
明は、誘電体容量を用いた半導体装置の製造方法におい
て、気相成長により強誘電体または高誘電体容量素子を
直接覆う保護膜の成膜時の成膜圧力を常圧とし、かつ基
板温度を 300〜450℃の範囲とし、かつ成膜時の成膜雰
囲気中に、単体水素を存在させないこと、あるいは活性
化させないことを特徴とする、半導体装置の製造方法を
開示するものである。また本発明は、誘電体容量を用い
た半導体装置の製造方法において、気相成長により強誘
電体または高誘電体容量素子を直接覆う保護膜を成膜す
るに際し、Ｓi(ＮＭe2)4-nＨnの一般式で表わされる組
成を有する化合物を原料とする熱ＣＶＤ法により成膜さ
れてなる窒化Ｓi膜を用いることを特徴とする、半導体
装置の製造方法を開示するものである。
に示す本発明によって解決・達成される。すなわち本発
明は、誘電体容量を用いた半導体装置の製造方法におい
て、気相成長により強誘電体または高誘電体容量素子を
直接覆う保護膜の成膜時の成膜圧力を常圧とし、かつ基
板温度を 300〜450℃の範囲とし、かつ成膜時の成膜雰
囲気中に、単体水素を存在させないこと、あるいは活性
化させないことを特徴とする、半導体装置の製造方法を
開示するものである。また本発明は、誘電体容量を用い
た半導体装置の製造方法において、気相成長により強誘
電体または高誘電体容量素子を直接覆う保護膜を成膜す
るに際し、Ｓi(ＮＭe2)4-nＨnの一般式で表わされる組
成を有する化合物を原料とする熱ＣＶＤ法により成膜さ
れてなる窒化Ｓi膜を用いることを特徴とする、半導体
装置の製造方法を開示するものである。
【００２３】また本発明は、強誘電体または高誘電体容
量素子を用いた半導体装置の製造方法において、電極へ
のコンタクトを形成するための強誘電体または高誘電体
を覆う保護膜のエッチング時のエッチング雰囲気中に、
単体水素を存在させないことを特徴とする半導体装置の
製造方法を開示するものである。また本発明は、強誘電
体または高誘電体容量素子を用いた半導体装置の製造方
法において、該強誘電体または高誘電体容量素子を直接
覆う保護膜の成膜時の成膜雰囲気中に、単体水素を存在
させないか、あるいは活性化させない工程、および、該
強誘電体または高誘電体容量素子を覆う保護膜を電極へ
のコンタクト孔を形成するためのエッチング時のエッチ
ング雰囲気中に、単体水素を存在させない工程を含んで
なることを特徴とする、半導体装置の製造方法を開示す
るものである。
量素子を用いた半導体装置の製造方法において、電極へ
のコンタクトを形成するための強誘電体または高誘電体
を覆う保護膜のエッチング時のエッチング雰囲気中に、
単体水素を存在させないことを特徴とする半導体装置の
製造方法を開示するものである。また本発明は、強誘電
体または高誘電体容量素子を用いた半導体装置の製造方
法において、該強誘電体または高誘電体容量素子を直接
覆う保護膜の成膜時の成膜雰囲気中に、単体水素を存在
させないか、あるいは活性化させない工程、および、該
強誘電体または高誘電体容量素子を覆う保護膜を電極へ
のコンタクト孔を形成するためのエッチング時のエッチ
ング雰囲気中に、単体水素を存在させない工程を含んで
なることを特徴とする、半導体装置の製造方法を開示す
るものである。
【００２４】さらに本発明は、強誘電体または高誘電体
容量素子を用いた半導体装置において、該半導体装置が
前記本発明の半導体装置の製造方法により得られるもの
であることを特徴とする半導体装置をも開示するもので
ある。
容量素子を用いた半導体装置において、該半導体装置が
前記本発明の半導体装置の製造方法により得られるもの
であることを特徴とする半導体装置をも開示するもので
ある。
【００２５】このような製造方法により、複合金属酸化
膜で構成される強誘電体あるいは高誘電体容量膜の還元
反応による劣化を防ぐことにより、誘電体容量の漏洩電
流の増大を抑制し、絶縁耐圧の低下を防止し、さらに強
誘電体容量素子の分極特性の劣化を防ぐことができる。
膜で構成される強誘電体あるいは高誘電体容量膜の還元
反応による劣化を防ぐことにより、誘電体容量の漏洩電
流の増大を抑制し、絶縁耐圧の低下を防止し、さらに強
誘電体容量素子の分極特性の劣化を防ぐことができる。
【００２６】
【発明の実施の形態】以下、図面を参照して本発明の実
施態様を説明する。図１により本発明における強誘電体
容量素子を用いた半導体装置の製造方法を説明する。
施態様を説明する。図１により本発明における強誘電体
容量素子を用いた半導体装置の製造方法を説明する。
【００２７】本発明が従来例と異なる点は、強誘電体ま
たは高誘電体容量素子形成後の絶縁膜成膜方法として雰
囲気中に水素が発生しない原料、ガスを用いること、ま
たたとえ水素が発生したとしても、その水素を活性化さ
せないよう、プラズマを用いず、比較的低温で成膜を行
うことにある。
たは高誘電体容量素子形成後の絶縁膜成膜方法として雰
囲気中に水素が発生しない原料、ガスを用いること、ま
たたとえ水素が発生したとしても、その水素を活性化さ
せないよう、プラズマを用いず、比較的低温で成膜を行
うことにある。
【００２８】また前記絶縁膜の成膜方法のみならず、誘
電体容量素子形成以後の絶縁膜のエッチング方法とし
て、雰囲気中に水素が発生しないエッチングガスを用い
ることにある。これにより、強誘電体または高誘電体容
量素子形成後のプロセス雰囲気は常に水素の関与しない
ものとなる。
電体容量素子形成以後の絶縁膜のエッチング方法とし
て、雰囲気中に水素が発生しないエッチングガスを用い
ることにある。これにより、強誘電体または高誘電体容
量素子形成後のプロセス雰囲気は常に水素の関与しない
ものとなる。
【００２９】
【実施例】以下、図面に基づいて実施例により本発明を
詳細に説明するが、本発明がこれらによって何ら限定さ
れるものではない。
詳細に説明するが、本発明がこれらによって何ら限定さ
れるものではない。
【００３０】［実施例１］図５（ａ）〜（ｅ）は本発明
の第１の実施例における強誘電体容量の製造方法を示す
説明図である。まず、Ｓi等の半導体基板１に酸化Ｓi等
の素子分離絶縁膜２をＬＯＣＯＳ（LOCal Oxidation of
Silicon）法により形成し、素子領域に、ゲート３、ソ
ース・ドレイン４からなるＭＯＳトランジスタを形成す
る。
の第１の実施例における強誘電体容量の製造方法を示す
説明図である。まず、Ｓi等の半導体基板１に酸化Ｓi等
の素子分離絶縁膜２をＬＯＣＯＳ（LOCal Oxidation of
Silicon）法により形成し、素子領域に、ゲート３、ソ
ース・ドレイン４からなるＭＯＳトランジスタを形成す
る。
【００３１】次に、容量素子と分離するための絶縁膜層
６を形成した後、容量素子を形成する。まず下部電極膜
７を成膜し、次に強誘電体膜８を成膜する。レジストマ
スク１７により、イオンミリング法によって下部電極膜
７と強誘電体膜８を加工したあと、上部電極膜９を成膜
し、レジストマスク１７により再びイオンミリング法に
より上部電極膜９を加工（図５（ａ）参照）する。
６を形成した後、容量素子を形成する。まず下部電極膜
７を成膜し、次に強誘電体膜８を成膜する。レジストマ
スク１７により、イオンミリング法によって下部電極膜
７と強誘電体膜８を加工したあと、上部電極膜９を成膜
し、レジストマスク１７により再びイオンミリング法に
より上部電極膜９を加工（図５（ａ）参照）する。
【００３２】下部電極としては白金（Ｐt:２００ｎｍ）
／チタン（Ｔi:２０ｎｍ）の２層膜を用いた。ここでチ
タンはその下層のシリコン酸化膜との密着性を確保する
ためのものである。上部電極は白金（Ｐt=１００ｎｍ）
の１層膜とした。容量素子の上下の電極は白金、金等の
反応性の低い金属のほか、酸化物で導電性の金属、例え
ばルテニウム等、またはその導電性の酸化物であっても
よい。
／チタン（Ｔi:２０ｎｍ）の２層膜を用いた。ここでチ
タンはその下層のシリコン酸化膜との密着性を確保する
ためのものである。上部電極は白金（Ｐt=１００ｎｍ）
の１層膜とした。容量素子の上下の電極は白金、金等の
反応性の低い金属のほか、酸化物で導電性の金属、例え
ばルテニウム等、またはその導電性の酸化物であっても
よい。
【００３３】上下電極で挟まれた強誘電体はＳrＢi2Ｔa
2Ｏ9であり、１８０ｎｍの膜厚で成膜した。材料はＰＺ
ＴまたはＢiＴiＯ等でもよい。成膜方法は、有機金属が
有機溶媒に含まれている原料溶液を基板上に塗布し、乾
燥、焼成を繰り返す方法を採用した。
2Ｏ9であり、１８０ｎｍの膜厚で成膜した。材料はＰＺ
ＴまたはＢiＴiＯ等でもよい。成膜方法は、有機金属が
有機溶媒に含まれている原料溶液を基板上に塗布し、乾
燥、焼成を繰り返す方法を採用した。
【００３４】誘電体膜の成膜方法はこのほかスパッタ法
やＣＶＤ法でも可能である。スパッタ法やＣＶＤ法によ
る誘電体膜の成膜では、容量素子として用いるのに十分
な膜質を得るために、成膜後に誘電体膜の熱処理が行わ
れる。
やＣＶＤ法でも可能である。スパッタ法やＣＶＤ法によ
る誘電体膜の成膜では、容量素子として用いるのに十分
な膜質を得るために、成膜後に誘電体膜の熱処理が行わ
れる。
【００３５】次に、誘電体容量保護膜１０ａを成膜す
る。オゾンを酸化剤としたＴＥＯＳ原料のシリコン酸化
膜を常圧ＣＶＤ法で基板温度３７５℃として約４００ｎ
ｍ成膜（Ｏ3-ＴＥＯＳ ＣＶＤ、図５（ｂ）参照）す
る。
る。オゾンを酸化剤としたＴＥＯＳ原料のシリコン酸化
膜を常圧ＣＶＤ法で基板温度３７５℃として約４００ｎ
ｍ成膜（Ｏ3-ＴＥＯＳ ＣＶＤ、図５（ｂ）参照）す
る。
【００３６】成膜時の基板温度は 300〜450℃であるこ
とが必要である。オゾンを酸化剤としたＴＥＯＳ原料の
シリコン酸化膜の常圧ＣＶＤ法では、オゾンの強い酸化
力により、水素が活性化されることはない。また、プラ
ズマを用いないため、プラズマによって水素が活性化さ
れることもない。
とが必要である。オゾンを酸化剤としたＴＥＯＳ原料の
シリコン酸化膜の常圧ＣＶＤ法では、オゾンの強い酸化
力により、水素が活性化されることはない。また、プラ
ズマを用いないため、プラズマによって水素が活性化さ
れることもない。
【００３７】いずれの場合も原料に直接水素が結合して
いない原料を用いて、原料分解により雰囲気中に単体水
素を発生させないようにすることが必要となる。また活
性水素は白金電極やシリコン酸化膜中を拡散すると考え
られるので、仮に水素が発生しても、その水素を活性化
させないよう、プラズマを用いたプロセスや高温のプロ
セスを避けることが望ましい。つまり、比較的低温の熱
ＣＶＤプロセスが好適に用いられる。
いない原料を用いて、原料分解により雰囲気中に単体水
素を発生させないようにすることが必要となる。また活
性水素は白金電極やシリコン酸化膜中を拡散すると考え
られるので、仮に水素が発生しても、その水素を活性化
させないよう、プラズマを用いたプロセスや高温のプロ
セスを避けることが望ましい。つまり、比較的低温の熱
ＣＶＤプロセスが好適に用いられる。
【００３８】次に、レジストマスク１７を用いて、強誘
電体容量素子の上下電極のそれぞれに達するコンタクト
孔１１を形成（図５（ｃ）および（ｄ）参照）する。コ
ンタクト孔の形成には、ＣＦ4を用いて反応性イオンエ
ッチングにより形成する。エッチングガスはＣ2Ｆ6でも
よい。またＣＦ4に酸素を添加してもよい。水素を含ま
ない要素構成とすることにより、プラズマによってエッ
チングガスが分解しても雰囲気中に水素が発生しないこ
とが必要である。
電体容量素子の上下電極のそれぞれに達するコンタクト
孔１１を形成（図５（ｃ）および（ｄ）参照）する。コ
ンタクト孔の形成には、ＣＦ4を用いて反応性イオンエ
ッチングにより形成する。エッチングガスはＣ2Ｆ6でも
よい。またＣＦ4に酸素を添加してもよい。水素を含ま
ない要素構成とすることにより、プラズマによってエッ
チングガスが分解しても雰囲気中に水素が発生しないこ
とが必要である。
【００３９】次いで、トランジスタのソース・ドレイン
に達するコンタクト孔１２を形成する。そして、配線金
属膜を成膜・加工することにより完成（図５（ｅ）参
照）する。この後さらに多層配線を形成する過程におい
て、絶縁膜成膜、また絶縁膜のエッチングが行われる場
合においても、上記記載の雰囲気中に水素が発生しない
か、または水素が活性化しない成膜プロセスとエッチン
グプロセスの双方を用いることが重要となる。
に達するコンタクト孔１２を形成する。そして、配線金
属膜を成膜・加工することにより完成（図５（ｅ）参
照）する。この後さらに多層配線を形成する過程におい
て、絶縁膜成膜、また絶縁膜のエッチングが行われる場
合においても、上記記載の雰囲気中に水素が発生しない
か、または水素が活性化しない成膜プロセスとエッチン
グプロセスの双方を用いることが重要となる。
【００４０】［実施例２］ 図６(a)〜(e)は第２の実施例を示す説明図である。強誘
電体容量については実施例１と同様に構成（図６(a)参
照）する。次に、原料としてＳi(ＮＭe2)4-nＨnの一般
式で表わされる組成を有する化合物を用い、シリコン窒
化膜 10b を常圧ＣＶＤにより基板温度 600℃で 400nｍ
成膜（図６(b)参照）する。
電体容量については実施例１と同様に構成（図６(a)参
照）する。次に、原料としてＳi(ＮＭe2)4-nＨnの一般
式で表わされる組成を有する化合物を用い、シリコン窒
化膜 10b を常圧ＣＶＤにより基板温度 600℃で 400nｍ
成膜（図６(b)参照）する。
【００４１】ここで成膜時の圧力は減圧でもよい。成膜
時の基板温度としては 500〜750℃であることが必要で
ある。原料としては、Ｓi(ＮＭe2)4-nＨnの一般式で表
わされる組成を有する化合物にＮＨ3を加えてもよい。
またＭeＳiＨ(ＮＨ)nのみでもよい。成膜方法には熱Ｃ
ＶＤ法を用いているため、プラズマによって水素が活性
化されることはない。
時の基板温度としては 500〜750℃であることが必要で
ある。原料としては、Ｓi(ＮＭe2)4-nＨnの一般式で表
わされる組成を有する化合物にＮＨ3を加えてもよい。
またＭeＳiＨ(ＮＨ)nのみでもよい。成膜方法には熱Ｃ
ＶＤ法を用いているため、プラズマによって水素が活性
化されることはない。
【００４２】次いで、前記実施例１と同様に強誘電体容
量素子の電極に達するコンタクト孔１１を形成（図６
（ｃ）および（ｄ）参照）する。実施例１と同様に、Ｃ
Ｆ4を用いて反応性イオンエッチングによりコンタクト
孔を形成する。エッチングガスはＳiＦ4でもよい。ま
た、ＣＦ4に酸素を加えてもよい。これにさらに窒素を
加えてもよい。また、ＮＦ3とＣl2の組み合わせでもよ
い。
量素子の電極に達するコンタクト孔１１を形成（図６
（ｃ）および（ｄ）参照）する。実施例１と同様に、Ｃ
Ｆ4を用いて反応性イオンエッチングによりコンタクト
孔を形成する。エッチングガスはＳiＦ4でもよい。ま
た、ＣＦ4に酸素を加えてもよい。これにさらに窒素を
加えてもよい。また、ＮＦ3とＣl2の組み合わせでもよ
い。
【００４３】次いで、前記実施例１と同様にトランジス
タのソース・ドレインに達するコンタクト孔、配線金属
を配置して完成（図６（ｅ）参照）する。
タのソース・ドレインに達するコンタクト孔、配線金属
を配置して完成（図６（ｅ）参照）する。
【００４４】シリコン窒化膜は膜密度が比較的高く、酸
化物と比較して化学的にも安定であり、容易には水素ガ
スを透過させないため、その後のプロセスで発生する水
素のバリア膜となると考えられ、以後のプロセスで雰囲
気に水素が発生してもその影響は小さくなると考えられ
る。
化物と比較して化学的にも安定であり、容易には水素ガ
スを透過させないため、その後のプロセスで発生する水
素のバリア膜となると考えられ、以後のプロセスで雰囲
気に水素が発生してもその影響は小さくなると考えられ
る。
【００４５】［実施例３］次いで、第３の実施例を図８
に示す。トランジスタについては実施例１と同様に構成
（図５（ａ）参照）する。ここではトランジスタ拡散層
４へのコンタクト孔１２および多結晶シリコン配線１８
を容量素子より先に形成した場合について示している。
容量素子については実施例１と同様に構成（図５（ａ）
参照）する。
に示す。トランジスタについては実施例１と同様に構成
（図５（ａ）参照）する。ここではトランジスタ拡散層
４へのコンタクト孔１２および多結晶シリコン配線１８
を容量素子より先に形成した場合について示している。
容量素子については実施例１と同様に構成（図５（ａ）
参照）する。
【００４６】容量上の絶縁膜１０は実施例１または２に
示すものと同様、雰囲気中に水素が発生しないか、また
は発生しても活性化させない方法で成膜（図８（ａ）参
照）する。
示すものと同様、雰囲気中に水素が発生しないか、また
は発生しても活性化させない方法で成膜（図８（ａ）参
照）する。
【００４７】次いで、前記実施例１または２と同様に強
誘電体容量素子の電極に達するコンタクト孔１１を形成
（図８（ａ）参照）する。このコンタクト孔の形成方法
も実施例１と同様にＣＦ4を用いて反応性イオンエッチ
ングによりコンタクト孔を形成する。容量上の絶縁膜１
０が実施例２の方法によって成膜された場合には、エッ
チングに用いるガスは実施例２に示す方法で行う。
誘電体容量素子の電極に達するコンタクト孔１１を形成
（図８（ａ）参照）する。このコンタクト孔の形成方法
も実施例１と同様にＣＦ4を用いて反応性イオンエッチ
ングによりコンタクト孔を形成する。容量上の絶縁膜１
０が実施例２の方法によって成膜された場合には、エッ
チングに用いるガスは実施例２に示す方法で行う。
【００４８】次いで、配線金属１３を配置（図８（ｃ）
参照）する。ここでは、配線金属としてＴiＮ／Ａl／Ｔ
iＮ／Ｔiをスパッタにより形成した。次いでこの配線金
属を加工する。
参照）する。ここでは、配線金属としてＴiＮ／Ａl／Ｔ
iＮ／Ｔiをスパッタにより形成した。次いでこの配線金
属を加工する。
【００４９】ここでは絶縁膜をマスクとして配線金属を
加工した方法について示す。まず、配線金属上に実施例
１または２に示す絶縁膜の成膜方法で成膜した絶縁膜で
あるハードマスク膜２５の上に、レジストマスク１７を
形成（図８（ｄ）参照）する。
加工した方法について示す。まず、配線金属上に実施例
１または２に示す絶縁膜の成膜方法で成膜した絶縁膜で
あるハードマスク膜２５の上に、レジストマスク１７を
形成（図８（ｄ）参照）する。
【００５０】次いで、ＣＦ4を用いた反応性イオンエッ
チングによりハードマスク膜２５を加工し、レジストマ
スクを除去（図８（ｅ）参照）する。ハードマスク膜２
５の加工方法は実施例１または２に示す方法でもよい。
チングによりハードマスク膜２５を加工し、レジストマ
スクを除去（図８（ｅ）参照）する。ハードマスク膜２
５の加工方法は実施例１または２に示す方法でもよい。
【００５１】その後、配線金属１３を加工して、第２層
目の配線を完成（図８（ｆ）参照）する。配線金属の加
工方法として、ハードマスク膜を用いる代わりにレジス
トマスクを直接配線金属上に形成する方法でもよい。
目の配線を完成（図８（ｆ）参照）する。配線金属の加
工方法として、ハードマスク膜を用いる代わりにレジス
トマスクを直接配線金属上に形成する方法でもよい。
【００５２】［実施例４］次いで、第４の実施例を図９
に示す。トランジスタ、容量素子、第２層目までの配線
については実施例１または２、そして３と同様に構成
（図８（ｆ）参照）する。容量電極への金属配線１３を
加工後、第３層の層間絶縁膜２１を成膜する。ここで層
間絶縁膜２１の成膜方法は、実施例１に示す方法により
行なったが、実施例２に示す方法でもよい。
に示す。トランジスタ、容量素子、第２層目までの配線
については実施例１または２、そして３と同様に構成
（図８（ｆ）参照）する。容量電極への金属配線１３を
加工後、第３層の層間絶縁膜２１を成膜する。ここで層
間絶縁膜２１の成膜方法は、実施例１に示す方法により
行なったが、実施例２に示す方法でもよい。
【００５３】さらに、第２層と第３層の金属配線をつな
ぐためのコンタクト孔２２を形成（図９（ａ）参照）す
る。ここでコンタクト孔の形成方法は、実施例１に示す
方法で行ったが、実施例２に示す方法でもよい。
ぐためのコンタクト孔２２を形成（図９（ａ）参照）す
る。ここでコンタクト孔の形成方法は、実施例１に示す
方法で行ったが、実施例２に示す方法でもよい。
【００５４】次に第３層の金属配線を成膜・加工（図９
（ｂ）参照）する。この際、配線金属加工方法は実施例
３に示すように、ハードマスク膜を用いてもよい。また
レジストマスクでもよい。同様な方法を繰り返し用いる
ことにより配線の層数はこれ以上でも可能である。この
ような多層配線の形成時においても、雰囲気中に水素が
発生しないか、または発生しても活性化させないプロセ
スを用いることが重要である。
（ｂ）参照）する。この際、配線金属加工方法は実施例
３に示すように、ハードマスク膜を用いてもよい。また
レジストマスクでもよい。同様な方法を繰り返し用いる
ことにより配線の層数はこれ以上でも可能である。この
ような多層配線の形成時においても、雰囲気中に水素が
発生しないか、または発生しても活性化させないプロセ
スを用いることが重要である。
【００５５】さらに、前記のような方法で多層の配線を
形成終了後、表面保護のためのパシベーション膜２４を
成膜（図９（ｃ）参照）する。このパシベーション膜２
４の成膜方法としては、実施例１に示すような成膜方法
で行ったが、実施例２に示す方法でもよい。パシベーシ
ョン膜の成膜方法においても、雰囲気中に水素が発生し
ないか、または発生しても活性化させないプロセスを用
いることが重要である。
形成終了後、表面保護のためのパシベーション膜２４を
成膜（図９（ｃ）参照）する。このパシベーション膜２
４の成膜方法としては、実施例１に示すような成膜方法
で行ったが、実施例２に示す方法でもよい。パシベーシ
ョン膜の成膜方法においても、雰囲気中に水素が発生し
ないか、または発生しても活性化させないプロセスを用
いることが重要である。
【００５６】
【発明の効果】ここで、強誘電体容量素子上の絶縁膜成
膜方法として、雰囲気中に水素を発生させないか、また
は発生しても活性化させない方法を用いることの効果に
ついて説明する。成膜雰囲気中に水素が存在しないこと
により、成膜中に強誘電体容量膜が還元されることがな
い。このような成膜方法により、強誘電体の水素還元に
よる分極特性劣化、絶縁耐圧低下が防止される。
膜方法として、雰囲気中に水素を発生させないか、また
は発生しても活性化させない方法を用いることの効果に
ついて説明する。成膜雰囲気中に水素が存在しないこと
により、成膜中に強誘電体容量膜が還元されることがな
い。このような成膜方法により、強誘電体の水素還元に
よる分極特性劣化、絶縁耐圧低下が防止される。
【００５７】図３（ｂ）に実施例１における絶縁膜とし
て０3−ＴＥＯＳシリコン酸化膜を基板温度３７５℃で
堆積した場合の分極特性について示す。実線で示すもの
は酸化膜成膜後の分極特性であり、破線で示すものは絶
縁膜成膜前の分極特性である。ここではプラズマの影響
を避けるため、コンタクト孔はウェットエッチングによ
り形成したものである。残留分極値は絶縁膜の成膜後、
若干低下しているがその低下は１０％程度であり、絶縁
膜の形成方法としてスパッタ法を用いた場合である図３
（ａ）とくらべても劣化は抑制されていることがわか
る。
て０3−ＴＥＯＳシリコン酸化膜を基板温度３７５℃で
堆積した場合の分極特性について示す。実線で示すもの
は酸化膜成膜後の分極特性であり、破線で示すものは絶
縁膜成膜前の分極特性である。ここではプラズマの影響
を避けるため、コンタクト孔はウェットエッチングによ
り形成したものである。残留分極値は絶縁膜の成膜後、
若干低下しているがその低下は１０％程度であり、絶縁
膜の形成方法としてスパッタ法を用いた場合である図３
（ａ）とくらべても劣化は抑制されていることがわか
る。
【００５８】図３（ｃ）に、実施例１における絶縁膜と
してＯ3−ＴＥＯＳシリコン酸化膜を基板温度３００、
３７５、および４５０℃の各温度で堆積する前と後の分
極特性の比について示す。縦軸の数値はシリコン酸化膜
を各温度で堆積した後の残留分極の値を堆積する前の残
留分極の値で規格化したものである。したがってシリコ
ン酸化膜の堆積によって残留分極の劣化が全くなかった
場合には縦軸の値は１となる。図３（ｃ）に示すように
３００〜４５０℃の範囲では、Ｏ3−ＴＥＯＳシリコン
酸化膜を堆積しても残留分極値はほとんど劣化しないこ
とがわかる。
してＯ3−ＴＥＯＳシリコン酸化膜を基板温度３００、
３７５、および４５０℃の各温度で堆積する前と後の分
極特性の比について示す。縦軸の数値はシリコン酸化膜
を各温度で堆積した後の残留分極の値を堆積する前の残
留分極の値で規格化したものである。したがってシリコ
ン酸化膜の堆積によって残留分極の劣化が全くなかった
場合には縦軸の値は１となる。図３（ｃ）に示すように
３００〜４５０℃の範囲では、Ｏ3−ＴＥＯＳシリコン
酸化膜を堆積しても残留分極値はほとんど劣化しないこ
とがわかる。
【００５９】次に、強誘電体または高誘電体容量素子上
の絶縁膜のエッチング方法として、雰囲気中に水素を発
生させない方法を用いることの効果について説明する。
エッチング雰囲気中に水素が存在しないことにより、エ
ッチング中に誘電体容量膜が還元されることがない。こ
のようなエッチング方法により、強誘電体膜および高誘
電体膜を容量絶縁膜とする容量素子の漏洩電流の増加お
よび絶縁耐圧の低下、さらには強誘電体の残留分極値の
低下が防止される。
の絶縁膜のエッチング方法として、雰囲気中に水素を発
生させない方法を用いることの効果について説明する。
エッチング雰囲気中に水素が存在しないことにより、エ
ッチング中に誘電体容量膜が還元されることがない。こ
のようなエッチング方法により、強誘電体膜および高誘
電体膜を容量絶縁膜とする容量素子の漏洩電流の増加お
よび絶縁耐圧の低下、さらには強誘電体の残留分極値の
低下が防止される。
【００６０】エッチングガスとしてＣＦ4を用いてコン
タクトエッチングを行った場合の漏洩電流特性について
図４（ｂ）に示す。ＣＨＦ3を用いた場合には絶縁耐圧
が２Ｖと程度と非常に小さくなってしまう（図４（ａ）
参照）が、ＣＦ4を用いると５Ｖ以下では絶縁破壊はな
く、また多くのものが１０Ｖ以上でも絶縁破壊していな
いことがわかる。
タクトエッチングを行った場合の漏洩電流特性について
図４（ｂ）に示す。ＣＨＦ3を用いた場合には絶縁耐圧
が２Ｖと程度と非常に小さくなってしまう（図４（ａ）
参照）が、ＣＦ4を用いると５Ｖ以下では絶縁破壊はな
く、また多くのものが１０Ｖ以上でも絶縁破壊していな
いことがわかる。
【００６１】このエッチングに関する効果は、コンタク
トエッチングだけでなく、平坦化のためなどに行われる
エッチバックや、溝埋め込み配線を作るための絶縁膜の
エッチング、配線等を加工するためのハードマスク膜の
エッチングにおいても、同様な効果がある。
トエッチングだけでなく、平坦化のためなどに行われる
エッチバックや、溝埋め込み配線を作るための絶縁膜の
エッチング、配線等を加工するためのハードマスク膜の
エッチングにおいても、同様な効果がある。
【００６２】本発明の上記のような方法により、複合金
属酸化膜で構成される強誘電体容量膜の水素による還元
反応が防止されることにより、強誘電体容量素子の漏洩
電流の増大が防止され、絶縁耐圧の低下も防止され、さ
らに分極特性の劣化も抑制されるなど、顕著な効果が奏
される。
属酸化膜で構成される強誘電体容量膜の水素による還元
反応が防止されることにより、強誘電体容量素子の漏洩
電流の増大が防止され、絶縁耐圧の低下も防止され、さ
らに分極特性の劣化も抑制されるなど、顕著な効果が奏
される。
【００６３】また、論理回路と記憶装置の混載型の半導
体装置においても、記憶装置の中に強誘電体または高誘
電体膜を容量絶縁膜に用いた容量素子を用いる場合に
は、本発明の上記のような、プロセス雰囲気中に水素を
発生させないか、または水素を活性化させない製造方法
を用いることが重要である。
体装置においても、記憶装置の中に強誘電体または高誘
電体膜を容量絶縁膜に用いた容量素子を用いる場合に
は、本発明の上記のような、プロセス雰囲気中に水素を
発生させないか、または水素を活性化させない製造方法
を用いることが重要である。
【図１】本発明の構成および実施の態様を示す摸式断面
図。
図。
【図２】従来例１（特開平７−５０３９１）の構成を示
す摸式断面図。
す摸式断面図。
【図３】本発明の実施例の効果（残留分極特性）を示す
説明図。
説明図。
【図４】本発明の実施例の効果（漏洩電流特性）を示す
説明図。
説明図。
【図５】本発明の実施例１を示す工程説明図。
【図６】本発明の実施例２を示す工程説明図。
【図７】従来例２（文献１）に関するデータを示す説明
図。
図。
【図８】本発明の実施例３を示す工程説明図。
【図９】本発明の実施例４を示す工程説明図。
１ ｐ型Ｓi基板 ２ ＬＯＣＯＳ分離絶縁膜 ３ ゲートシリコン酸化膜 ４ａ,４ｂ ｎ＋ソース・ドレイン拡散層 ５ ゲート多結晶シリコン電極 ６ 層間絶縁膜 ７ 容量下部電極（白金／チタン） ８ 強誘電体膜（ＳrＢiＴaＯ）、容量絶縁膜 ９ 容量上部電極（白金） １０ 容量保護絶縁膜（ａ：シリコン酸化膜、ｂ：シ
リコン窒化膜） １１ａ,１１ｂ 容量電極へのコンタクト孔 １２ａ,１２ｂ トランジスタソース・ドレイン拡散
層へのコンタクト孔 １３ａ,１３ｂ 容量電極への金属配線 １４ａ,１４ｂ トランジスタソース・ドレイン拡散
層への金属配線 １５ 従来例１の容量に接して覆う保護膜（第１の保
護膜） １６ａ,１６ｂ 従来例１の容量保護膜と配線金属層
を覆う保護膜（第２の保護膜） １７ レジストマスク １８ａ,１８ｂ トランジスタソース・ドレイン拡散
層への多結晶シリコン配線 １９ タングステンシリサイド配線 ２０ 拡散防止金属膜 ２１ 第３層の層間絶縁膜 ２２ 第２層と第３層の金属配線をつなぐためのコン
タクト孔 ２３ 第３層の金属配線 ２４ パシベーション膜 ２５ ハードマスク膜
リコン窒化膜） １１ａ,１１ｂ 容量電極へのコンタクト孔 １２ａ,１２ｂ トランジスタソース・ドレイン拡散
層へのコンタクト孔 １３ａ,１３ｂ 容量電極への金属配線 １４ａ,１４ｂ トランジスタソース・ドレイン拡散
層への金属配線 １５ 従来例１の容量に接して覆う保護膜（第１の保
護膜） １６ａ,１６ｂ 従来例１の容量保護膜と配線金属層
を覆う保護膜（第２の保護膜） １７ レジストマスク １８ａ,１８ｂ トランジスタソース・ドレイン拡散
層への多結晶シリコン配線 １９ タングステンシリサイド配線 ２０ 拡散防止金属膜 ２１ 第３層の層間絶縁膜 ２２ 第２層と第３層の金属配線をつなぐためのコン
タクト孔 ２３ 第３層の金属配線 ２４ パシベーション膜 ２５ ハードマスク膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 林 喜宏 東京都港区芝五丁目７番１号 日本電気 株式会社内 (56)参考文献 特開 平10−223855（ＪＰ，Ａ) 特開 平９−82706（ＪＰ，Ａ) 特開 平９−74090（ＪＰ，Ａ) 特開 平８−330300（ＪＰ，Ａ) 特開 平８−37282（ＪＰ，Ａ) 特開 平８−264522（ＪＰ，Ａ) 特開 平４−102367（ＪＰ，Ａ) 特開 平５−183106（ＪＰ，Ａ) 特開 平９−312381（ＪＰ，Ａ) 特開 平10−12844（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/312 H01L 21/314 H01L 21/316 H01L 21/318 H01L 21/3065
Claims (10)
- 【請求項１】 誘電体容量を用いた半導体装置の製造方
法において、気相成長により強誘電体または高誘電体容
量素子を直接覆う保護膜の成膜時の成膜圧力を常圧と
し、かつ基板温度を３００〜４５０℃の範囲とし、かつ
成膜時の成膜雰囲気中に、単体水素を存在させないこ
と、あるいは活性化させないことを特徴とする、半導体
装置の製造方法。 - 【請求項２】 前記強誘電体または高誘電体容量素子を
覆う保護膜を成膜するに際し、ＴＥＯＳ(テトラエチル
オルソシリケート)を原料とし、成膜時の基板温度を３
００〜４５０℃の範囲において、常圧熱ＣＶＤ法により
成膜されてなる酸化Ｓi膜を用いる請求項１記載の半導
体装置の製造方法。 - 【請求項３】 誘電体容量を用いた半導体装置の製造方
法において、気相成長により強誘電体または高誘電体容
量素子を直接覆う保護膜を成膜するに際し、Ｓi(ＮＭ
e2)4-nＨnの一般式で表わされる組成を有する化合物を
原料とする熱ＣＶＤ法により成膜されてなる窒化Ｓi膜
を用いることを特徴とする、半導体装置の製造方法。 - 【請求項４】 強誘電体または高誘電体容量素子を用い
た半導体装置の製造方法において、強誘電体または高誘
電体容量素子を覆う保護膜を電極へのコンタクト孔を形
成するためのエッチング時のエッチング雰囲気中に、単
体水素を存在させないことを特徴とする半導体装置の製
造方法。 - 【請求項５】 前記強誘電体または高誘電体容量素子を
覆う保護膜の電極へのコンタクト孔を形成するに際し、
エッチングガスとしての構成元素に水素を含まないＣＦ
4ガスを用いる請求項４記載の半導体装置の製造方法。 - 【請求項６】 強誘電体または高誘電体容量素子を用い
た半導体装置の製造方法において、該強誘電体または高
誘電体容量素子を直接覆う保護膜の成膜時の成膜雰囲気
中に、単体水素を存在させないか、あるいは活性化させ
ない工程、および、該強誘電体または高誘電体容量素子
を覆う保護膜を電極へのコンタクト孔を形成するための
エッチング時のエッチング雰囲気中に、単体水素を存在
させない工程、を含んでなることを特徴とする、半導体
装置の製造方法。 - 【請求項７】 前記強誘電体または高誘電体容量素子を
覆う保護膜を成膜するに際し、ＴＥＯＳ(テトラエチル
オルソシリケート)を原料とする熱ＣＶＤ法により成膜
されてなる酸化Ｓi膜を用いる、請求項６記載の半導体
装置の製造方法。 - 【請求項８】 前記強誘電体または高誘電体容量素子を
覆う保護膜を成膜するに際し、Ｓi(ＮＭe2)4-nＨnの一
般式で表わされる組成を有する化合物を原料とする熱Ｃ
ＶＤ法により成膜されてなる窒化Ｓi膜を用いる、請求
項６記載の半導体装置の製造方法。 - 【請求項９】 前記強誘電体または高誘電体容量素子を
覆う保護膜の電極へのコンタクト孔を形成するに際し、
エッチングガスとしての構成元素に水素を含まないＣＦ
4ガスを用いる請求項６記載の、半導体装置の製造方
法。 - 【請求項１０】 強誘電体または高誘電体容量素子を用
いた半導体装置において、該半導体装置が請求項１ない
し９のいずれかに記載の半導体装置の製造方法により得
られるものであることを特徴とする半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13363797A JP3257587B2 (ja) | 1997-05-23 | 1997-05-23 | 誘電体膜を用いた半導体装置の製造方法 |
| CN98115026A CN1089947C (zh) | 1997-05-23 | 1998-05-23 | 带电容的半导体器件的制造方法 |
| KR1019980018697A KR100307884B1 (ko) | 1997-05-23 | 1998-05-23 | 커패시터를구비한반도체장치의제조방법 |
| US09/084,578 US6709991B1 (en) | 1997-05-23 | 1998-05-26 | Method of fabricating semiconductor device with capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13363797A JP3257587B2 (ja) | 1997-05-23 | 1997-05-23 | 誘電体膜を用いた半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10326865A JPH10326865A (ja) | 1998-12-08 |
| JP3257587B2 true JP3257587B2 (ja) | 2002-02-18 |
Family
ID=15109485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13363797A Expired - Fee Related JP3257587B2 (ja) | 1997-05-23 | 1997-05-23 | 誘電体膜を用いた半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6709991B1 (ja) |
| JP (1) | JP3257587B2 (ja) |
| KR (1) | KR100307884B1 (ja) |
| CN (1) | CN1089947C (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1244155C (zh) | 2001-01-15 | 2006-03-01 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| TW563142B (en) * | 2001-07-12 | 2003-11-21 | Hitachi Ltd | Thin film capacitor, and electronic circuit component |
| JP3836052B2 (ja) * | 2002-06-25 | 2006-10-18 | 沖電気工業株式会社 | 半導体素子及びその製造方法 |
| US6998275B2 (en) * | 2003-04-09 | 2006-02-14 | Texas Instruments Incorporated | Hydrogen-less CVD TiN process for FeRAM VIA0 barrier application |
| CN100463182C (zh) * | 2004-10-19 | 2009-02-18 | 精工爱普生株式会社 | 铁电体存储器及其制造方法 |
| US7908794B2 (en) * | 2005-05-09 | 2011-03-22 | Paul Curtis White | Wheeled flowerpot assembly |
| KR100703974B1 (ko) * | 2005-08-11 | 2007-04-06 | 삼성전자주식회사 | Ｍｉｍ 커패시터를 구비하는 반도체 집적회로 장치 및 그제조 방법 |
| JP2008028229A (ja) * | 2006-07-24 | 2008-02-07 | Seiko Epson Corp | 強誘電体メモリの製造方法 |
| US7517804B2 (en) * | 2006-08-31 | 2009-04-14 | Micron Technologies, Inc. | Selective etch chemistries for forming high aspect ratio features and associated structures |
| KR20090080751A (ko) | 2008-01-22 | 2009-07-27 | 삼성전자주식회사 | 저항성 메모리 소자 및 그 제조방법 |
| EP2139054A3 (en) * | 2008-06-25 | 2011-08-31 | Samsung Electronics Co., Ltd. | Memory device and method of manufacturing the same |
| CN102446897A (zh) * | 2011-11-28 | 2012-05-09 | 上海华力微电子有限公司 | 一种金属-绝缘层-金属型电容 |
| US10396145B2 (en) * | 2017-01-12 | 2019-08-27 | Micron Technology, Inc. | Memory cells comprising ferroelectric material and including current leakage paths having different total resistances |
| US11170834B2 (en) | 2019-07-10 | 2021-11-09 | Micron Technology, Inc. | Memory cells and methods of forming a capacitor including current leakage paths having different total resistances |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1544287B2 (de) * | 1966-04-29 | 1975-12-04 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zum Herstellen einer Schutzschicht aus Siliciumnitrid |
| JP3131982B2 (ja) | 1990-08-21 | 2001-02-05 | セイコーエプソン株式会社 | 半導体装置、半導体メモリ及び半導体装置の製造方法 |
| DE69213094T2 (de) | 1991-05-08 | 1997-03-06 | Philips Electronics Nv | Verfahren zur Herstellung einer Halbleiteranordnung mit einem Kondensator mit einem ferroelektrischen Dieletrikum und Halbleiteranordnung mit einem derartigen Kondensator |
| KR930010081B1 (ko) * | 1991-05-24 | 1993-10-14 | 현대전자산업 주식회사 | 2중 적층캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법 |
| JP3115715B2 (ja) | 1992-11-12 | 2000-12-11 | 三菱電機株式会社 | 高誘電率を有する多元系酸化物膜のエッチング方法、高融点金属含有膜のエッチング方法および薄膜キャパシタ素子の製造方法 |
| DE69433245T2 (de) * | 1993-08-05 | 2004-07-22 | Matsushita Electric Industrial Co., Ltd., Kadoma | Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante |
| JP2960287B2 (ja) | 1993-08-05 | 1999-10-06 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
| JP3414013B2 (ja) | 1993-12-28 | 2003-06-09 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP3460347B2 (ja) | 1994-03-30 | 2003-10-27 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| US5610099A (en) * | 1994-06-28 | 1997-03-11 | Ramtron International Corporation | Process for fabricating transistors using composite nitride structure |
| JPH0837282A (ja) | 1994-07-21 | 1996-02-06 | Matsushita Electron Corp | 容量素子、半導体装置およびその製造方法 |
| JPH08213557A (ja) | 1995-02-07 | 1996-08-20 | Matsushita Electron Corp | 強誘電体キャパシタおよびその製造方法 |
| KR100322695B1 (ko) | 1995-03-20 | 2002-05-13 | 윤종용 | 강유전성캐패시터의제조방법 |
| JPH08264522A (ja) | 1995-03-23 | 1996-10-11 | Asahi Chem Ind Co Ltd | 強誘電体記憶素子 |
| CN1150624C (zh) * | 1995-12-08 | 2004-05-19 | 株式会社日立制作所 | 半导体集成电路器件及其制造方法 |
| JPH09312381A (ja) | 1996-05-23 | 1997-12-02 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH1012844A (ja) | 1996-06-27 | 1998-01-16 | Hitachi Ltd | 半導体メモリー装置及びその製造方法 |
| JPH10173139A (ja) | 1996-12-12 | 1998-06-26 | Hitachi Ltd | 半導体装置の製造方法 |
-
1997
- 1997-05-23 JP JP13363797A patent/JP3257587B2/ja not_active Expired - Fee Related
-
1998
- 1998-05-23 KR KR1019980018697A patent/KR100307884B1/ko not_active IP Right Cessation
- 1998-05-23 CN CN98115026A patent/CN1089947C/zh not_active Expired - Fee Related
- 1998-05-26 US US09/084,578 patent/US6709991B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1089947C (zh) | 2002-08-28 |
| CN1201250A (zh) | 1998-12-09 |
| US6709991B1 (en) | 2004-03-23 |
| JPH10326865A (ja) | 1998-12-08 |
| KR100307884B1 (ko) | 2001-10-19 |
| KR19980087319A (ko) | 1998-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6740531B2 (en) | Method of fabricating integrated circuit devices having dielectric regions protected with multi-layer insulation structures | |
| JP3098474B2 (ja) | 半導体装置の製造方法 | |
| US5955774A (en) | Integrated circuit ferroelectric memory devices including resistors in periphery region | |
| EP1416521B1 (en) | Manufacturing method of semiconductor device | |
| US7256437B2 (en) | Semiconductor storage device which includes a hydrogen diffusion inhibiting layer | |
| JP3212930B2 (ja) | 容量及びその製造方法 | |
| JP3257587B2 (ja) | 誘電体膜を用いた半導体装置の製造方法 | |
| US8349679B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4800711B2 (ja) | 半導体装置の製造方法 | |
| JP3166746B2 (ja) | キャパシタ及びその製造方法 | |
| US6479364B2 (en) | Method for forming a capacitor for semiconductor devices with diffusion barrier layer on both sides of dielectric layer | |
| JP4580284B2 (ja) | 強誘電体素子の製造方法 | |
| US6232174B1 (en) | Methods for fabricating a semiconductor memory device including flattening of a capacitor dielectric film | |
| JP3189813B2 (ja) | 半導体装置の製造方法 | |
| US6872618B2 (en) | Methods of forming ferroelectric capacitors with metal oxide for inhibiting fatigue | |
| US6908867B2 (en) | Method of manufacturing a FeRAM with annealing process | |
| JP2000223666A (ja) | 半導体メモリ素子の製造方法 | |
| US20040212041A1 (en) | Semiconductor device and method of manufacturing the same | |
| US6635524B2 (en) | Method for fabricating capacitor of semiconductor memory device | |
| JP3111940B2 (ja) | 容量及びその製造方法 | |
| JP2002026295A (ja) | 高誘電体キャパシタ及びその製造方法 | |
| US7527984B2 (en) | Semiconductor device | |
| US6417012B1 (en) | Method of forming ferroelectric capacitor in semiconductor device | |
| US6306666B1 (en) | Method for fabricating ferroelectric memory device | |
| JP4649899B2 (ja) | 半導体記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071207 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |