JP3131982B2 - 半導体装置、半導体メモリ及び半導体装置の製造方法 - Google Patents

半導体装置、半導体メモリ及び半導体装置の製造方法

Info

Publication number
JP3131982B2
JP3131982B2 JP02220905A JP22090590A JP3131982B2 JP 3131982 B2 JP3131982 B2 JP 3131982B2 JP 02220905 A JP02220905 A JP 02220905A JP 22090590 A JP22090590 A JP 22090590A JP 3131982 B2 JP3131982 B2 JP 3131982B2
Authority
JP
Japan
Prior art keywords
film
hydrogen
semiconductor device
tion
hydrogen barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP02220905A
Other languages
English (en)
Other versions
JPH04102367A (ja
Inventor
計廣 竹中
晃 藤沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP02220905A priority Critical patent/JP3131982B2/ja
Priority to PCT/JP1991/001105 priority patent/WO1992003849A1/ja
Priority to EP91914601A priority patent/EP0514547B1/en
Priority to DE69124994T priority patent/DE69124994T2/de
Publication of JPH04102367A publication Critical patent/JPH04102367A/ja
Priority to US08/238,802 priority patent/US5523595A/en
Priority to JP30057099A priority patent/JP3362712B2/ja
Application granted granted Critical
Publication of JP3131982B2 publication Critical patent/JP3131982B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置及びその製造方法に関し、特
に、PZT（Pb（TixZry）O3）などの強誘電体膜を用いた
キャパシタ構造を有する半導体メモリにおける保護膜構
造及びその成膜法に関するものである。
〔従来の技術〕
従来、強誘電体を用いたストレージ・キャパシタ構造
を有する半導体不揮発性メモリ・セルは、例えば第６図
に示す構造を備えている。このメモリ・セルは、単一の
転送ゲート・トランジスタ（MOSトランジスタ）Ｔに強
誘電体膜を用いたストレージ・キャパシタ（コンデン
サ）Ｃを直列接続したものである。転送ゲート・トラン
ジスタＴは、ｐ型半導体基板１の上にゲート絶縁膜２を
介して形成されて多結晶シリコン・ゲート３と、この多
結晶シリコン・ゲート３をマスクとしてｐ型半導体基板
１の表面側にセルフアラインで形成された高濃度ｎ型領
域たるソース・ドレイン領域4,5とから構成されてい
る。なお、ソース・ドレイン領域４はビット線に、多結
晶シリコン・ゲート３はワード線にそれぞれ接続されて
いる。一方、ストレージ・キャパシタＣはフィールド酸
化膜たるLOCOS（局所酸化膜）６上に構成されている。L
OCOS6,多結晶シリコン・ゲート３の上には、例えばCVD
によりSiO2又はスパッタ法によるSiNの第１の層間絶縁
膜７が形成され、この層間絶縁膜７のうちLOCOS6の真上
にスパッタ法で白金（Pt）の下部平板電極８が形成され
る。この下部平板電極８上の一部にはスパッタ法又は塗
布法により強誘電体たるPZT（Pb（TixZry）O3）の誘電
体膜９が形成され、またこの誘電体膜９の上にはスパッ
タ法で白金の上部平板電極10が形成される。次に、第１
の層間絶縁膜７の上には例えばCVDによるSiO2又はスパ
ッタ法によるSiNの第２の層間絶縁膜11が形成され、こ
の層間絶縁膜11の上にスパッタ法によりAl配線が形成さ
れる。Al配線12aはソース・ドレイン領域５と上部平板
電極10とをコンタクト穴を介して導通させるセル内部配
線で、Al配線12bは下部平板電極８と図示しないパッド
部とを導通させる接地配線である。なお、第６図には示
されていないが、多結晶シリコン・ゲート３に導通する
ワード線及びソース・ドレイン領域４に導通するビット
線は上記Al配線と同一層に形成されている。Al配線12a,
12bの上にはスパッタ法によるSiNのパッシベーション膜
13が形成されている。
〔発明が解決しようとする課題〕
誘電体膜９に使用される強誘電体たるPZT（Pb（TixZr
y）O3）は電界に対してヒステリシス曲線を持ち、書き
込み電圧を取り除くと、残留分極を保持し続けるため、
上述のような不揮発性メモリとして利用されたり、また
比誘電率が約1000程度の値でSiO2膜と比較して２桁以上
も大きいので、ダイナミックRAMのキャパシタとしても
利用される。
しかしながら、水素に晒されると残留分極の値が減少
してしまい、記憶機能に必要な２値論理の幅（マージ
ン）が狭くなる。また比誘電率の値も低下する。このよ
うな特性劣化は歩留りの低下を招くので、誘電体膜９の
形成工程の後においては水素を誘電体膜９に晒さないよ
うな成膜法に顧慮する必要がある。
プラズマCVD法によるSiNや常圧又は減圧CVD法によるS
iO2の形成にあっては成膜中水素雰囲気にあるため、こ
れらの膜を誘電体膜９の上部に形成すると、水素が誘電
体膜９へ侵入し、その特性を劣化させてしまうので、こ
れらの成膜法を採用することはできない。そこで、上記
従来の不揮発性メモリの構造においては、第２の層間絶
縁膜11とパッシベーション膜13はスパッタ法の成膜によ
るSiN膜とされる。これは水素不放出の工程による成膜
だからである。一方、パッシベーション膜13は本来的に
耐湿性の緻密な膜質が要求されるが、スパッタ法による
SiN膜は膜質の稠密性に欠け、耐湿性に劣るので、パッ
シベーション膜としては不向きである。
本発明は上記問題点を解決するものであり、その課題
は、強誘電体膜の上部にこの強誘電体膜への水素侵入を
防止する成膜法を採用することにより、残留分極及び比
誘電率の高い強誘電体膜を要素とする半導体装置及びそ
の製造方法を提供することにある。
〔課題を解決するための手段〕
本発明は、強誘電体膜を要素とする半導体装置におい
て、該要素の上部において少なくとも該要素を覆う範囲
に、TiON膜からなる水素バリア膜を具有することを特徴
とする。TiON膜の成膜法としては、TiN膜の酸素雰囲気
でのプラズマ処理又は熱処理、窒素及び酸素雰囲気中で
のTiターゲットによるスパッタ法やTiONのスパッタ法で
ある。TiONは酸素含有率が小さいときは導電性で、酸素
含有率が大きいときは絶縁性である。また酸素含有率の
高いTiON膜は水素阻止能が高くなる。
この水素バリア膜の上に直接又は層間絶縁膜を介して
腐食防止膜（プラズマCVD法によるSiNや常圧又は減圧CV
D法によるSiO2など）を被着させた構造も採用される。
〔作用〕
TiON膜からなる水素バリア膜を強誘電体膜の上部に覆
うと、強誘電体膜の形成後において、プロセス中で発生
する水素の当該強誘電体膜の侵入を防止することがで
き、残留分極や比誘電率の低下を回避できる。それ故、
残留分極や比誘電率の高い強誘電体膜を有する半導体装
置を得ることができる。TiON膜の上部に腐食防止膜を形
成した構造においては、TiON膜の腐食を防止できる。こ
の腐食防止膜は膜質の緻密性を必要とするので、主にCV
D法による成膜で、水素放出の成膜法に依らざる得な
い。しかし、下層には水素バリア膜たるTiON膜が存在す
るので、強誘電体膜への水素侵入の問題は発生しない。
上記の製造方法は汎用的な手段であるが、水素バリア
膜として絶縁性（酸素含有率が大）のTiON膜を成膜する
場合には、上述の腐食防止膜の成膜工程を削減できる。
〔実施例〕
次に、本発明の実施例を添付図面に基づいて説明す
る。
第１実施例 第１図は本発明の第１実施例に係る半導体メモリの構
造を示す断面図である。
ｐ型半導体基板１の表面には熱酸化によるゲート絶縁
膜２とMOSのアクティブ領域を区画形成すべき厚い酸化
膜のLOCOS（局所酸化膜）６が形成される。転送トラン
ジスタＴはゲート絶縁膜２を介して形成された多結晶シ
リコン・ゲート３と、この多結晶シリコン・ゲート３を
マスクとしてｐ型半導体基板１の表面側にセルフアライ
ンで形成された高濃度ｎ型領域たるソース・ドレイン領
域4,5とから構成されている。一方、ストレージ・キャ
パシタＣはフィールド酸化膜たるLOCOS（局所酸化膜）
６上に構成されている。
先ず、LOCOS6,多結晶シリコン・ゲート３の上にはCVD
により緻密な第１の層間絶縁膜（SiO2又はSiN）７が全
面形成される。次に、この層間絶縁膜７のうちLOCOS6の
真上にスパッタ法で白金（Pt）の下部平板電極８が形成
される。次に、この下部平板電極８上の一部にはスパッ
タ法又は塗布法による強誘電体たるPZT（Pb（TixZry）O
3）の誘電体膜９が形成される。また次に、この誘電体
膜９の上にはスパッタ法で白金の上部平板電極10が形成
され、ストレージ・キャパシタＣが得られる。
次に、第１の層間絶縁膜７の上にはスパッタ法による
SiNの第２の層間絶縁膜（下部層間絶縁膜）11が形成さ
れる。そして、ソース・ドレイン領域5,上部平板電極1
0,下部平板電極８の部位にはコンタクト穴が窓明けされ
る。
次に、この層間絶縁膜11の上にはスパッタ法によりAl
配線が形成される。Al配線12aはソース・ドレイン領域
５と上部平板電極10とをコンタクト穴を介して導通させ
るセル内部配線で、Al配線12bは下部平板電極８と図示
しないパッド部とを導通させる接地配線である。なお、
第１図には示されていないが、多結晶シリコン・ゲート
３に導通するワード線及びソース・ドレイン領域４に導
通するビット線は上記Al配線と同一層に形成されてい
る。
次に、Al配線12a,12bの上にはスパッタ法によるSiNの
第３の層間絶縁膜（上部層間絶縁膜）13′が形成されて
いる。勿論、この工程中では水素不放出であることか
ら、誘電体膜９の特性劣化の問題は発生しない。第３の
層間絶縁膜13′の膜質は緻密性に欠けるがので、パッシ
ベーション膜としての意義は少なく、後述するように、
導電性で耐湿性の水素バリア膜４とAl配線12a,12bとの
層間絶縁膜たる意義を有する。
次に、第３の層間絶縁膜13′の上にスパッタ法でTiN
膜を耐湿性の水素バリア膜14として形成する。この成膜
過程においては水素の発生がないため、誘電体膜９の特
性劣化の問題は発生しない。本発明者は水素バリア膜14
としてこのTiN膜が好適であるを見出した。一般に半導
体技術においてTiN膜はシリコンとAlのバリアメタルと
して知られているが、このTiN膜は緻密性に富み、導電
性の膜であるため、耐湿性で水素非透過性の保護膜であ
ると共に、電磁シールド機能をも果たす。この窒化チタ
ン（TiN;チタンナイトライド）は酸化して酸素侵入型の
TiONとなり易い。酸素含有率の高いTiONは水素非透過性
がより高くなり、水素バリア膜として優れている。した
がって、この水素バリア膜膜14としてはTiON膜であって
も良い。TiON膜の成膜法としては次のいずれかの方法を
採用する。
TiN膜の酸素雰囲気でのプラズマ処理法 TiN膜の酸素雰囲気での熱処理法 N2,O2雰囲気中でのTiターゲットによるスパッタ法 TiONのスパッタ法 なお、水素バリア膜が酸素含有率の高いTiONである場
合には、導電性でないから層間絶縁膜13′の形成は不要
である。
ところで、水素バリア膜14はTiN膜又TiON膜であるの
で、一般に導電性を有しているが、酸素侵入型のTiONは
酸素含有率が小なるときは導電性を帯び、酸素含有率が
大なるときは絶縁性となる。
第２実施例 第２図は本発明の第２実施例に係る半導体メモリの構
造を示す断面図である。なお、第２図において第１図に
示す部分と同一部分には同一参照符号を付し、その説明
は省略する。
この実施例においては、水素バリア膜14の上にプラズ
マCVD法によるSiN膜や常圧又は減圧CVD法によるSiO2膜
の腐食防止膜15を形成する。この膜は緻密性に富み湿気
の浸透を阻止するので、水素バリア膜14の腐食を防止す
ることができる。プラズマCVD法によるSiN膜や常圧又は
減圧CVD法によるSiO2膜の成膜法は、水素の発生又は水
素雰囲気中でのプロセスであるが、その水素侵入は既に
形成された水素バリア膜14によって阻止されるため、誘
電体膜９への影響を惹起させることはない。
第３実施例 第３図は本発明の第３実施例に係る半導体メモリの構
造を示す断面図である。なお、第３図において第２図に
示す部分と同一部分には同一参照符号を付し、その説明
は省略する。
この第３実施例の第２実施例に対して異なる点は、Ti
N膜又はTiON膜の水素バリア膜14′の形成領域をストレ
ージ・キャパシタ構造を覆う範囲に限定したところにあ
る。水素バリア膜14′の意義は、耐湿性のあることはも
ちろんのこと、その成膜中では水素不放出性で且つ水素
非透過性であれば良い。水素バリア膜14′の上に形成す
るプラズマCVD法によるSiN膜や常圧又は減圧CVD法によ
りSiO2膜の腐食防止膜15は、その成膜中に水素の発生を
招くが、積層構造の下層へ水素が侵入しても誘電体膜９
へ到達しないよう水素バリア膜14′が水素侵入を遮蔽す
れば充分である。水素バリア膜14′はストレージ・キャ
パシタ構造を覆う範囲で水素の侵入を遮蔽する。横方向
からの水素の侵入到達距離が長いことから殆ど問題とは
ならない。
ところで、第１実施例や第２実施例において、全面的
に形成される水素バリア膜14がTiN膜や酸素含有率の小
なるTiON膜の場合は導電性を有するので、Al配線12bと
同一層に形成されるパッド部とこれに接続すべきボンデ
ィング・ワイヤとの接続方法について検討する必要があ
る。一般的な接続方法を第４図に示す。先ず、第４図
（Ａ）に示すように、第２の層間絶縁膜11の上にAlパッ
ド部12cをAl配線12bと同一層で形成した後、第３の層間
絶縁膜13′，導電性の水素バリア膜14及び腐食防止膜15
を順次形成し、次に、第４図（Ｂ）に示す如く、Alパッ
ド部12cの真上の３層をエッチング処理で除去してコン
タクト穴16を形成してから、第４図（Ｃ）に示すよう
に、ボンディング・ワイヤ17をAlパッド部12cの露出領
域に対し圧着する。かかる接続法によれば、ボンディン
グ・ワイヤ17の圧着によってAlパッド部12cのみならず
コンタクト穴の側壁に望む導電性の水素バリア膜14にも
ボンディング・ワイヤ17が導通してしまう。これは他の
ボンディング・ワイヤとのショートを引き起こす。
第５図は、上記問題点を解決するため、パッド部とボ
ンディング・ワイヤとの改善接続方法を示す工程図であ
る。
先ず、第５図（Ａ）に示すように、第２の層間絶縁膜
11の上にAlパッド部12cをAl配線12bと同一層で形成し、
この上に第２の層間絶縁膜13′及び導電性の水素バリア
膜14を順次形成する。
次に、第５図（Ｂ）に示す如く、腐食防止膜15の形成
の前に、Alパッド部12cの真上の２層をエッチング処理
で除去して窓明け部16aを形成して一旦Alパッド部12cを
露出させる。その露出領域をＸとする。
次に、第５図（Ｃ）に示すように、上記露出領域Ｘを
も含めて水素バリア膜14の上に腐食防止膜15′を形成す
る。ここでは、コンタクト穴16a内の腐食防止膜15′で
覆われる。
次に、第５図（Ｄ）に示すように、Alパッド部12cの
真上の１層の腐食防止膜15をエッチング処理で除去して
コンタクト穴16bを形成する。Alパッド部12c表面に形成
すべき露出領域の広さ範囲Ｙは上記露出領域の広さ範囲
Ｘに比して狭く設定する。
次に、第５図（Ｅ）に示すように、ボンディング・ワ
イヤ17をAlパッド部12cの露出領域Ｙに対し圧着する。
このような接続方法を採用すると、ボンディング・ワ
イヤ17がAlパッド部12cにのみ導通し、導電性の水素バ
リア膜14には導通しない。水素バリア膜14とボンディン
グ・ワイヤ17とは腐食防止膜15で絶縁されているからで
ある。なお、Alパッド部12cとボンディング・ワイヤ17
との接続に限らず、Alパッド部12cとバンプとの接続、A
l配線と上層のAlの接続（スルーホール接続）にも上記
接続方法を適用できる。
〔発明の効果〕 以上説明したように、本発明は、強誘電体膜を要素と
する半導体装置において、強誘電体膜の上部にTiON膜か
らなる水素バリア膜を形成した点に特徴を有するもので
ある。従って以下の効果を奏する。
TiON膜の形成自体が水素を発生しないので、強誘電
体膜への水素侵入の影響がない。またTiON膜の形成後に
水素放出性の成膜法が使用された場合や水素雰囲気に半
導体装置自身が置かれた場合でもTiON膜がその水素の侵
入を阻止する。従って、強誘電体膜の残留分極や比誘電
率の低下を回避できる。
TiON膜の上に腐食防止膜を形成した構造を採用する
と、TiON膜の腐食を防止できることは勿論、その腐食防
止膜の形成が水素放出性の成膜法による場合であって
も、強誘電体膜への水素の侵入の問題は生じさせない。
絶縁性のあるTiON膜を耐湿性の水素バリア膜として
形成した場合には、水素阻止能が高い構造を得ることが
できる。また層間絶縁膜も削減することができる。
【図面の簡単な説明】
第１図は本発明の第１実施例に係る半導体メモリの構造
を示す断面図である。 第２図は本発明の第２実施例に係る半導体メモリの構造
を示す断面図である。 第３図は本発明の第３実施例に係る半導体メモリの構造
を示す断面図である。 第４図（Ａ）乃至（Ｃ）は同半導体メモリにおけるパッ
ド部とボンディング・ワイヤとの一般的な接続方法を示
す工程図である。 第５図（Ａ）乃至（Ｅ）は同半導体メモリにおけるパッ
ド部とボンディング・ワイヤとの改善された接続方法を
示す工程図である。 第６図は従来における半導体メモリの構造の一例を示す
断面図である。 〔符号の説明〕 １……ｐ型半導体基板 ２……ゲート絶縁膜 ３……多結晶シリコン・ゲート 4,5……高濃度ｎ型のソース・ドレイン領域 ６……LOCOS（局所酸化膜） ７……第１の層間絶縁膜 ８……白金の下部平板電極 ９……強誘電体たるPZT（Pb（TixZry）O3）の誘電体膜 10……白金の上部平板電極 11……第２の層間絶縁膜 12a,12b……Al配線 12c……Alパッド部 13′……第３の層間絶縁膜 14,14′……水素バリア膜（スパッタ法等によるTiN膜や
TiON膜） 15……腐食防止膜 16a……窓明け部 16b……コンタクト穴 17……ボンディング・ワイヤ Ｔ……転送トランジスタ Ｃ……ストレージ・キャパシタ X,Y……露出領域の広さ範囲
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−265524（ＪＰ，Ａ) 特開 平１−241860（ＪＰ，Ａ) 特開 昭63−28069（ＪＰ，Ａ) 特開 平２−184079（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/105 H01L 21/314 H01L 21/318 H01L 21/822 H01L 27/04 H01L 27/10

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】強誘電体膜を要素とする半導体装置におい
    て、該要素の上部において少なくとも該要素を覆う範囲
    に、TiON膜からなる水素バリア膜を具有することを特徴
    とする半導体装置。
  2. 【請求項２】請求項１に記載の半導体装置において、前
    記水素バリア膜の上部にはこれを覆う腐食防止膜を具有
    することを特徴とする半導体装置。
  3. 【請求項３】請求項２に記載の半導体装置において、前
    記腐食防止膜はSiN膜であることを特徴とする半導体装
    置。
  4. 【請求項４】請求項１乃至３のいずれかに記載の半導体
    装置を用いた半導体メモリ。
  5. 【請求項５】強誘電体膜を要素とする半導体装置の製造
    方法において、該強誘電体膜を形成した後に水素不放出
    性の成膜法により層間絶縁膜を形成する工程と、該要素
    の上部で少なくとも該要素を覆う範囲に、水素不放出性
    の成膜法により水素バリア膜であるTiON膜を形成する工
    程と、を有することを特徴とする半導体装置の製造方
    法。
  6. 【請求項６】請求項５に記載の半導体装置の製造方法に
    おいて、前記TiON膜の形成工程の後、該TiON膜の上に腐
    食防止膜を覆う工程、を有することを特徴とする半導体
    装置の製造方法。
JP02220905A 1990-08-21 1990-08-21 半導体装置、半導体メモリ及び半導体装置の製造方法 Expired - Lifetime JP3131982B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP02220905A JP3131982B2 (ja) 1990-08-21 1990-08-21 半導体装置、半導体メモリ及び半導体装置の製造方法
PCT/JP1991/001105 WO1992003849A1 (en) 1990-08-21 1991-08-20 Semiconductor device, semiconductor memory using the same, cmos semiconductor integrated circuit, and process for fabricating the semiconductor device
EP91914601A EP0514547B1 (en) 1990-08-21 1991-08-20 SEMICONDUCTOR MEMORY HAVING A FERROELECTRIC CAPACITOR AND A TiON BARRIER FILM
DE69124994T DE69124994T2 (de) 1990-08-21 1991-08-20 HALBLEITERSPEICHER MIT EINEM FERROELEKTRISCHEN KONDENSATOR UND EINER SCHUTZSCHICHT AUS TiON
US08/238,802 US5523595A (en) 1990-08-21 1994-05-06 Semiconductor device having a transistor, a ferroelectric capacitor and a hydrogen barrier film
JP30057099A JP3362712B2 (ja) 1990-08-21 1999-10-22 半導体装置、それを用いた半導体メモリ及びｃｍｏｓ半導体集積回路並びにその半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02220905A JP3131982B2 (ja) 1990-08-21 1990-08-21 半導体装置、半導体メモリ及び半導体装置の製造方法

Related Child Applications (6)

Application Number Title Priority Date Filing Date
JP18167599A Division JP3332013B2 (ja) 1999-06-28 1999-06-28 半導体装置及びその製造方法
JP18167499A Division JP3164105B2 (ja) 1990-08-21 1999-06-28 半導体装置、それを用いた半導体メモリ及びｃｍｏｓ半導体集積回路並びにその半導体装置の製造方法
JP18167699A Division JP3387454B2 (ja) 1999-06-28 1999-06-28 半導体装置、半導体メモリ及び半導体装置の製造方法
JP18167799A Division JP3467566B2 (ja) 1999-06-28 1999-06-28 半導体装置
JP18167899A Division JP3449298B2 (ja) 1999-06-28 1999-06-28 半導体装置
JP30057099A Division JP3362712B2 (ja) 1990-08-21 1999-10-22 半導体装置、それを用いた半導体メモリ及びｃｍｏｓ半導体集積回路並びにその半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH04102367A JPH04102367A (ja) 1992-04-03
JP3131982B2 true JP3131982B2 (ja) 2001-02-05

Family

ID=16758373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02220905A Expired - Lifetime JP3131982B2 (ja) 1990-08-21 1990-08-21 半導体装置、半導体メモリ及び半導体装置の製造方法

Country Status (5)

Country Link
US (1) US5523595A (ja)
EP (1) EP0514547B1 (ja)
JP (1) JP3131982B2 (ja)
DE (1) DE69124994T2 (ja)
WO (1) WO1992003849A1 (ja)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0513894B1 (en) * 1991-05-08 1996-08-28 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device comprising a capacitor with a ferroelectric dielectric, and semiconductor device comprising such a capacitor
US5719416A (en) * 1991-12-13 1998-02-17 Symetrix Corporation Integrated circuit with layered superlattice material compound
EP0574275B1 (en) * 1992-06-12 1998-04-15 Matsushita Electronics Corporation Semiconductor device having capacitor
JP3195828B2 (ja) * 1992-08-31 2001-08-06 三菱電機株式会社 半導体装置
JPH08502859A (ja) * 1992-10-23 1996-03-26 シメトリックス・コーポレイション 層状の超格子物質を有する集積回路およびその製造方法
KR960015322B1 (ko) * 1993-07-23 1996-11-07 현대전자산업 주식회사 차폐용 플레이트를 갖는 반도체소자 제조방법
DE69426208T2 (de) * 1993-08-05 2001-05-17 Matsushita Electronics Corp Halbleiterbauelement mit Kondensator und dessen Herstellungsverfahren
US5438023A (en) * 1994-03-11 1995-08-01 Ramtron International Corporation Passivation method and structure for a ferroelectric integrated circuit using hard ceramic materials or the like
JP3119997B2 (ja) * 1994-06-21 2000-12-25 松下電子工業株式会社 半導体装置の製造方法
JPH09260600A (ja) * 1996-03-19 1997-10-03 Sharp Corp 半導体メモリ素子の製造方法
DE19640240A1 (de) * 1996-09-30 1998-04-02 Siemens Ag Halbleiteranordnung mit einer Schicht aus einem Edelmetall und Verfahren zum Herstellen derselben
JP3385889B2 (ja) * 1996-12-25 2003-03-10 株式会社日立製作所 強誘電体メモリ素子及びその製造方法
JP4500248B2 (ja) * 1997-01-13 2010-07-14 株式会社ルネサステクノロジ 半導体記憶装置
US5902131A (en) * 1997-05-09 1999-05-11 Ramtron International Corporation Dual-level metalization method for integrated circuit ferroelectric devices
JP3257587B2 (ja) 1997-05-23 2002-02-18 日本電気株式会社 誘電体膜を用いた半導体装置の製造方法
JPH118355A (ja) * 1997-06-16 1999-01-12 Nec Corp 強誘電体メモリ
TW396454B (en) 1997-06-24 2000-07-01 Matsushita Electrics Corporati Semiconductor device and method for fabricating the same
KR19990003495A (ko) * 1997-06-25 1999-01-15 김영환 반도체 소자의 베리어 금속층 형성방법
JP3098474B2 (ja) 1997-10-31 2000-10-16 日本電気株式会社 半導体装置の製造方法
JP3212930B2 (ja) 1997-11-26 2001-09-25 日本電気株式会社 容量及びその製造方法
KR100533991B1 (ko) 1997-12-27 2006-05-16 주식회사 하이닉스반도체 반도체 장치의 고유전체 캐패시터 제조방법
JP3698885B2 (ja) * 1998-02-18 2005-09-21 富士通株式会社 強誘電体膜を用いた装置の製造方法
US6165802A (en) * 1998-04-17 2000-12-26 Symetrix Corporation Method of fabricating ferroelectric integrated circuit using oxygen to inhibit and repair hydrogen degradation
US6225156B1 (en) 1998-04-17 2001-05-01 Symetrix Corporation Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same
US6207465B1 (en) 1998-04-17 2001-03-27 Symetrix Corporation Method of fabricating ferroelectric integrated circuit using dry and wet etching
US6130103A (en) * 1998-04-17 2000-10-10 Symetrix Corporation Method for fabricating ferroelectric integrated circuits
US6509601B1 (en) 1998-07-31 2003-01-21 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor protection layer and method for manufacturing the same
JP2000124336A (ja) 1998-10-12 2000-04-28 Sony Corp 半導体装置及び半導体装置の製造方法
US6512256B1 (en) 1998-11-20 2003-01-28 Symetrix Corporation Integrated circuit having self-aligned hydrogen barrier layer and method for fabricating same
US6225656B1 (en) * 1998-12-01 2001-05-01 Symetrix Corporation Ferroelectric integrated circuit with protective layer incorporating oxygen and method for fabricating same
JP3276007B2 (ja) * 1999-07-02 2002-04-22 日本電気株式会社 混載ｌｓｉ半導体装置
US6140672A (en) * 1999-03-05 2000-10-31 Symetrix Corporation Ferroelectric field effect transistor having a gate electrode being electrically connected to the bottom electrode of a ferroelectric capacitor
JP3217326B2 (ja) 1999-03-19 2001-10-09 富士通株式会社 電磁波シールド構造を有する強誘電体メモリ
US6242299B1 (en) 1999-04-01 2001-06-05 Ramtron International Corporation Barrier layer to protect a ferroelectric capacitor after contact has been made to the capacitor electrode
JP2002280528A (ja) * 1999-05-14 2002-09-27 Toshiba Corp 半導体装置及びその製造方法
US6611014B1 (en) 1999-05-14 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof
JP3950290B2 (ja) * 1999-09-10 2007-07-25 三星電子株式会社 キャパシタ保護膜を含む半導体メモリ素子及びその製造方法
JP4031158B2 (ja) * 1999-09-27 2008-01-09 株式会社東芝 半導体装置
KR100362189B1 (ko) * 1999-12-30 2002-11-23 주식회사 하이닉스반도체 수소 확산을 방지할 수 있는 산화막 및 티타늄막 이중층을구비하는 반도체 메모리 소자 및 그 제조 방법
DE10000005C1 (de) 2000-01-03 2001-09-13 Infineon Technologies Ag Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
DE10065976A1 (de) 2000-02-25 2002-02-21 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
US6365927B1 (en) 2000-04-03 2002-04-02 Symetrix Corporation Ferroelectric integrated circuit having hydrogen barrier layer
IT1318279B1 (it) * 2000-07-28 2003-07-28 Getters Spa Dispositivo capacitivo integrato con strato dielettrico degradabiledall'idrogeno protetto da strato getter.
US6580107B2 (en) * 2000-10-10 2003-06-17 Sanyo Electric Co., Ltd. Compound semiconductor device with depletion layer stop region
TW517384B (en) 2001-01-15 2003-01-11 Matsushita Electric Ind Co Ltd Semiconductor apparatus and its manufacturing method
JP2002305289A (ja) * 2001-04-05 2002-10-18 Hitachi Ltd 半導体集積回路装置およびその製造方法
DE10121657B4 (de) 2001-05-03 2010-02-11 Qimonda Ag Mikroelektronische Struktur mit Wasserstoffbarrierenschicht
KR100889351B1 (ko) * 2001-05-15 2009-03-18 가부시키가이샤 에바라 세이사꾸쇼 Ｔｄｉ 검출 디바이스, 피드-스루 장비 및 이들 디바이스를 이용하는 전자빔 장치
US6762090B2 (en) 2001-09-13 2004-07-13 Hynix Semiconductor Inc. Method for fabricating a capacitor
JP4488661B2 (ja) * 2001-09-18 2010-06-23 Ｏｋｉセミコンダクタ株式会社 強誘電体キャパシタの製造方法
JP3466174B2 (ja) 2001-09-27 2003-11-10 沖電気工業株式会社 半導体装置およびその製造方法
DE10303316A1 (de) * 2003-01-28 2004-08-12 Forschungszentrum Jülich GmbH Schneller remanenter Speicher
WO2007004282A1 (ja) * 2005-07-04 2007-01-11 Fujitsu Limited 半導体装置及びその製造方法
CN101213655B (zh) 2005-07-05 2010-12-08 富士通半导体股份有限公司 半导体器件及其制造方法
WO2007060745A1 (ja) * 2005-11-28 2007-05-31 Fujitsu Limited 半導体装置及びその製造方法
JP4998270B2 (ja) 2005-12-27 2012-08-15 富士通セミコンダクター株式会社 半導体装置とその製造方法
TWI411964B (zh) 2006-02-10 2013-10-11 Semiconductor Energy Lab 半導體裝置
JP5353237B2 (ja) * 2006-03-31 2013-11-27 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US9846664B2 (en) 2010-07-09 2017-12-19 Cypress Semiconductor Corporation RFID interface and interrupt
US9092582B2 (en) 2010-07-09 2015-07-28 Cypress Semiconductor Corporation Low power, low pin count interface for an RFID transponder
US8723654B2 (en) 2010-07-09 2014-05-13 Cypress Semiconductor Corporation Interrupt generation and acknowledgment for RFID
ES2582318T3 (es) * 2010-10-15 2016-09-12 Upm-Kymmene Corporation Método continuo para la precipitación de lignina a partir de licor negro
US8395196B2 (en) 2010-11-16 2013-03-12 International Business Machines Corporation Hydrogen barrier liner for ferro-electric random access memory (FRAM) chip
US8525354B2 (en) * 2011-10-13 2013-09-03 United Microelectronics Corporation Bond pad structure and fabricating method thereof
US20130328151A1 (en) * 2012-06-07 2013-12-12 Ching-Hung Kao Integrated circuit structure, back side illumination image sensor and integrated circuit process thereof
CN103578919A (zh) * 2012-07-26 2014-02-12 无锡华润上华科技有限公司 一种mos器件的钝化层形成方法以及一种mos器件
JP2016058601A (ja) * 2014-09-11 2016-04-21 株式会社東芝 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5748247A (en) * 1980-09-05 1982-03-19 Oki Electric Ind Co Ltd Semiconductor integrated circuit device
JPS59105364A (ja) * 1982-12-08 1984-06-18 Hitachi Ltd 半導体装置
US4675715A (en) * 1982-12-09 1987-06-23 American Telephone And Telegraph Company, At&T Bell Laboratories Semiconductor integrated circuit vertical geometry impedance element
JPS59110122A (ja) * 1982-12-15 1984-06-26 Nec Corp 窒化膜を有する半導体集積回路装置
JPS60100464A (ja) * 1983-11-07 1985-06-04 Hitachi Ltd 半導体装置
US4811078A (en) * 1985-05-01 1989-03-07 Texas Instruments Incorporated Integrated circuit device and process with tin capacitors
JPS6223149A (ja) * 1985-07-24 1987-01-31 Hitachi Ltd 半導体記憶装置
JPS6328069A (ja) * 1986-07-22 1988-02-05 Seiko Epson Corp 半導体装置
JPH01225149A (ja) * 1988-03-04 1989-09-08 Toshiba Corp キャパシタ及びその製造方法
JP2681982B2 (ja) * 1988-03-23 1997-11-26 ソニー株式会社 半導体装置
JPH01253257A (ja) * 1988-04-01 1989-10-09 Fuji Electric Co Ltd 半導体集積デバイス
JPH01265524A (ja) * 1988-04-15 1989-10-23 Sony Corp 半導体装置
US5070036A (en) * 1989-01-04 1991-12-03 Quality Microcircuits Corporation Process for contacting and interconnecting semiconductor devices within an integrated circuit
JP2697062B2 (ja) * 1989-01-09 1998-01-14 日本電気株式会社 半導体装置の製造方法
JPH02183569A (ja) * 1989-01-10 1990-07-18 Seiko Epson Corp 強誘電体記憶装置
JPH02184079A (ja) * 1989-01-11 1990-07-18 Seiko Epson Corp 強誘電体記憶装置の形成法
JPH03173126A (ja) * 1989-11-30 1991-07-26 Mitsubishi Electric Corp 多層膜構造の半導体装置およびその製造方法
US5119154A (en) * 1990-12-03 1992-06-02 Micron Technology, Inc. Ferroelectric capacitor and method for forming local interconnect

Also Published As

Publication number Publication date
EP0514547A1 (en) 1992-11-25
DE69124994T2 (de) 1997-09-25
EP0514547A4 (en) 1992-09-10
EP0514547B1 (en) 1997-03-05
WO1992003849A1 (en) 1992-03-05
US5523595A (en) 1996-06-04
JPH04102367A (ja) 1992-04-03
DE69124994D1 (de) 1997-04-10

Similar Documents

Publication Publication Date Title
JP3131982B2 (ja) 半導体装置、半導体メモリ及び半導体装置の製造方法
US6455882B1 (en) Semiconductor device having a hydrogen barrier layer
JP3452800B2 (ja) 高集積記憶素子およびその製造方法
US7170139B2 (en) Semiconductor constructions
JP3185220B2 (ja) 半導体装置
US6188098B1 (en) Semiconductor device and method of manufacturing the same
US5396095A (en) Method of manufacturing a semiconductor device comprising a capacitor with a ferroelectric dielectric, and semiconductor device comprising such a capacitor
US7189612B2 (en) Ferroelectric memory and method for manufacturing the same
JP3021800B2 (ja) 半導体装置及びその製造方法
JPH118355A (ja) 強誘電体メモリ
JP3362712B2 (ja) 半導体装置、それを用いた半導体メモリ及びｃｍｏｓ半導体集積回路並びにその半導体装置の製造方法
JP3157734B2 (ja) 強誘電体メモリ装置及びその製造方法
JP3449298B2 (ja) 半導体装置
JP3164105B2 (ja) 半導体装置、それを用いた半導体メモリ及びｃｍｏｓ半導体集積回路並びにその半導体装置の製造方法
JP3332013B2 (ja) 半導体装置及びその製造方法
JP3467566B2 (ja) 半導体装置
JP3387454B2 (ja) 半導体装置、半導体メモリ及び半導体装置の製造方法
JP2672537B2 (ja) 不揮発性半導体装置の製造方法
JP3332036B2 (ja) 半導体装置
KR20010016930A (ko) 복합 상부전극 구조를 갖는 강유전체 캐패시터 및 그의 제조방법
JP2725577B2 (ja) 半導体装置及びダイナミック形ランダムアクセスメモリ
KR20010005124A (ko) 수소 확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법
KR930020572A (ko) 반도체장치 및 그 제조방법
JPH11283978A (ja) 半導体装置
KR20030057596A (ko) 강유전체 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071124

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081124

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091124

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091124

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 10