JPH01265524A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01265524A JPH01265524A JP63093247A JP9324788A JPH01265524A JP H01265524 A JPH01265524 A JP H01265524A JP 63093247 A JP63093247 A JP 63093247A JP 9324788 A JP9324788 A JP 9324788A JP H01265524 A JPH01265524 A JP H01265524A
- Authority
- JP
- Japan
- Prior art keywords
- film
- hydrogen diffusion
- titanium
- semiconductor device
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 239000010936 titanium Substances 0.000 claims abstract description 33
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 33
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 31
- 239000001257 hydrogen Substances 0.000 claims abstract description 28
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 28
- 238000009792 diffusion process Methods 0.000 claims abstract description 26
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims abstract 6
- 230000002265 prevention Effects 0.000 claims description 9
- 239000010410 layer Substances 0.000 abstract description 20
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 19
- 229910052782 aluminium Inorganic materials 0.000 abstract description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 9
- 239000011229 interlayer Substances 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 2
- 230000003449 preventive effect Effects 0.000 abstract 2
- 150000002431 hydrogen Chemical class 0.000 description 18
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 150000003608 titanium Chemical class 0.000 description 2
- 229940121710 HMGCoA reductase inhibitor Drugs 0.000 description 1
- 101000617728 Homo sapiens Pregnancy-specific beta-1-glycoprotein 9 Proteins 0.000 description 1
- 102100021983 Pregnancy-specific beta-1-glycoprotein 9 Human genes 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は所要の素子を有してなる半導体装置に関し、特
に、水素拡散防止膜が形成される半導体装置に関する。
に、水素拡散防止膜が形成される半導体装置に関する。
本発明は、水素拡散防止膜が形成される半導体装置にお
いて、上記水素拡散防止膜をチタン膜とすることにより
、その能動素子や受動素子への悪影響を除去するもので
ある。
いて、上記水素拡散防止膜をチタン膜とすることにより
、その能動素子や受動素子への悪影響を除去するもので
ある。
半導体基板上に、トランジスタ等の能動素子や抵抗、キ
ャパシタ等の受動素子を形成してなる各種の半導体装置
には、そのオーバーコート膜として、プラズマシリコン
窒化膜が形成されるものがある。
ャパシタ等の受動素子を形成してなる各種の半導体装置
には、そのオーバーコート膜として、プラズマシリコン
窒化膜が形成されるものがある。
例えば、高抵抗負荷型のＳＲＡＭ（スタチンクランダム
アクセスメモリ）については、各メモリセル毎にポリシ
リコン層からなる抵抗負荷層が形成されており、その抵
抗負荷層上には眉間絶縁膜を介してアルミ等の金属配線
層が形成されている。
アクセスメモリ）については、各メモリセル毎にポリシ
リコン層からなる抵抗負荷層が形成されており、その抵
抗負荷層上には眉間絶縁膜を介してアルミ等の金属配線
層が形成されている。
そして、その金属配線層の上部には、その緻密性からプ
ラズマシリコン窒化膜が全体に亘って形成されている。
ラズマシリコン窒化膜が全体に亘って形成されている。
ところが、オーバーコートｓとして形成されるプラズマ
シリコン窒化膜は、多量の水素を含有している。このた
め、プラズマシリコン窒化膜の形成後に一般的に行われ
る４００°Ｃ程度の熱処理によって、水素が能動素子、
受動素子に拡散する。
シリコン窒化膜は、多量の水素を含有している。このた
め、プラズマシリコン窒化膜の形成後に一般的に行われ
る４００°Ｃ程度の熱処理によって、水素が能動素子、
受動素子に拡散する。
すると、例えば水素の拡散の影響を受けたＭＯＳトラン
ジスタでは、その特性変動が生じその寿命が短くなる。
ジスタでは、その特性変動が生じその寿命が短くなる。
このような技術的な課題が生ずる点については、「杓Ｅ
ＣＩ（ＡＮＩＣＡＬ ５ＴＲＥＳＳ ＡＮＤ Ｉ（ＹＤ
ＲＯＧＥＮＥＰＦＢＣＴＳ ＯＮ １（ＯＴ ＣＡＲＲ
ＩＥＲＴＮＪＥＣＴＩＯＮ Ｊ （１９８６年。
ＣＩ（ＡＮＩＣＡＬ ５ＴＲＥＳＳ ＡＮＤ Ｉ（ＹＤ
ＲＯＧＥＮＥＰＦＢＣＴＳ ＯＮ １（ＯＴ ＣＡＲＲ
ＩＥＲＴＮＪＥＣＴＩＯＮ Ｊ （１９８６年。
ＩＥＤＭ、論文番号１５．３，３８６〜３８９頁）にそ
の記載がある。また、上述の高抵抗負荷型のＳＲＡＭで
は、その抵抗負荷層の抵抗値が変動し、安定した抵抗値
を得ることが困難となっていた。
の記載がある。また、上述の高抵抗負荷型のＳＲＡＭで
は、その抵抗負荷層の抵抗値が変動し、安定した抵抗値
を得ることが困難となっていた。
そこで、本発明は上述の技術的な課題に鑑み、水素の拡
散による素子の特性変動を抑制するような半導体装置を
提供することを目的とする。
散による素子の特性変動を抑制するような半導体装置を
提供することを目的とする。
［課題を解決するための手段〕
上述の技術的な課題を解決するために、本発明の半導体
装置は、少なくとも能動素子若しくは受動素子の一方を
有する半導体装置であって、上記能動素子若しくは上記
受動素子への水素拡散防止膜として、チタン膜を形成し
たことを特徴としている。
装置は、少なくとも能動素子若しくは受動素子の一方を
有する半導体装置であって、上記能動素子若しくは上記
受動素子への水素拡散防止膜として、チタン膜を形成し
たことを特徴としている。
ここで、上記半導体装置の一例としては、オーバーコー
ト膜−としてプラズマシリコン窒化膜を有する構造の半
導体装置を含み、また、他の例としては、プラズマシリ
コン窒化膜を有しない構造でも良い、また、上記受動素
子の一例として、ＳＲＡＭの抵抗負荷層としても良い。
ト膜−としてプラズマシリコン窒化膜を有する構造の半
導体装置を含み、また、他の例としては、プラズマシリ
コン窒化膜を有しない構造でも良い、また、上記受動素
子の一例として、ＳＲＡＭの抵抗負荷層としても良い。
チタン膜を形成することで、そのチタン膜が水素拡散防
止膜として機能し、水素の各素子への拡散がそのチタン
膜で阻止されることになる。
止膜として機能し、水素の各素子への拡散がそのチタン
膜で阻止されることになる。
本発明の好適な実施例を図面を参照しながら説明する。
本実施例は、高抵抗負荷型のＳＲＡＭの例であり、第１
図に示すように、オーバーコート膜としてプラズマシリ
コン窒化膜２が形成され、水素の拡散を防止するための
水素拡散防止膜としてチタン膜１が形成されている。
図に示すように、オーバーコート膜としてプラズマシリ
コン窒化膜２が形成され、水素の拡散を防止するための
水素拡散防止膜としてチタン膜１が形成されている。
第１図を参照しながら具体的に説明すると、シリコン基
板ｌｌ上にゲート酸化膜等の絶縁膜を介してゲート電極
１２が形成されている。なお、シリコン基１ｕｌｌには
不純物拡散からソース・ドレイン領域等が形成されるが
その図示を省略している。上記ゲート電極１２上には、
眉間絶縁膜１３が形成され、その上の層には、薄い膜の
ポリシリコン膜からなる高抵抗負荷膜１４が形成されて
いる。上記高抵抗負荷膜１４やゲート電極１２の一部は
、ＰＳＧ膜等の眉間絶縁膜１５により被覆されている。
板ｌｌ上にゲート酸化膜等の絶縁膜を介してゲート電極
１２が形成されている。なお、シリコン基１ｕｌｌには
不純物拡散からソース・ドレイン領域等が形成されるが
その図示を省略している。上記ゲート電極１２上には、
眉間絶縁膜１３が形成され、その上の層には、薄い膜の
ポリシリコン膜からなる高抵抗負荷膜１４が形成されて
いる。上記高抵抗負荷膜１４やゲート電極１２の一部は
、ＰＳＧ膜等の眉間絶縁膜１５により被覆されている。
アルミ配線層１６は、その層間絶縁膜１５に形成された
コンタクトホール１７で上記シリコン基板１１と接続す
るように形成されており、このアルミ配線層１６はビッ
ト線やパッドとして用いられる。
コンタクトホール１７で上記シリコン基板１１と接続す
るように形成されており、このアルミ配線層１６はビッ
ト線やパッドとして用いられる。
そして、このアルミ配線Ｊｉｌ１６上には、その全面を
覆うようにＰＳＧ膜等の眉間絶縁膜３が形成されている
。この眉間絶縁膜３は、その上部に形成するチタン膜１
が導電性であることから、絶縁のために形成され、さら
にオーバーコート膜の一部としても機能し得る。この層
間絶縁膜３の上部には、水素拡散防止膜であるチタン膜
ｌが形成される。このチタン膜１によって、プラズマシ
リコン窒化膜２からの水素の拡散が防止され、上記高抵
抗負荷膜１４やＭＯＳトランジスタへの悪影響が防止さ
れる。プラズマシリコン窒化膜２は、上記チタン膜１上
に積層されており、その緻密性からオーバーコート膜（
パッシベーション膜）として機能すると共に、下部にチ
タン膜ｌが存在することから、そのチタン膜ｌによって
水素の拡散が抑えられることになる。
覆うようにＰＳＧ膜等の眉間絶縁膜３が形成されている
。この眉間絶縁膜３は、その上部に形成するチタン膜１
が導電性であることから、絶縁のために形成され、さら
にオーバーコート膜の一部としても機能し得る。この層
間絶縁膜３の上部には、水素拡散防止膜であるチタン膜
ｌが形成される。このチタン膜１によって、プラズマシ
リコン窒化膜２からの水素の拡散が防止され、上記高抵
抗負荷膜１４やＭＯＳトランジスタへの悪影響が防止さ
れる。プラズマシリコン窒化膜２は、上記チタン膜１上
に積層されており、その緻密性からオーバーコート膜（
パッシベーション膜）として機能すると共に、下部にチ
タン膜ｌが存在することから、そのチタン膜ｌによって
水素の拡散が抑えられることになる。
このように本実施例の半導体装置は、アルミ配線層１６
の上部に、オーバーコート膜として形成されるプラズマ
シリコン窒化膜２を有し、そのプラズマシリコン窒化膜
２の下部に水素の拡散を防止するためのチタン膜ｌが形
成されているため、ＭＯＳ）ランジスタや高抵抗負荷等
の各素子の特性の変動を防止することができる。
の上部に、オーバーコート膜として形成されるプラズマ
シリコン窒化膜２を有し、そのプラズマシリコン窒化膜
２の下部に水素の拡散を防止するためのチタン膜ｌが形
成されているため、ＭＯＳ）ランジスタや高抵抗負荷等
の各素子の特性の変動を防止することができる。
次に、このように水素拡散防止膜としてのチタン膜を有
してなる半導体装置をより明確にするため、その製造工
程について第２図ａ〜第２図ｆを参照しながら説明する
。
してなる半導体装置をより明確にするため、その製造工
程について第２図ａ〜第２図ｆを参照しながら説明する
。
まず、第２図ａに示すように、通常のＭＯＳトランジス
タの形成と同様に、シリコン基板２１の表面にゲート酸
化膜２３及びフィールド酸化膜２２が形成され、そのゲ
ート酸化ＩＩ＊２３上にはゲート電極２４が形成される
。そして、所要の層間絶縁膜２５が形成された後、コン
タクトホール２６が形成されて、アルミ配線層２７が形
成される。
タの形成と同様に、シリコン基板２１の表面にゲート酸
化膜２３及びフィールド酸化膜２２が形成され、そのゲ
ート酸化ＩＩ＊２３上にはゲート電極２４が形成される
。そして、所要の層間絶縁膜２５が形成された後、コン
タクトホール２６が形成されて、アルミ配線層２７が形
成される。
このアルミ配線Ｎ２１の一部はフィールド絶縁膜２２上
のパッド部２７ａとされる。
のパッド部２７ａとされる。
そして、上記アルミ配線層２７．バット部２７ａ及び層
間絶縁膜２５の表面に亘って、ＰＳＧ膜２８を形成する
。
間絶縁膜２５の表面に亘って、ＰＳＧ膜２８を形成する
。
次に、第２図すに示すように、ＰＳＧ膜２日上に全面に
亘ってチタン膜２９を形成する。このチタン膜２９は、
水素の拡散を防止し得る所要の膜厚で、例えばスパッタ
リング法によって形成される。
亘ってチタン膜２９を形成する。このチタン膜２９は、
水素の拡散を防止し得る所要の膜厚で、例えばスパッタ
リング法によって形成される。
上記チタン膜２９を形成した後、第２図Ｃに示すように
、フォトレジスト層３０を選択的に露光して、パッド部
２７ａ上で開口するパターンに形成する。
、フォトレジスト層３０を選択的に露光して、パッド部
２７ａ上で開口するパターンに形成する。
次に、そのフォトレジストＪｌｌＩ３０を用いて、ＣＦ
４等のガスを使用しながら、等方的なプラズマエツチン
グを行う、すると、第２図ｄに示すように、上記パッド
部２７ａ上のチタン膜２９が除去され、さらに等方的な
プラズマエツチングのため、上記チタン膜２９は、マス
クである上記フォトレジスト層３０の端部３０ｅより後
退して空隙部３１を形成する。このようにチタン膜２９
を後退させることで、チタン膜２９とパッド部２７ａの
導通を防止することができる。なお、フォトレジスト層
３０の開口部のパターンを次工程のパッド部２７ａ開ロ
用のパターンより大きめにしても良い。
４等のガスを使用しながら、等方的なプラズマエツチン
グを行う、すると、第２図ｄに示すように、上記パッド
部２７ａ上のチタン膜２９が除去され、さらに等方的な
プラズマエツチングのため、上記チタン膜２９は、マス
クである上記フォトレジスト層３０の端部３０ｅより後
退して空隙部３１を形成する。このようにチタン膜２９
を後退させることで、チタン膜２９とパッド部２７ａの
導通を防止することができる。なお、フォトレジスト層
３０の開口部のパターンを次工程のパッド部２７ａ開ロ
用のパターンより大きめにしても良い。
第２図ｅに示すように、上記チタンＩｆ！２９上にプラ
ズマシリコン窒化膜３２を形成する。このプラズマシリ
コン窒化膜３２の形成は、プラズマＣＶＤ法によって行
うことができる。プラズマシリ−’７’Ｊ化＃３２の形
成後、フォトレジスト１３３を形成し、選択露光の後、
そのフォトレジスト層３３をマスクとしてエツチングを
行う、このエツチングは、上記パット部２７ａ上を開口
するものであって、上記プラズマシリコン窒化膜３２が
選択的に除去され、上記ＰＳＧ膜２８も同じマスクで選
択的に除去される。このとき、これらプラズマシリコン
窒化膜３２とＰＳＧ膜２８の間のチタン膜２９は、既に
上記フォトレジスト層３３の開ロバターンよりも大きい
開口を有しているためにエツチングされない、このフォ
トレジストＪｉ３３をマスクとするエツチングで、上記
パッド部２７ａの表面が露出することになる。
ズマシリコン窒化膜３２を形成する。このプラズマシリ
コン窒化膜３２の形成は、プラズマＣＶＤ法によって行
うことができる。プラズマシリ−’７’Ｊ化＃３２の形
成後、フォトレジスト１３３を形成し、選択露光の後、
そのフォトレジスト層３３をマスクとしてエツチングを
行う、このエツチングは、上記パット部２７ａ上を開口
するものであって、上記プラズマシリコン窒化膜３２が
選択的に除去され、上記ＰＳＧ膜２８も同じマスクで選
択的に除去される。このとき、これらプラズマシリコン
窒化膜３２とＰＳＧ膜２８の間のチタン膜２９は、既に
上記フォトレジスト層３３の開ロバターンよりも大きい
開口を有しているためにエツチングされない、このフォ
トレジストＪｉ３３をマスクとするエツチングで、上記
パッド部２７ａの表面が露出することになる。
そして、上記フォトレジストＮ３３を除去し、第２図ｒ
に示すようなチタン膜２９によって水素の拡散が防止さ
れる構造の半導体装置が得られることになる。
に示すようなチタン膜２９によって水素の拡散が防止さ
れる構造の半導体装置が得られることになる。
上述のように、本実施例の半導体装置では、プラズマシ
リコン窒化膜の下部にチタン膜を形成しているために、
水素の拡散が有効に防止され、ＭＯＳトランジスタや高
抵抗負荷膜の特性変動が防止されることになる。また、
チタン膜が導電性を有するためパッド部での短絡が問題
となるが、チタン膜を開口端部より後退させることで未
然に防止できる。
リコン窒化膜の下部にチタン膜を形成しているために、
水素の拡散が有効に防止され、ＭＯＳトランジスタや高
抵抗負荷膜の特性変動が防止されることになる。また、
チタン膜が導電性を有するためパッド部での短絡が問題
となるが、チタン膜を開口端部より後退させることで未
然に防止できる。
なお、本発明の半導体装置は、上述の実施例に限定され
ず、その要旨を逸脱しない範囲での種々の変更が可能で
ある。
ず、その要旨を逸脱しない範囲での種々の変更が可能で
ある。
本発明の半導体装置は、水素拡散防止膜としてチタン膜
が形成さ五ることから、有効に水素の拡散が防止され、
能動素子や受動素子の特性変動を防止することができる
。
が形成さ五ることから、有効に水素の拡散が防止され、
能動素子や受動素子の特性変動を防止することができる
。
第１図は本発明の半導体装置の一例を示す要部断面図、
第２図ａ〜第２図ｆは本発明の半導体装置の他の一例を
説明するためのそれぞれ工程断面図である。 １．２９・・・チタン膜 ２．３２・・・プラズマシリコン窒化膜３・・・層間絶
縁膜 ２８・・・ＰＳＧＩＩ！！ 特許出願人 ソニー株式会社 代理人弁理士 小泡 晃（他２名） 第１図 第２図ａ 第２図ｂ 第２図Ｃ 第２図ｅ 第２図ｆ
第２図ａ〜第２図ｆは本発明の半導体装置の他の一例を
説明するためのそれぞれ工程断面図である。 １．２９・・・チタン膜 ２．３２・・・プラズマシリコン窒化膜３・・・層間絶
縁膜 ２８・・・ＰＳＧＩＩ！！ 特許出願人 ソニー株式会社 代理人弁理士 小泡 晃（他２名） 第１図 第２図ａ 第２図ｂ 第２図Ｃ 第２図ｅ 第２図ｆ
Claims (1)
- 【特許請求の範囲】 少なくとも能動素子若しくは受動素子の一方を有する
半導体装置において、 上記能動素子若しくは上記受動素子への水素拡散防止膜
として、チタン膜を形成したことを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63093247A JPH01265524A (ja) | 1988-04-15 | 1988-04-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63093247A JPH01265524A (ja) | 1988-04-15 | 1988-04-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01265524A true JPH01265524A (ja) | 1989-10-23 |
Family
ID=14077179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63093247A Pending JPH01265524A (ja) | 1988-04-15 | 1988-04-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01265524A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992003849A1 (en) * | 1990-08-21 | 1992-03-05 | Seiko Epson Corporation | Semiconductor device, semiconductor memory using the same, cmos semiconductor integrated circuit, and process for fabricating the semiconductor device |
| EP0634797A2 (en) * | 1993-07-13 | 1995-01-18 | Sony Corporation | Thin film semiconductor device for active matrix panel and method of manufacturing the same |
| JPH07153921A (ja) * | 1993-07-23 | 1995-06-16 | Hyundai Electron Ind Co Ltd | 半導体装置及びその製造方法 |
| EP0642167A3 (en) * | 1993-08-05 | 1995-06-28 | Matsushita Electronics Corp | Semiconductor device with capacitor and manufacturing process. |
| US5438023A (en) * | 1994-03-11 | 1995-08-01 | Ramtron International Corporation | Passivation method and structure for a ferroelectric integrated circuit using hard ceramic materials or the like |
| US5902131A (en) * | 1997-05-09 | 1999-05-11 | Ramtron International Corporation | Dual-level metalization method for integrated circuit ferroelectric devices |
| US5945692A (en) * | 1994-05-31 | 1999-08-31 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of fabricating same |
| US6150692A (en) * | 1993-07-13 | 2000-11-21 | Sony Corporation | Thin film semiconductor device for active matrix panel |
-
1988
- 1988-04-15 JP JP63093247A patent/JPH01265524A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992003849A1 (en) * | 1990-08-21 | 1992-03-05 | Seiko Epson Corporation | Semiconductor device, semiconductor memory using the same, cmos semiconductor integrated circuit, and process for fabricating the semiconductor device |
| US5523595A (en) * | 1990-08-21 | 1996-06-04 | Ramtron International Corporation | Semiconductor device having a transistor, a ferroelectric capacitor and a hydrogen barrier film |
| EP0634797A3 (en) * | 1993-07-13 | 1997-02-26 | Sony Corp | Active matrix thin film semiconductor device for display panel and method of manufacture. |
| EP0634797A2 (en) * | 1993-07-13 | 1995-01-18 | Sony Corporation | Thin film semiconductor device for active matrix panel and method of manufacturing the same |
| US6150692A (en) * | 1993-07-13 | 2000-11-21 | Sony Corporation | Thin film semiconductor device for active matrix panel |
| JPH07153921A (ja) * | 1993-07-23 | 1995-06-16 | Hyundai Electron Ind Co Ltd | 半導体装置及びその製造方法 |
| US6107657A (en) * | 1993-08-05 | 2000-08-22 | Matsushita Electronics Corporation | Semiconductor device having capacitor and manufacturing method thereof |
| US5624864A (en) * | 1993-08-05 | 1997-04-29 | Matsushita Electronics Corporation | Semiconductor device having capacitor and manufacturing method thereof |
| US6015987A (en) * | 1993-08-05 | 2000-01-18 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having capacitor exhibiting improved mositure resistance and manufacturing method thereof |
| EP0642167A3 (en) * | 1993-08-05 | 1995-06-28 | Matsushita Electronics Corp | Semiconductor device with capacitor and manufacturing process. |
| US6169304B1 (en) | 1993-08-05 | 2001-01-02 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having a passivation layer which minimizes diffusion of hydrogen into a dielectric layer |
| US6294438B1 (en) | 1993-08-05 | 2001-09-25 | Matsushita Electronics Corporation | Semiconductor device having capacitor and manufacturing method thereof |
| US6333528B1 (en) | 1993-08-05 | 2001-12-25 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having a capacitor exhibiting improved moisture resistance |
| US5578867A (en) * | 1994-03-11 | 1996-11-26 | Ramtron International Corporation | Passivation method and structure using hard ceramic materials or the like |
| US5438023A (en) * | 1994-03-11 | 1995-08-01 | Ramtron International Corporation | Passivation method and structure for a ferroelectric integrated circuit using hard ceramic materials or the like |
| US5945692A (en) * | 1994-05-31 | 1999-08-31 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of fabricating same |
| USRE41866E1 (en) | 1994-05-31 | 2010-10-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of fabricating same |
| US5902131A (en) * | 1997-05-09 | 1999-05-11 | Ramtron International Corporation | Dual-level metalization method for integrated circuit ferroelectric devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2548957B2 (ja) | 半導体記憶装置の製造方法 | |
| KR970013366A (ko) | 반도체 집적 회로장치의 제조방법 | |
| KR0139187B1 (ko) | 적층 캐패시터 셀을 갖는 반도체 메모리 | |
| US5580811A (en) | Method for the fabrication of a semiconductor memory device having a capacitor | |
| US5110766A (en) | Method of manufacturing a semiconductor device including forming a flattening layer over hollows in a contact hole | |
| JPH03218626A (ja) | 半導体装置の配線接触構造 | |
| US6822279B2 (en) | Semiconductor device and method of fabricating the same | |
| JPH01265524A (ja) | 半導体装置 | |
| JP2000031088A (ja) | 半導体装置のコンタクトホ―ルを形成する方法 | |
| JP2000021892A (ja) | 半導体装置の製造方法 | |
| US5501999A (en) | Process for formation of capacitor for DRAM cell | |
| JP2859363B2 (ja) | 半導体装置及びその製造方法 | |
| JP2956880B2 (ja) | 半導体装置およびその製造方法 | |
| KR100402217B1 (ko) | 반도체소자제조방법 | |
| US4564854A (en) | Combined MOS/memory transistor structure | |
| JP2000058784A (ja) | 半導体装置 | |
| KR100199093B1 (ko) | 반도체 소자의 커패시터 제조방법 | |
| US7682964B2 (en) | Method of forming a contact hole in a semiconductor device | |
| US20010045591A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100365935B1 (ko) | 반도체소자의저장전극형성방법 | |
| KR0165491B1 (ko) | 더미 패턴을 구비한 반도체 메모리 장치 및 그 제조방법 | |
| JPH10256506A (ja) | 半導体装置及びその製造方法 | |
| JPH03145159A (ja) | 半導体記憶装置およびその製造方法 | |
| KR0166034B1 (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
| KR0147636B1 (ko) | 얇은 접합을 보호하는 배선 구조를 가지는 반도체 장치 및 그 제조방법 |