KR100365935B1 - 반도체소자의저장전극형성방법 - Google Patents
반도체소자의저장전극형성방법 Download PDFInfo
- Publication number
- KR100365935B1 KR100365935B1 KR1019950052453A KR19950052453A KR100365935B1 KR 100365935 B1 KR100365935 B1 KR 100365935B1 KR 1019950052453 A KR1019950052453 A KR 1019950052453A KR 19950052453 A KR19950052453 A KR 19950052453A KR 100365935 B1 KR100365935 B1 KR 100365935B1
- Authority
- KR
- South Korea
- Prior art keywords
- storage electrode
- hsg
- semiconductor device
- forming
- storage node
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 반도체기판에 접속되는 삼차원의 저장전극의 평탄화된 부분에 제1HSG 를 소정두께 형성하고 상기 제1HSG 상부에 상기 제1HSG 보다 작은 크기로 제2HSG 를 형성한 다음, 정전용량의 필요에 따라 더 크기가 작은 HSG 를 형성하여 표면적이 증가된 저장전극을 형성하고 후속공정으로 유전체막과 플레이트전극을 순차적으로 형성하여 반도체소자의 고집적화에 충분한 정전용량을 갖는 캐패시터를 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.
Description
본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 특히 표면적이 증가된 저장전극을 형성하고 반도체소자의 고집적화에 충분한 정전용량을 갖는 캐패시터를 형성하여 반도체소자의 특성 및 신뢰성을 향상시킬 수 있고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.
반도체소자가 고집적화되어 셀 크기가 감소되므로, 저장전극의 표면적에 비례하는 정전용량을 충분히 확보하기가 어려워지고 있다.
특히, 단위 셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 셀면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.
그래서, ( εo X εr X A)/ T ( 단, 상기 εo 는 진공유전율, 상기 εr은 유전막의 유전율, 상기 A 는 캐패시터의 면적 그리고 상기 T 는 유전막의 두께 )로 표시되는 캐패시터의 정전용량 C 를 증가시키기 위하여, 유전상수가 높은 물질을 유전체막으로 사용하거나, 유전체막을 얇게 형성하거나 또는 저장전극의 표면적을 증가시키는 등의 방법을 사용하였다.
그러나, 이러한 방법들은 모두 각각의 문제점을 가지고 있다.
즉, 높은 유전상수를 갖는 유전물질, 예를 들어 Ta2O5, TiO2또는 SrTiO3등은 신뢰도 및 박막특성 등이 확실하게 확인되어 있지 않다. 그래서, 실제소자에 적용하기가 어렵다. 그리고, 유전막 두께를 감소시키는 것은 소자 동작 시 유전막이 파괴되어 캐패시터의 신뢰도에 심각한 영향을 준다.
또한, 저장전극의 표면적을 증가시키기 위하여 핀형 또는 실린더형 저장전극을 형성하거나 반구형 다결정실리콘 ( HSG : Hemispherical Grained silicon, 이하에서 HSG 라 함 ) 으로 표면적을 증가시켰으나 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 없어 반도체소자의 특성 및 신뢰성을 저하시키고 그에 따른 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
제1도는 종래기술에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도이다.
제1도를 참조하면, 반도체기판(31) 상부에 하부절연층(33)을 형성한다. 이때, 상기 하부절연층(33)은 소자분리절연막(도시안됨), 게이트산화막(도시안됨), 게이트전극(도시안됨) 또는 비트라인(도시안됨)이 형성된 것이다. 그리고, 상기 하부절연층(33)은 비.피.에스.지 ( BPSG : Boro Phospho Silicate Glass, 이하에서 BPSG 라 함) 와 같이 플로우가 잘되는 절연물질로 형성된 것이다. 그 다음에, 콘택마스크(도시안됨)를 이용한 식각공정으로 상기 반도체기판(31)의 예정된 부분, 즉 불순물 확산영역을 노출시키는 콘택홀(35)을 형성한다. 그리고, 상기 콘택홀(35)을 통하여 상기 예정된 부분에 접속되는 다결정실리콘막(37)을 형성한다. 그 상부에 HSG (39)를 소정 두께 형성하여 표면적이 증가된 저장전극을 형성한다. 이때, 상기 HSG (39)는 300 내지 600 Å 두께로 형성된 것이다.
여기서, 상기 HSG는 조밀하게 형성하기 힘들고 그 밀도가 작고 국소적으로 그레인들 간의 병합현상이 발생되어 전하저장전극의 유효표면적 증가효과가 크지 않았다.
따라서, 본 발명은 상기한 문제점을 해결하기위하여, 표면적이 증가된 저장전극을 형성함으로써 반도체소자의 고집적화에 충반한 정전용량을 확보할 수 있는 캐패시터를 형성할 수 있어 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 저장전극 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기위하여 본 발명에 따른 반도체소자의 저장전극 형성 방법의 특징은,
반도체기판 상부에 저장전극 콘택홀을 구비하는 층간절연막을 형성하는 공정과,
상기 저장전극 콘택홀을 매립하는 삼차원 구조의 저장전극을 형성하는 공정과,
상기 저장전극의 표면에 반구형실리콘을 n(n>1)번 증착하여 저장전극의 표면을 증가시키는 공정과,
상기 저장전극에 첫 번째로 증착되는 반구형 실리콘은 300 내지 600Å 두께로 형성되는 것과,
상기 반구형 실리콘은 저장전극의 평탄한 부분에 형성되는 것과,
상기 반구형 실리콘은 n번째 형성되는 반구형 실리콘보다 n+1번째 형성되는 반구형 실리콘이 더 작은 두께로 형성되는 것을 포함하는 것을 특징으로 한다.
이상의 목적을 달성하기 위하여 본 발명의 원리는, 기존의 공정으로 형성된 저장전극의 평탄한 면에 HSG 의 크기를 점차적으로 작게 순차적으로 형성함으로써 표면적을 증가시켜 반도체소자의 고집적화에 충분한 정전용량을 갖는 캐패시터를 형성하는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제2도는 본 발명의 실시예에 따른 반도체소자의 저장전극 형성방법을 도시한단면도이다.
제2도를 참조하면, 반도체기판(11) 상부에 하부절연층(13)을 형성한다. 이때, 상기 하부절연층(13)은 소자분리절연막(도시안됨), 게이트산화막(도시안됨), 게이트전극(도시안됨) 또는 비트라인(도시안됨)이 형성된 것이다. 그리고, 상기 하부절연층(13)은 BPSG 와 같이 플로우가 잘되는 절연물질로 형성된 것이다. 그 다음에, 콘택 마스크(도시안됨)를 이용한 식각공정으로 상기 반도체기판(11)의 예정된 부분, 즉 불순물 확산영역을 노출시키는 콘택홀(15)을 형성한다. 그리고, 상기 콘택홀(15)을 통하여 상기 예정된 부분에 접속되는 다결정실리콘막(17)을 형성한다. 그 상부에 제 1HSG (19)를 소정두께 형성하여 표면적이 증가된 저장전극을 형성한다. 이때, 상기 제1HSG (19)는 300 내지 600 Å 두께로 형성된 것이다. 그 다음에, 상기 제2HSG(21)를 소정두께 형성한다. 이때, 상기 제2HSG (21)는 100 내지 300Å 두께로 형성되어 전체적인 크기는 일정하게 하면서 제1HSG (19)를 형성하면서 생긴 그레인들간의 병합현상 및 성김 현상을 완화시켜 보다 조밀한 이중 반구형 다결정실리콘 (DHSG : Double Hemispherical Grained silicon : 이하 DHSG )을 형성함으로써 기존의 HSG 보다 상당히 유효표면적이 증가하게 되어 동일한 공정으로 단차를 유지하면서 초고집적 반도체소자의 제조를 용이하게 하였다.
본 발명은 메모리 소자의 캐패시터 공정에서 평면 및 3차원 구조의 저장전극을 형성한 후 표면적을 증대시키기 위해 저장전극 표면에 울퉁불퉁한 ( rugged ) 다결정실리콘막을 형성한 다음, 평탄한 부분에 HSG를 형성하고 그 상부에 다른 HSG층을 3회 이상 증착하여 표면적을 증가시킬 수 있다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 저장전극 형성방법은, 기존의 공정을 그대로 유지하면서 캐패시터의 유효면적을 증대시키며, 또한 동일한 단차를 유지할 수 있기 때문에 높은 단차로 인해서 생길 수 있는 후속 공정의 부담을 줄일 수 있어 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체 소자의 고집적화를 가능하게 하는 잇점이 있다.
제 1 도는 종래기술에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도.
제 2 도는 본 발명의 실시예에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11,31 ; 반도체기판 13,33 : 층간절연막
15,35 : 콘택홀 17,37 : 저장전극
19 : 제1반구형 다결정실리콘 21 : 제2반구형 다결정실리콘
39 : 반구형 다결정실리콘
Claims (3)
- 반도체기판 상부에 저장전극 콘택홀을 구비하는 층간절연막을 형성하는 공정과,상기 저장전극 콘택홀을 매립하는 삼차원 구조의 저장전극을 형성하는 공정과,상기 저장전극의 표면에 반구형실리콘을 n(n>1)번 증착하여 저장전극의 표면적을 증가시키되, 상기 반구형실리콘은 나중에 증착할수록 작은 크기로 형성하는 공정을 포함하는 반도체소자의 저장전극 형성방법.
- 제 1 항에 있어서,상기 저장전극의 표면에 증착되는 반구형 실리콘의 크기는 300 내지 600Å으로 형성되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
- 제 2 항에 있어서,상기 반구형 실리콘의 표면에 형성되는 또 다른 반구형 실리콘의 크기는 100 내지 300Å으로 형성되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052453A KR100365935B1 (ko) | 1995-12-20 | 1995-12-20 | 반도체소자의저장전극형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052453A KR100365935B1 (ko) | 1995-12-20 | 1995-12-20 | 반도체소자의저장전극형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970052294A KR970052294A (ko) | 1997-07-29 |
| KR100365935B1 true KR100365935B1 (ko) | 2003-03-15 |
Family
ID=37491079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950052453A KR100365935B1 (ko) | 1995-12-20 | 1995-12-20 | 반도체소자의저장전극형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100365935B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100379006B1 (ko) * | 1996-12-09 | 2003-09-26 | 유나이티드 마이크로일렉트로닉스 코퍼레이션 | 반구체입자상실리콘층을이용하여정전용량이개선된반도체장치의제조방법 |
| KR100450662B1 (ko) * | 1997-10-28 | 2004-12-17 | 삼성전자주식회사 | 캐패시터의하부전극형성방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04280463A (ja) * | 1991-03-08 | 1992-10-06 | Fujitsu Ltd | キャパシタ電極の形成方法 |
| JPH05110022A (ja) * | 1991-03-18 | 1993-04-30 | Miyazaki Oki Electric Co Ltd | 半導体素子の製造方法 |
| KR930011235A (ko) * | 1991-11-27 | 1993-06-24 | 정몽헌 | 표면적이 증대된 전하저장전극 제조방법 |
| KR930014801A (ko) * | 1991-12-31 | 1993-07-23 | 정몽헌 | 반도체 소자의 전하저장전극 제조방법 |
-
1995
- 1995-12-20 KR KR1019950052453A patent/KR100365935B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04280463A (ja) * | 1991-03-08 | 1992-10-06 | Fujitsu Ltd | キャパシタ電極の形成方法 |
| JPH05110022A (ja) * | 1991-03-18 | 1993-04-30 | Miyazaki Oki Electric Co Ltd | 半導体素子の製造方法 |
| KR930011235A (ko) * | 1991-11-27 | 1993-06-24 | 정몽헌 | 표면적이 증대된 전하저장전극 제조방법 |
| KR930014801A (ko) * | 1991-12-31 | 1993-07-23 | 정몽헌 | 반도체 소자의 전하저장전극 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970052294A (ko) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5442213A (en) | Semiconductor device with high dielectric capacitor having sidewall spacers | |
| KR960003864B1 (ko) | 반도체 메모리장치 및 그 제조방법 | |
| JP2528731B2 (ja) | 半導体記憶装置およびその製造方法 | |
| US6376302B1 (en) | Method for forming a DRAM capacitor having a high dielectric constant dielectric and capacitor made thereby | |
| JPH0821693B2 (ja) | 高集積半導体メモリ装置の製造方法 | |
| KR100189963B1 (ko) | 반도체 메모리장치 및 그 제조방법 | |
| JP2689031B2 (ja) | 半導体記憶装置およびその製造方法 | |
| US5606189A (en) | Dynamic RAM trench capacitor device with contact strap | |
| JPH0645553A (ja) | 半導体記憶装置およびその製造方法 | |
| US5847424A (en) | Capacitor of semiconductor memory device and manufacturing method thereof | |
| KR100365935B1 (ko) | 반도체소자의저장전극형성방법 | |
| JPH0774268A (ja) | 半導体記憶装置およびその製造方法 | |
| US6265263B1 (en) | Method for forming a DRAM capacitor with porous storage node and rugged sidewalls | |
| US6586312B1 (en) | Method for fabricating a DRAM capacitor and device made | |
| KR100602289B1 (ko) | 적어도 하나의 커패시터를 갖는 회로 및 그 제조 방법 | |
| US6027981A (en) | Method for forming a DRAM cell with a fork-shaped capacitor | |
| KR20060074715A (ko) | 반도체메모리장치 및 그 제조 방법 | |
| JPH07263649A (ja) | 半導体メモリ装置およびその製造方法 | |
| KR20020078432A (ko) | 반도체 메모리 장치의 제조 방법 | |
| KR0165307B1 (ko) | 저항소자를 갖는 반도체 메모리장치 및 그 제조방법 | |
| KR100487915B1 (ko) | 반도체소자의캐패시터형성방법 | |
| KR100213211B1 (ko) | 고집적 메모리장치의 제조방법 | |
| KR100454631B1 (ko) | 반도체소자의저장전극제조방법 | |
| US20020079532A1 (en) | Semiconductor memory and method of producing the same | |
| KR100235952B1 (ko) | 반도체 장치의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |