KR100454631B1 - 반도체소자의저장전극제조방법 - Google Patents

Abstract

본 발명은 반도체 소자의 저장전극 제조방법에 관한 것으로, 저장전극 형성시 콘택 부위의 표면적을 증가시켜 저장전극을 형성함으로써 소자의 리프레쉬 특성을 향상시켜 소자의 공정 수율 및 신뢰성을 향상시키는 기술에 관한 것이다.

이를 위한 본 발명은 반도체 기판 상부에 필드산화막과, 게이트산화막, 게이트전극, 산화막 스페이서, 불순물 확산영역, 비트라인을 포함하는 하부 구조물이 형성되어 있는 반도체 소자의 저장전극 제조방법에 있어서, 상기 하부 구조물을 구비하는 하는 반도체 기판 상부에 산화막과 질화막을 순차적으로 형성하고 감광막패턴을 형성한 다음, 상기 감광막패턴을 마스크로 상기 절연막의 일정두께가 노출되는 홈을 형성하고 전체 표면에 산화막을 형성한 후, 전면식각 공정으로 반도체 기판을 노출시키는 콘택홀을 형성하고 전체 표면에 다결정실리콘막을 형성한 다음, 상기 다결정실리콘막을 감광막 및 저장전극용 마스크를 이용한 사진식각공정으로 다결정실리콘막패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 저장전극 형성 방법을 제공한다.

Description

반도체 소자의 저장전극 제조방법

본 발명은 반도체 소자의 저장전극 제조방법에 관한 것으로, 특히 저장전극 콘택형성시 표면적을 증가시켜 저장전극을 형성함으로써 소자의 리프레쉬 특성을 향상시켜 소자의 공정수율 및 신뢰성을 향상시키는 기술에 관한 것이다.

일반적으로, 반도체 소자의 고집적화 추세에 따라 셀 크기가 감소되어 충분한 정전용량을 갖는 캐패시터를 형성하기가 어려워지고 있다.

특히, 단위 셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서 면적을 줄이는 것이 디램소자의 고집적화에 중요한 요인이 된다.

그리고, 캐패시터의 정전용량을 증가시키기 위하여 유전상수가 높은 물질을 유전체막으로 사용하거나 유전체막의 두께를 얇게 하거나 또는 캐패시터의 표면적을 증가시키는 등의 방법을 사용하였다.

그러나, 이러한 방법들은 각각의 문제점을 가지고 있다.

즉, 높은 유전상수를 갖는 유전물질, 예를 들어 Ta2O5, TiO2 또는 SrTiO3 등은 신뢰도 및 박막 특성이 확실하게 확인되지 않아 실제 소자에 적용하기에는 여러 가지 문제가 있고, 표면적을 증가시키는 방법도 소자의 면적이 작아져 표면적을 평면적으로는 증가시키기 어렵고 삼차원적으로 증가시키면 다른 부분과의 단차가 증가되어 후속 공정이 어려워지는 문제점이 있다.

도 1 은 종래 기술에 따른 반도체 소자의 저장전극 공정단면도이다.

먼저, 반도체 기판(1) 상부에 필드산화막(3)과, 게이트산화막(5), 게이트전극(7), 산화막 스페이서(9), 불순물 확산영역(11), 비트라인(13)이 구비된 하부 구조물을 형성한다.

다음, 상기 하부 구조물의 전체 표면에 일정 두께의 절연막(15)을 형성한 다음 저장전극용 콘택마스크를 이용한 식각공정으로 상기 반도체 기판(1)을 노출시키는 콘택홀(17)을 형성한다.

그 다음, 전체 표면에 다결정실리콘막으로 이루어진 도전층(19)을 형성한 다음, 식각 마스크를 이용하여 도전층(19)패턴을 구비하는 저장전극을 형성한다.

상기와 같은 종래 기술에 따르면, 64M 디램 이상의 고집적 디바이스에서 셀 사이즈 및 저장전극 콘택의 임계치수(critical dimension)가 작아짐에 따라 캐패시터의 용량 부족으로 인한 리프레쉬 특성이 저하되어 소자의 신뢰성이 떨어지는 문제점이 있다.

이에, 본 발명은 상기한 문제점을 해결하기 위한 것으로 저장전극 형성시 반도체 기판의 저장전극 콘택부위를 크게 형성하여 표면적을 증가시킨 저장전극을 형성함으로써 소자의 리프레쉬 특성을 향상시켜 소자의 공정수율 및 신뢰성을 향상시키는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위해 본 발명에 따른 반도체 소자의 제조방법은,

반도체 기판 상부에 필드산화막과, 게이트산화막, 게이트전극, 산화막 스페이서, 불순물 확산영역, 비트라인을 포함하는 하부 구조물이 형성되어 있는 반도체 소자의 저장전극 제조방법에 있어서,

(a) 상기 하부 구조물을 구비하는 반도체 기판 상부에 산화막을 형성하는 단계와,

(b) 상기 절연막 상부에 질화막을 형성하는 단계와,

(c) 상기 질화막 및 소정두께의 한화막을 식각하여 홈을 형성하는 단계와,

(d) 상기 구조의 전 표면에 산화막을 형성하는 단계와,

(e) 상기 (a)단계의 산화막 및 (d)단계의 산화막을 전면 식각하여 반도체 기판을 노출시키는 콘택홀을 형성하는 단계와,

(f) 상기 구조의 전 표면에 다결정실리콘막을 형성하는 단계 및

(g) 상기 다결정실리콘막을 감광막 및 저장전극용 마스크를 이용한 사진식각 공정으로 다결정실리콘막패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 저장전극 형성 방법이다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 저장전극 제조 방법에 대하여 상세히 설명을 하기로 한다.

도 2a 내지 도 2f 는 본 발명에 따른 반도체 소자의 제조공정도이다.

먼저, 반도체 기판(31) 상부에 필드산화막(33)과, 게이트산화막(35), 게이트전극(37), 산화막 스페이서(39), 불순물 확산영역(41), 비트라인(43)이 구비된 하부 구조물을 형성한다.

그리고, 상기 구조의 전체 표면에 소정두께의 산화막(45)과 질화막(47)을 순차적으로 형성한다.

이때, 상기 산화막(45)는 절연막으로써 작용하지만, 하기 콘택홀(55)을 형성하기 위한 전면식각 공정에서의 산화막(53)과 동시에 식각하기 위하여 산화막 재질을 사용한다.

다음, 상기 질화막(47) 상부에 감광막을 도포한 다음, 노광마스크를 이용하여 감광막패턴(49)을 형성한다.(도 2a 참조)

그 다음, 상기 감광막패턴(49)을 마스크로 상기 산화막(45)의 소정부분이 노출되는 홈(51)을 형성한다.

이 때, 상기 홈(51) 형성시 정확한 두께를 필요로 하지 않아 공정 마진이 크게 향상된다.(도 2b 참조)

다음, 상기 구조의 전체 표면에 산화막(53)을 형성한다.

이 때, 상기 산화막(53)의 두께로 후속공정의 콘택 임계치수(CD)를 조절하게 된다.(도 2c 참조)

그 다음, 상기 산화막(53)을 전면식각(blanket etch)하여 반도체 기판(31)을 노출시키는 콘택홀(55)을 형성한다.

여기서, 상기 산화막(53)을 전면식각 시 상기 질화막(47)이 마스크 역할을 하게 되며, 상기 콘택홀(55) 형성을 위한 콘택 공간(space)을 용이하게 확보 할 수 있게 된다.(도 2d 참조)

다음, 상기 구조의 전체 표면에 다결정실리콘막(57)을 형성한다.(도 2e 참조)

그 다음, 상기 다결정실리콘막(57)을 감광막 및 저장전극용 마스크를 이용한 사진식각공정으로 다결정실리콘막(57)패턴을 형성한다.

이때, 상기 다결정실리콘막패턴(57)의 중심부에 골이 형성되어 종래기술에 따른 저장전극 보다 표면적이 증가된 것을 볼 수 있다.(도 2f 참조)

상기한 바와 같이 본 발명에 따르면, 반도체 기판의 저장전극 콘택부위를 크게 형성하여 표면적을 증가시킨 저장전극을 형성함으로써 셀 영역과 주변회로 영역간의 단차에 영향을 주지 않고 저장전극 용량을 증가시킨다.

또한, 콘택마스크의 임계치수(CD)를 크게 형성할 수 있어 고가의 콘택마스크가 불필요하며, 소자의 리프레쉬 특성을 향상시켜 소자의 공정수율 및 신뢰성을 향상시키는 이점이 있다.

도 1 은 종래 기술에 따른 반도체 소자의 저장전극 공정단면도

도 2a 내지 도 2f 는 본 발명에 따른 반도체 소자의 저장전극 제조공정도

< 도면의 주요부분에 대한 부호의 설명 >

1, 31 : 반도체 기판 3, 33 : 필드산화막

5, 35 : 게이트산화막 7, 37 : 게이트전극

9, 39 : 산화막 스페이서 11, 41 : 불순물 확산영역

13, 43 : 비트라인 15 : 절연막

45, 53 : 산화막 17, 55 : 콘택홀

19 : 도전층 47 : 질화막

49 : 감광막패턴 51 : 홈

57 : 다결정실리콘막

Claims (1)

1. 반도체 기판 상부에 필드산화막과, 게이트산화막, 게이트전극, 산화막 스페이서, 불순물 확산영역, 비트라인을 포함하는 하부 구조물이 형성되어 있는 반도체 소자의 저장전극 제조방법에 있어서,

   (a) 상기 하부 구조물을 구비하는 반도체 기판 상부에 산화막을 형성하는 단계;

   (b) 상기 절연막 상부에 질화막을 형성하는 단계;

   (c) 상기 질화막 및 소정두께의 산화막을 식각하여 홈을 형성하는 단계;

   (d) 상기 구조의 전 표면에 산화막을 형성하는 단계;

   (e) 상기 (a)단계의 산화막 및 (d)단계의 산화막을 전면 식각하여 반도체 기판을 노출시키는 콘택홀을 형성하는 단계;

   (f) 상기 구조의 전 표면에 다결정실리콘막을 형성하는 단계; 및

   (g) 상기 다결정실리콘막을 감광막 및 저장전극용 마스크를 이용한 사진식각 공정으로 다결정실리콘막패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 저장전극 형성 방법.