KR0166029B1 - 반도체 소자의 캐패시터 제조방법 - Google Patents
반도체 소자의 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR0166029B1 KR0166029B1 KR1019940032797A KR19940032797A KR0166029B1 KR 0166029 B1 KR0166029 B1 KR 0166029B1 KR 1019940032797 A KR1019940032797 A KR 1019940032797A KR 19940032797 A KR19940032797 A KR 19940032797A KR 0166029 B1 KR0166029 B1 KR 0166029B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- conductive layer
- insulating film
- etching
- insulating
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 239000003990 capacitor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 37
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 11
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 4
- 230000010354 integration Effects 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 61
- 229920005591 polysilicon Polymers 0.000 description 8
- -1 Phospho Chemical class 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체소자의 캐패시터 제조방법에 관한 것으로, 반도체소자가 고집적화됨에 따라 좁은 면적에서 더욱 많은 정전용량을 필요로 하여 저장전극의 표면적을 증가시킴으로써 캐패시터의 정전용량을 극대화하는데 있어서, 반도체기판 상부에 도전층을 콘택시키고 그 상부에 절연막을 형성한 다음, 감광막패턴을 이용하여 상기 절연막과 도전층을 식각한 다음, 전체표면상부에 식각선택비가 우수한 다른 절연막을 두껍게 형성하고 그 상부에 상기 절연막과 식각비가 다른 절연막을 형성한 다음, 마스크와 식각선택비를 이용한 식각공정과 상기 절연막, 다른 절연막 및 또다른 절연막을 제거하는 공정을 이용하여 표면적이 증가된 저장전극을 형성함으로써 캐패시터의 정전용량을 증가시켜 반도체소자의 고집적화를 가능하게 하는 기술이다.
Description
제1a도 내지 제1e도는 본 발명의 실시예에 따른 반도체소자의 캐패시터 제조공정을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체기판 13 : 하부절연층
15 : 제1산화막 17 : 제1다결정실리콘막
19 : 제2산화막 21 : 제1감광막
23 : 제3산화막 25 : 제4산화막
27 : 제2감광막 29 : 제2다결정실리콘막
31 : 저장전극 33 : 유전체막
35 : 제3다결정실리콘막
본 발명은 반도체소자의 캐패시터 제조방법에 관한 것으로, 특히 고집적화된 반도체소자에서 캐패시터의 정전용량을 확보하기 위해 저장전극의 표면적을 증가시킴으로써 반도체소자의 고집적화를 가능하게 하는 기술에 관한 것이다.
반도체소자가 고집적화되어 셀 크기가 감소되므로, 저장전극의 표면적에 비례하는 정전용량을 충분히 확보하기가 어려워지고 있다.
특히, 단위셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.
그래서, 캐패시터의 정전용량을 증가시키기 위하여 유전상수가 높은 물질을 유전체막으로 사용하거나, 유전체막을 얇게 형성하거나 또는 캐패시터의 표면적을 증가시키는 등의 방법을 사용하였다.
그러나, 이러한 방법들은 모두 각각의 문제점을 가지고 있다.
즉, 높은 유전상수를 갖는 유전물질, 예를들어 Ta2O5, TiO2또는 SrTiO3등은 신뢰도 및 박막특성등이 확실하게 확인되어 있지 않다. 그래서, 실제소자에 적용하기가 어렵다. 그리고, 유전막 두께를 감소시키는 것은 소자 동작시 유전막이 파괴되어 캐패시터의 신뢰도에 심각한 영향을 준다.
또한, 캐패시터의 표면적을 증가시키기 위하여 다결정실리콘을 다층으로 형성한 후, 이들을 관통하여 서로 연결시키는 핀(Fin) 구조나, 실린더형을 사용하였다. 이러한 방법들도 디램의 고집적화에 따라 면적이 감소되어 여전히 충분한 정전용량을 갖지 못하여 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
따라서, 본 발명은 종래기술의 문제점을 해결하기 위하여, 반도체소자가 고집적화됨에 따라 좁은 면적에서 더욱 많은 정전용량을 필요로 하여 저장전극의 표면적을 증가시킴으로써 캐패시터의 정전용량을 극대화하는데 있어서, 반도체기판 상부에 도전층을 콘택시키고 그 상부에 절연막을 형성한 다음, 감광막패턴을 이용하여 상기 절연막과 도전층을 식각한 다음, 전체표면상부에 식각선택비가 우수한 다른 절연막을 두껍게 형성하고 그 상부에 상기 절연막과 식각비가 다른 절연막을 형성한 다음, 마스크와 식각선택비를 이용한 식각공정과 상기 절연막, 다른 절연막 및 또다른 절연막을 제거하는 공정을 이용하여 표면적이 증가된 저장전극을 형성함으로써 캐패시터의 정전용량을 증가시키는 반도체소자의 고집적화 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 캐패시터 제조방법은, 반도체기판 상부에 하부절연층을 형성하는 공정과, 상기 하부절연층 상부에 제1절연막을 형성하는 공정과, 콘택마스크를 이용한 식각공정으로 상기 제1절연막과 하부절연층을 식각하여 콘택홀을 형성하는 공정과, 상기 콘택홀을 통하여 상기 반도체기판에 접속되는 제1도전층을 형성하는 공정과, 상기 제1도전층 상부에 제2절연막을 형성하는 공정과, 상기 제2절연막 상부에 제1감광막패턴을 형성하는 공정과, 상기 제1감광막패턴을 이용한 식각공정으로 상기 제2절연막과 제1도전층 식각하는 공정과, 상기 제1감광막패턴을 제거하는 공정과, 전체표면상부에 두껍게 제3절연막을 형성하는 공정과, 상기 제3절연막 상부에 제4절연막을 형성하는 공정과, 상기 제4절연막 상부에 제2감광막패턴을 형성하는 공정과, 상기 제2감광막패턴을 이용한 식각공정으로 상기 제4절연막과 제3절연막을 이방성식각하는 공정과, 상기 제2감광막패턴을 제거하는 공정과, 상기 제3절연막을 상기 제1도전층이 노출되도록 일정폭 측면식각하는 공정과, 전체표면상부에 제2도전층을 일정두께 형성하는 공정과, 상기 제2도전층을 이방성식각하여 제2도전층 스페이서를 형성하는 공정과, 상기 제4,3,2,1산화막을 제거하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로하여 본 발명을 상세히 설명한다.
제1a도 내지 제1e도는 본 발명의 실시예에 따른 반도체소자의 캐패시터 제조공정을 도시한 단면도이다.
제1a도를 참조하면, 반도체기판(11) 상부에 하부절연층(13)과 제1산화막(15)을 순차적으로 형성한다. 이때, 상기 하부절연층(13)은 소자분리산화막(도시안됨)과 게이트산화막(도시안됨) 및 게이트전극(도시안됨)으로 이루어지는 트랜지스터가 구비된 것이다. 그리고, 상기 제1산화막(15)은 테오스(TEOS:Tetra Ethyl Ortho silicate, 이하에서 TEOS라 함)로 형성한다. 그 다음에, 콘택마스크(도시안됨)를 이용한 식각공정으로 상기 반도체기판(11)의 예정된 부분을 노출시키는 콘택홀(40)을 형성한다. 그리고, 상기 콘택홀(40)을 통하여 상기 반도체기판(11)에 접속되는 제1다결정실리콘막(17)을 형성한다. 그리고, 상기 제1다결정실리콘막(17) 상부에 제2산화막(19)을 일정두께 형성한다. 이때, 제2산화막(19)은 TEOS로 형성한다. 그리고, 상기 제2산화막(19) 상부에 제1감광막(21)패턴을 형성한다. 이때, 상기 제1감광막(21)패턴은 저장전극마스크(도시안됨)보다 작게 형성한다.
제1b도를 참조하면, 상기 제1감광막(21)패턴을 마스크로하여 상기 제2산화막(19)과 제1다결정실리콘막(17)을 식각한다. 그리고, 상기 제1감광막(21)을 제거한다. 그리고, 전체표면상부에 두껍게 제3산화막(23)을 형성한다. 이때, 상기 제3산화막(23)은 상기 제2,1산화막(19,15)보다 식각선택비가 우수한 물질이 사용된다. 여기서는 피.에스.지.(PSG:Phospho Silica glass, 이하에서 PSG라 함)로 형성하였다. 그 다음에, 상기 제3산화막(23) 상부에 제4산화막(25)을 형성한다. 이때, 상기 제3산화막(23)보다 식각선택비가 저조한 산화막으로 형성한다. 여기서는 TEOS로 형성한다. 그 후에, 전체표면상부에 제2감광막(27)패턴을 형성한다. 이때, 상기 제2감광막(27)패턴은 저장전극이 형성될 부분의 중앙부를 노출시키는 패턴이다.
제1c도를 참조하면, 상기 제2감광막(27)패턴을 마스크로 하여 상기 제4산화막(25)과 제3산화막(23)을 순차적으로 식각한다. 그리고, 상기 제2감광막(27)패턴을 제거한다. 그리고, 상기 제4,2,1산화막(25,19,15) 및 상기 제1다결정실리콘막(17)과 상기 제3산화막(23)의 식각선택비 차이를 이용하여 상기 제3산화막(23)을 일정폭 제거한다. 이때, 상기 제3산화막(23)은 예정된 만큼의 저장전극의 크기로 상기 식각된 제1다결정실리콘막(17)과 제2산화막(19)의 바깥쪽으로 식각된다. 그리고, 전체표면상부에 단차피복비가 우수한 제2다결정실리콘막(29)을 일정두께 형성한다.
제1d도를 참조하면, 상기 제2다결정실리콘막(29)의 두께만큼 이방성식각하여 제2다결정실리콘막(29) 스페이서를 형성한다. 그리고, 상기 제4,3,2,1산화막(25,23,19,15)를 제거한다. 이때, 상기 제4,3,2,1산화막(25,23,19,15)은 상기 제1다결정실리콘막(17)과 제2다결정실리콘막(29) 스페이서와의 식각선택비 차이를 이용하여 제거한다. 그리하여 표면적이 증가된 완성된 저장전극(31)을 형성한다.
제1e도를 참조하면, 상기 저장전극(31)의 표면에 유전체막(33)과 제3다결정실리콘막(35)을 형성한다. 이때, 상기 제3다결정실리콘막(35)은 플레이트전극으로 사용된다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 캐패시터 제조방법은, 마스크를 이용한 식각공정, 이방성식각공정 및 산화막과 산화막간의 식각선택비 차이를 이용한 산화막 식각공정을 이용하여 표면적이 증가된 저장전극을 형성함으로써 캐패시터의 정전용량을 증가시켜 반도체소자의 고집적화를 가능하게 하는 잇점이 있다.
Claims (11)
- 반도체기판 상부에 내부에 트랜지스터가 구비된 하부절연층을 형성하는 공정과, 상기 하부절연층 상부에 제1절연막을 형성하는 공정과, 콘택마스크를 이용한 식각공정으로 상기 제1절연막과 하부절연층을 식각하여 콘택홀을 형성하는 공정과, 상기 콘택홀을 통하여 상기 반도체기판에 접속되는 제1도전층을 형성하는 공정과, 상기 제1도전층 상부에 제2절연막을 형성하는 공정과, 상기 제2절연막 상부에 제1감광막패턴을 형성하는 공정과, 상기 제1감광막패턴을 이용한 식각공정으로 상기 제2절연막과 제1도전층 식각하는 공정과, 상기 제1감광막패턴을 제거하는 공정과, 전체표면상부에 두껍게 제3절연막을 형성하는 공정과, 상기 제3절연막 상부에 제4절연막을 형성하는 공정과, 상기 제4절연막 상부에 제2감광막패턴을 형성하는 공정과, 상기 제2감광막패턴을 이용한 식각공정으로 상기 제4절연막과 제3절연막을 이방성식각하는 공정과, 상기 제2감광막패턴을 제거하는 공정과, 상기 제3절연막을 상기 제1도전층이 노출되도록 일정폭 측면식각하는 공정과, 전체표면상부에 제2도전층을 일정두께 형성하는 공정과, 상기 제2도전층을 이방성식각하여 제2도전층 스페이서를 형성하는 공정과, 상기 제4,3,2,1절연막을 제거하는 공정을 포함하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제1감광막패턴은 저장전극마스크보다 작게 형성된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제1,2,3절연막은 TEOS로 형성된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제3절연막은 상기 제1,2,4절연막보다 식각선택비가 우수한 물질로 형성된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항 또는 제4항에 있어서, 상기 제3절연막은 PSG로 형성된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제3절연막의 식각되는 일정폭은 예정된 만큼의 저장전극 크기까지인 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항 또는 제6항에 있어서, 상기 측면식각은 상기 제4,2,1절연막과 상기 제3절연막의 식각선택비를 이용하여 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제1도전층은 다결정실리콘막으로 형성된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제2도전층은 단차피복비가 좋은 물질로 형성된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항 또는 제9항에 있어서, 상기 제2도전층은 다결정실리콘막으로 형성된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제1,2,3,4절연막은 상기 제1도전층 및 제2도전층 스페이서와의 식각선택비 차이를 이용하여 제거되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940032797A KR0166029B1 (ko) | 1994-12-05 | 1994-12-05 | 반도체 소자의 캐패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940032797A KR0166029B1 (ko) | 1994-12-05 | 1994-12-05 | 반도체 소자의 캐패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026791A KR960026791A (ko) | 1996-07-22 |
| KR0166029B1 true KR0166029B1 (ko) | 1998-12-15 |
Family
ID=19400335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940032797A KR0166029B1 (ko) | 1994-12-05 | 1994-12-05 | 반도체 소자의 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0166029B1 (ko) |
-
1994
- 1994-12-05 KR KR1019940032797A patent/KR0166029B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960026791A (ko) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970000229B1 (ko) | 디램 캐패시터의 제조방법 | |
| KR970000228B1 (ko) | 디램 캐패시터의 제조방법 | |
| US6403431B1 (en) | Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits | |
| KR0166029B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0166495B1 (ko) | 반도체소자의 저장전극 제조방법 | |
| KR0166491B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0166030B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0166492B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0159020B1 (ko) | 반도체 소자의 저장전극 형성방법 | |
| KR0140476B1 (ko) | 반도체 소자의 저장전극 제조방법 | |
| KR0159018B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR20000045437A (ko) | 반도체소자의 자기정렬적인 콘택 형성방법 | |
| KR100278918B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0166490B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100527564B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100431819B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100235952B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR0146245B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100195837B1 (ko) | 반도체 소자의 미세콘택 형성방법 | |
| KR0159019B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR0132747B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR0146238B1 (ko) | 반도체 소자의 전하보존전극 제조방법 | |
| KR0166036B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0166031B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0135696B1 (ko) | 반도체소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050822 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |