KR0135696B1 - 반도체소자의 캐패시터 제조방법 - Google Patents

Abstract

본 발명은 반도체소자의 캐패시터 제조방법에 관한 것으로, 반도체소자가 고집적화됨에 따라 좁은 면적에서 더욱 많은 정전용량을 요구하게 되어 많은 문제점을 발생시켰다. 따라서, 본 발명은 반도체기판 상부에 실린더형 저장전극을 형성하되 내부에 별도의 돌출부를 구비하는 실린더형 저장전극을 형성함으로써 저장전극의 표면적을 증가시키고 그 상부에 유전체막과 플레이트전극을 형성함으로써 캐패시터의 정전용량을 증가시켜 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 캐패시터 제조방법

제1도 내지 제5도는 본 발명에 따른 반도체소자의 캐패시터 제조공정을 도시한 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 하부절연층 2 : 제1절연막

3 : 제1도전층 3' : 제1도전층패턴

4 : 제2절연막 5 : 제2도전층

5' : 제2도전층패턴 6 : 제3절연막

7 : 선택적 성장 산화막 8 : 제3도전층

9 : 제3도전층 스페이서 10 : 실린더형 저장전극

11 : 유전체막 12 : 플레이트전극

20 : 반도체기판 30 : 저장전극마스크

40 : 콘택마스크 50 : 콘택홀

본 발명은 반도체소자의 캐패시터 제조방법에 관한 것으로, 특히 고집적화된 반도체소자에서 캐패시터의 정전용량을 확보하기 위하여 실린더형의 저장전극을 형성하되 내부에 별도의 돌출부를 형성하여 저장전극의 표면적을 증가시킴으로써 캐패시터의 정전용량을 증가시키는 기술이다.

반도체소자가 고집적화되어 셀 크기가 감소되므로, 저장전극의 표면적에 비례하는 정전용량을 충분히 확보하기가 어려워지고 있다.

특히, 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자의 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.

그래서, 캐패시터의 정전용량을 증가시키기 위하여 유전상수가 높은 물질을 유전체막으로 사용하거나, 유전체막을 얇게 형성하거나 또는 캐패시터의 표면적을 증가시키는 등의 방법을 사용하였다.

그러나, 이러한 방법들은 모두 각각의 문제점을 가지고 있다.

즉, 높은 유전상수를 갖는 유전물질, 예를들어 Ta₂O₅, TiO₂또는 SrTiO₃등은 신뢰도 및 박막특성등이 확실하게 확인되어 있지 않아 실제 소자에 적용하기가 어렵고, 유전막 두께를 감소시키는 것은 소자 동작시 유전막이 파괴되어 캐패시터의 신뢰도에 심각한 영향을 준다.

또한 캐패시터의 표면적을 증가시키기 위하여 폴리실리콘을 다층으로 형성한 후, 이들을 관통하여 서로 연결시키는 핀(Fin) 구조나, 원통 또는 사각틀체 형상의 미로 구조로 형성하기도 하며, 소정구조의 저장전극의 표면에 실리콘으로 된 반구형 그레인(hemi spherical grain)을 형성하기도 한다. 그러나 이러한 방법들도 디램의 고집적화에 따라 면적이 감소되어 여전히 충분한 정전용량을 갖지 못하는 문제점이 있다.

종래의 실린더형 캐패시터를 기술하면 다음과 같다.

먼저, 반도체기판상에 소정의 하부 구조물, 예를들어 소자분리를 위한 소자분리절연막과, 모스 전계효과 트랜지스터 및 드레인전극과 접촉되는 비트라인을 순차적으로 형성하고, 소오스전극을 노출시키는 저장전극 콘택홀을 구비하는 평탄화층인 절연막 패턴을 도포한다.

그 다음 상기 저장전극 콘택홀을 매립하는 제1도전층을 증착한 다음, 그 상부에 희생막패턴을 형성하고 전체구조상부에 제2도전층을 증착한 다음, 상기 제2도전층을 이방성식각하고 상기 희생막패턴을 제거하여 제1 및 제2도전층으로 형성된 실린더형 저장전극을 형성하였다.

상기와 같은 종래의 실린더형 캐패시터는 공동형(cavity type) 캐패시터에 비하여 단차를 낮춘다는 장점은 있으나 고집적화되는 반도체소자의 충분한 정전용량 확보가 어려운 문제점이 있다.

따라서, 본 발명은 종래기술의 문제점을 해결하기 위하여 실린더형 저장전극을 형성하되 내부에 별도의 돌출부를 형성하여 저장전극의 표면적을 증가시킴으로써 캐패시터의 정전용량을 증가시킬 수 있는 반도체소자의 캐패시터 제조방법을 제공하는데 그 목적이 있다.

이상의 목적을 달성하기 위한 본 발명의 특징은, 반도체기판 상부에 하부절연층을 형성하고 그 상부에 제1절연막, 제1도전층, 제2절연막, 제2도전층 및 제3절연막을 순차적으로 증착한 다음, 그 상부에 저장전극 마스크를 형성하는 공정과, 상기 저장전극마스크를 이용하여 상기 제3절연막, 제2도전층 및 제2절연막을 순차적으로 식각하고 상기 저장전극마스크를 제거하는 공정과, 상기 식각된 제3절연막, 제2도전층 및 제2절연막의 외부에 선택적 성장 산화막을 형성하는 공정과, 상기 선택적 성장 산화막 상부에 콘택마스크를 형성하고 상기 콘택마스크를 이용하여 상기 선택적 성장 산화막, 제3절연막, 제2도전층, 제2절연막, 제1도전층, 제1절연막 및 하부절연층을 순차적으로 식각함으로써 제2도전층패턴을 형성하며 상기 반도체기판의 예정된 부위를 노출시키는 콘택홀을 형성하는 공정과, 상기 콘택마스크를 제거한 다음, 전체구조상부에 상기 콘택홀을 통하여 상기 반도체기판에 접속되도록 상기 콘택홀을 매립하는 제3도전층을 일정두께 증착하고 이방성식각을 실시하되 과식각하여 제1도전층패턴과 제3도전층 스페이서를 형성하는 공정과, 습식방법으로 상기 선택적 성장 산화막, 제3절연막, 제2절연막 및 제1절연막을 제거함으로써 표면적이 증가된 실린더형 저장전극을 형성하는 공정을 포함하는데 있다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.

제1도 내지 제5도는 본 발명의 실시예에 의한 반도체소자의 캐패시터 제조공정을 도시한 단면도이다.

제1도는 반도체기판(20) 상부에 하부절연층(1)을 형성하고 그 상부에 제1절연막(2), 제1도전층(3), 제2절연막(4), 제2도전층(5) 및 제3절연막(6)을 순차적으로 증착한 다음, 그 상부에 저장전극마스크(30)를 형성한것을 도시한 단면도로서, 상기 제1, 2, 3절연막(2,4,6)은 산화막으로 형성한 것이고 상기 제1, 2도전층(3,5)은 다결정실리콘으로 형성한 것이며 상기 저장전극마스크(30)는 감광막을 이용하여 형성한 것이다. 그리고, 상기 하부절연층(1)은 소자분리산화막, 비트라인 및 워드라인을 형성하고 플로우(flow)가 잘되는 테오스(TEOS : Tetra Ethyl Ortho Silicate, 이하에서 TEOS라 함) 또는 비.피.에스.지(BPSG : Boro Phospho Silicate Glass, 이하에서 BPSG라 함) 등과 같이 실리콘이 함유된 산화막으로 평탄화시킨 것으로 상기 소자분리산화막, 비트라인 및 워드라인이 생략된 것이다.

제2도는 상기 저장전극마스크(30)를 이용하여 상기 제3절연막(6), 제2도전층(5) 및 제2절연막(4)을 순차적으로 식각하고 상기 저장전극마스크(30)를 제거함으로써 상기 제3절연막(6), 제2도전층(5) 및 제2절연막(4)의 노출된 부분에 선택적 성장 산화막(7)을 형성한 다음, 그 상부에 콘택마스크(40)를 형성한 것을 도시한 단면도로서, 상기 선택적 성장 산화막(7)은 산화막인 제2, 3절연막(4,6)을 성장시켜 형성한 것이다.

제3도는 상기 콘택마스크(40)를 이용하여 상기 선택적 성장 산화막(7), 제3절연막(6), 제2도전층(5), 제2절연막(4), 제1도전층(3), 제1절연막(2) 및 하부절연층(1)을 식각함으로써 제2도전층패턴(5')을 형성하고 상기 반도체기판(20)을 노출시키는 콘택홀(50)을 형성한 다음, 상기 콘택마스크(40)를 제거하고 전체구조상부에 상기 콘택홀(50)을 통하여 상기 반도체기판(20)에 접속되는 제3도전층(8)을 일정두께 증착한 것을 도시한 단면도로서, 상기 제3도전층(8)은 다결정실리콘으로 형성한 것이다.

제4도는 상기 제3도전층(8)을 이방성식각하되 과식각하여 상기 제1도전층(3)을 식각함으로써 제1도전층패턴(3')과 제3도전층 스페이서(9)를 형성한 다음, 노출된 선택적 성장 산화막(7) 및 제1절연막(2)을 습식방법으로 제거하고 그로 인하여 노출되는 제2, 3절연막(4,6)을 제거함으로써 제3도전층 스페이서(9)와 제1도전층(3)으로 형성된 실린더형 저장전극 내부에 제2도전층패턴(5')과 제3도전층 스페이서(9)로 형성된 돌출부를 구비하는 실린더형 저장전극(10)을 형성한 것을 도시한 단면도이다.

제5도는 전체구조상부에 유전체막(11)과 플레이트전극(12)을 형성함으로써 실린더형 캐패시터를 형성한 것을 도시한 단면도이다.

상기한 본 발명에 의하면, 실린더형 저장전극을 형성하되 상기 저장전극의 내부에 별도의 돌출부를 형성함으로써 저장전극의 표면적을 증가시켜 캐패시터의 정전용량을 증가시킴으로써 반도체소자의 고집적화를 가능하게 한다.

Claims (2)

1. 반도체소자의 캐패시터 제조방법에 있어서, 반도체기판 상부에 하부절연층을 형성하고 그 상부에 제1절연막, 제1도전층, 제2절연막, 제2도전층 및 제3절연막을 순차적으로 증착한 다음, 그 상부에 저장전극마스크를 형성하는 공정과, 상기 저장전극마스크를 이용하여 상기 제3절연막, 제2도전층 및 제2절연막을 순차적으로 식각하고 상기 저장전극마스크를 제거하는 공정과, 상기 식각된 제3절연막, 제2도전층 및 제2절연막의 외부에 선택적 성장 산화막을 형성하는 공정과, 상기 선택적 성장 산화막 상부에 콘택마스크를 형성하고 상기 콘택마스크를 이용하여 상기 선택적 성장 산화막, 제3절연막, 제2도전층, 제2절연막, 제1도전층, 제1절연막 및 하부절연층을 순차적으로 식각함으로써 제2도전층패턴을 형성하며 상기 반도체기판의 예정된 부위를 노출시키는 콘택홀을 형성하는 공정과, 상기 콘택마스크를 제거한 다음, 전체구조상부에 상기 콘택홀을 통하여 상기 반도체기판에 접속되도록 상기 콘택홀을 매립하는 제3도전층을 일정두께 증착하고 이방성식각을 실시하되 과식각하여 제1도전층패턴과 제3도전층 스페이서를 형성하는 공정과, 습식방법으로 상기 선택적 성장 산화막, 제3절연막, 제2절연막 및 제1절연막을 제거함으로써 표면적이 증가된 실린더형 저장전극을 형성하는 공정을 포함하는 반도체소자의 캐패시터 제조방법.
2. 제1항에 있어서, 상기 제1, 2, 3절연막은 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.