KR960006028A - 반도체소자의 캐패시터 제조방법 - Google Patents
반도체소자의 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR960006028A KR960006028A KR1019940017295A KR19940017295A KR960006028A KR 960006028 A KR960006028 A KR 960006028A KR 1019940017295 A KR1019940017295 A KR 1019940017295A KR 19940017295 A KR19940017295 A KR 19940017295A KR 960006028 A KR960006028 A KR 960006028A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- insulating film
- insulating
- semiconductor device
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C35/00—Heating, cooling or curing, e.g. crosslinking or vulcanising; Apparatus therefor
- B29C35/02—Heating or curing, e.g. crosslinking or vulcanizing during moulding, e.g. in a mould
- B29C35/0288—Controlling heating or curing of polymers during moulding, e.g. by measuring temperatures or properties of the polymer and regulating the process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Oral & Maxillofacial Surgery (AREA)
- Thermal Sciences (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체소자의 캐패시터 제조방법에 관한 것으로, 반도체소자가 고집적화됨에 따라 좁은 면적에서 더욱 많은 정전용량을 요구하게 되어 많은 문제점을 발생시켰다. 따라서, 본 발명은 반도체기판 상부에 실린더형 저장전극을 형성하되 내부에 별도의 돌출부를 구비하는 실린더형 저장전극을 형성함으로써 저장전극의 표면적을 증가시키고 그 상부에 유전체막과 플레이트전극을 형성함으로써 캐패시터의 정전용량을 증가시켜 반도체소자의 고집적화를 가능하게 하는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제5도는 본 발명에 따른 반도체소자의 캐패시터 제조공정을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 하부절연층 2 : 제1절연막
3 : 제1도전층 3' : 제1도전층패턴
4 : 제2절연막 5 : 제2도전층
5' : 제2도전층패턴 6 : 제3절연막
7 : 선택적 성장 산화막 8 : 제3도전층
9 : 제3도전층 스페이서 10 : 실린더형 저장전극
11 : 유전체막 12 : 플레이트전극
20 : 반도체기판 30 : 저장전극마스크
40 : 콘택마스크 50 : 콘택홀
Claims (2)
- 반도체소자의 캐패시터 제조방법에 있어서, 반도체기판 상부에 하부절연층을 형성하고 그 상부에 제1절연막, 제1도전층, 제2절연막, 제2도전층 및 제3절연막을 순차적으로 증착한 다음, 그 상부에 저장전극마스크를 형성하는 공정과, 상기 저장전극마스크를 이용하여 상기 제3절연막, 제2도전층 및 제2절연막을 순차적으로 식각하고 상기 저장전극마스크를 제거하는 공정과, 상기 식각된 제3절연막, 제2도전층 및 제2절연막의 외부에 선택적 성장 산화막을 형성하는 공정과, 상기 선택적 성장 산화막 상부에 콘택마스크를 형성하고 상기 콘택마스크를 이용하여 상기 선택적 성장 산화막, 제3절연막, 제2도전층, 제2절연막, 제1도전층, 제1절연막 및 하부절연층을 순차적으로 식각함으로써 제2도전층패턴을 형성하며 상기 반도체기판의 예정된 부위를 노출시키는 콘택홀을 형성하는 공정과, 상기 콘택마스크를 제거한 다음, 전체구조상부에 상기 콘택홀을 통하여 상기 반도체기판에 접속되도록 상기 콘택홀을 매립하는 제3도전층을 일정두께 증착하고 이방성식각을 실시하되 과식각하여 제1도전층패턴과 제3도전층 스페이서를 형성하는 공정과, 습식방법으로 상기 선택적 성장 산화막, 제3절연막, 제2절연막 및 제1절연막을 제거함으로써 표면적이 증가된 실린더형 저장전극을 형성하는 공정을 포함하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제1, 2, 3절연막은 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940017295A KR0135696B1 (ko) | 1994-07-18 | 1994-07-18 | 반도체소자의 캐패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940017295A KR0135696B1 (ko) | 1994-07-18 | 1994-07-18 | 반도체소자의 캐패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960006028A true KR960006028A (ko) | 1996-02-23 |
| KR0135696B1 KR0135696B1 (ko) | 1998-04-22 |
Family
ID=19388237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940017295A KR0135696B1 (ko) | 1994-07-18 | 1994-07-18 | 반도체소자의 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0135696B1 (ko) |
-
1994
- 1994-07-18 KR KR1019940017295A patent/KR0135696B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0135696B1 (ko) | 1998-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960008417A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960006012A (ko) | 불휘발성 반도체 메모리 소자 및 그의 제조방법 | |
| KR960006030A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960006028A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR950026042A (ko) | 적층 캐패시터 제조방법 | |
| KR960026870A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960006001A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960005992A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960005991A (ko) | 반도체소자의 캐패시터 및 그 제조방법 | |
| KR960032747A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR960043152A (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
| KR960043202A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960002817A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960008418A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR950025995A (ko) | 적층 캐패시터 제조방법 | |
| KR960009185A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970054126A (ko) | 커패시터 제조 방법 | |
| KR970023709A (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR960026659A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960002844A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970018586A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR970053940A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR970054060A (ko) | 반도체 메모리 장치의 커패시터 제조방법 | |
| KR960026856A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026846A (ko) | 반도체 소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051219 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |