KR960008418A - 반도체소자의 캐패시터 제조방법 - Google Patents
반도체소자의 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR960008418A KR960008418A KR1019940019194A KR19940019194A KR960008418A KR 960008418 A KR960008418 A KR 960008418A KR 1019940019194 A KR1019940019194 A KR 1019940019194A KR 19940019194 A KR19940019194 A KR 19940019194A KR 960008418 A KR960008418 A KR 960008418A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- insulating layer
- storage electrode
- selective growth
- pattern
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 239000003990 capacitor Substances 0.000 title claims abstract description 6
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 238000000034 method Methods 0.000 claims abstract 11
- 238000003860 storage Methods 0.000 claims abstract 10
- 238000005530 etching Methods 0.000 claims abstract 6
- 239000000758 substrate Substances 0.000 claims 4
- 238000000151 deposition Methods 0.000 claims 3
- 239000000463 material Substances 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract 1
- 238000001039 wet etching Methods 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체소자의 캐패시터 제조방법에 관한 것으로, 반도체소자가 고집적화됨에 따라 좁은 면적에서 더욱 많은 정전용량을 요구하게되어 많은 문제점을 발생시켰다. 따라서, 본 발명은 저장전마스크의 크기조절과 선택적 성장 기술 그리고 습식식각시 식각선택비를 이용하여 표면적이 증가된 저장전극을 형성한 다음, 그 상부에 유전체막과 플레이트전극을 형성함으로써 충분한 정전용량을 확보하는 캐패시터를 제조하는 반도체소자의 고집적화를 가능하게 하는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제5도는 본 발명의 실시예에 따른 반도체소자의 캐패시터 제조공정을 도시한 단면도.
Claims (6)
- 반도체소자의 캐패시터 제조방법에 있어서, 반도체기판 상부에 하부절연층을 형성하고 그 상부에 제1절연막을 증착한 다음, 콘택마스크를 이용하여 상기 반도체기판의 예정된 부분을 노출시키는 콘택홀을 형성하고 상기 콘택홀을 통하여 상기 반도체기판과 접속되도록 제1도전층을 일정두께 증착한 다음, 그 상부에 제1저장전극마스크를 형성하는 공정과, 상기 제1저장전극마스크를 이용하여 상기 제1도전층을 식각함으로써 제1도전층패턴을 형성하는 공정과, 상기 제1절연막을 선택적으로 성장시켜 선택적 성장 산화막을 형성하는 공정과, 상기 선택적 성장 산화막 상부에 제2절연막을 두껍게 형성하고 그 상부에 제3절연막을 일정두께 증착한 다음, 그 상부에 제2저장전극마스크를 형성하는 공정과, 상기 제2저장전극마스크를 이용하여 상기 제3절연막, 제2절연막 및 선택적 성장 산화막을 식각한 다음, 상기 제2저장전극마스크를 제거하고 습식방법으로 상기 제2절연막을 양측면으로부터 일정폭 측면식각함으로써 제3절연막패턴, 제2절연막패턴 및 선택적 성장 산화막패턴을 형성하는 공정과, 전체구조상부에 제2도전층을 일정두께 증착하는 공정과, 상기 제2도전층을 이방성식각하여 제2도전층 스페이서를 형성하고 습식방법으로 상기 제3절연막패턴, 제2절연막패턴, 제2절연막 및 선택적성장 산화막패턴을 제거함으로써 표면적이 증가된 저장전극을 형성하는 공정을 포함하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제1저장전극마스크는 형성하려는 저장전극보다 작게 형성하는 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 선택적 성장 산화막은 상기 제1도전층패턴의 끝부분까지 형성되도록 과도성장시키는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제2절연막은 상기 제1절연막, 선택적 성장 산화막 및 제3절연막보다 식각선택비가 우수한 물질로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제2절연막패턴은 50 : 1의 HF 용액을 이용한 습식방법으로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항 또는 제5항 중의 어느 한항에 있어서, 상기 제2절연막패턴은 상기 선택적 성장 산화막패턴과 중첩되지 않도록 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940019194A KR0126621B1 (ko) | 1994-08-03 | 1994-08-03 | 반도체소자의 캐패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940019194A KR0126621B1 (ko) | 1994-08-03 | 1994-08-03 | 반도체소자의 캐패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960008418A true KR960008418A (ko) | 1996-03-22 |
| KR0126621B1 KR0126621B1 (ko) | 1997-12-26 |
Family
ID=19389763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940019194A KR0126621B1 (ko) | 1994-08-03 | 1994-08-03 | 반도체소자의 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0126621B1 (ko) |
-
1994
- 1994-08-03 KR KR1019940019194A patent/KR0126621B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0126621B1 (ko) | 1997-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960008417A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960008418A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960009021A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR960009186A (ko) | 반도체소자의 커패시터 제조방법 | |
| KR960006001A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026870A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026846A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR960006028A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970054008A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR960032747A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR970054117A (ko) | 반도체 소자의 저장전극 형성방법 | |
| KR960002844A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026817A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026857A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026741A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960043152A (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
| KR970003949A (ko) | 반도체 소자의 저장전극 제조 방법 | |
| KR960006031A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026864A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960005991A (ko) | 반도체소자의 캐패시터 및 그 제조방법 | |
| KR960026861A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026790A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR950034784A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR960026793A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026812A (ko) | 반도체소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050922 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |