KR960026790A - 반도체소자의 캐패시터 제조방법 - Google Patents
반도체소자의 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR960026790A KR960026790A KR1019940032796A KR19940032796A KR960026790A KR 960026790 A KR960026790 A KR 960026790A KR 1019940032796 A KR1019940032796 A KR 1019940032796A KR 19940032796 A KR19940032796 A KR 19940032796A KR 960026790 A KR960026790 A KR 960026790A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- selective growth
- insulating layer
- forming
- growth
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체소자의 캐패시터 제조방법에 관한 것으로, 반도체소자가 고집적화됨에 따라 좁은 면적에서 더욱 많은 정전용량을 필요로 하여 저장전극의 표면적을 증가시킴으로써 캐패시터의 정전용량을 극대화하는데 있어서, 반도체기판 상부에 콘택된 제1도전층을 형성하고 제1감광막패턴을 이용한 식각공정으로 콘택홀의 측벽 상부에 형성된 절연막이 노출되도록 상기 제1도전층을 식각한 다음, 선택적 성장 방법으로 선택된 성장 절연막과 선택적 성장 도전층을 형성하고 전체 표면상부에 제2도전층을 일정두께 형성한 다음, 저장전극마스크를 이용한 식각공정과 절연막 제거공정을 실시하여 표면적이 증가된 저장전극을 형성함으로써 반도체소자의 고집적화를 가능하게 하는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1E도는 본 발명의 실시예에 따른 반도체소자의 캐패시터 제조공정을 도시한 단면도.
Claims (9)
- 반도체기판 상부에 하부절연층을 형성하는 공정과, 상기 하부절연층 상부에 제1절연막을 형성하는 공정과, 콘택마스크를 이용한 식각공정으로 상기 제1절연막과 하부절연층을 식각하여 콘택홀을 형성하는 공정과, 상기 콘택홀을 통하여 상기 반도체기판에 접속되는 제1도전층을 형성하는 공정과, 상기 제1도전층 상부에 제1감광막패턴을 형성하는 공정과, 상기 제1감광막패턴을 이용한 식각공정으로 상기 제1절연막이 노출되도록 상기 제1도전층을 식각하는 공정과, 상기 노출된 제1절연막을 선택적으로 성장시켜 선택적 성장 제1절연막을 형성하는 공정과, 상기 선택적 성장 제1절연막을 성장장벽으로 하여 상기 콘택홀 내부에 형성된 제1도전층을 선택적으로 성장시켜 선택적 성장 다결정실리콘막을 형성하는 공정과, 상기 선택적 성장 제1절연막을 선택적으로 성장시켜 선택적 성장 제2절연막을 형성하는 공정과, 상기 제1감광막패턴을 제거하는 공정과, 전체표면상부에 제2도전층을 일정두께 형성하는 공정과, 전체표면상부에 제2감광막패턴을 형성하는 공정과, 상기 제2감광막패턴을 마스크로하여 상기 제2도전층과 제1도전층을 순차적으로 식각하는 공정과, 상기 제2감광막패턴을 제거하는 공정과, 상기 제1절연막과 선택적 성장 제1,2절연막을 제거하는 공정을 포함하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제1감강패턴은 콘택마스크보다 크게 형성된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제1,2도전층은 다결정실리콘막으로 형성된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 선택적 성장 제1절연막 형성공정은 상기 식각된 제1도전층의 측벽을 성장장벽으로 하여 실시된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항 또는 제4항에 있어서, 상기 선택적 성장 제1절연막은 상기 콘택홀 내부에 형성된 제1도전층을 일정폭 덮도록 형성된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 선택적 성장 도전층은 상기 선택적 성장 제1절연막을 성장장벽으로 하여 형성된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항 또는 제6항에 있어서, 상기 선택적 성장 도전층은 상기 선택적 성장 도전층 끝부분에 형성되도록 과도성장된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 선택적 성장 제2절연막 성장공정은 상기 제1감광막패턴과 선택적 성장 도전층을 성장장벽으로 하여 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제1절연막, 선택적 성장 제1,2절연막은 상기 제1,2도전층 및 선택적 상장 도전층과의 식각선택비 차이를 이용하여 제거돈 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940032796A KR0166036B1 (ko) | 1994-12-05 | 1994-12-05 | 반도체 소자의 캐패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940032796A KR0166036B1 (ko) | 1994-12-05 | 1994-12-05 | 반도체 소자의 캐패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026790A true KR960026790A (ko) | 1996-07-22 |
| KR0166036B1 KR0166036B1 (ko) | 1998-12-15 |
Family
ID=19400333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940032796A KR0166036B1 (ko) | 1994-12-05 | 1994-12-05 | 반도체 소자의 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0166036B1 (ko) |
-
1994
- 1994-12-05 KR KR1019940032796A patent/KR0166036B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0166036B1 (ko) | 1998-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960008417A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026790A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026870A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026791A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026864A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026856A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026796A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026812A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026799A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026815A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026857A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960032747A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR960026850A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026813A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026793A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026817A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR950034784A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR960026854A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR950021548A (ko) | 반도체 메모리장치의 커패시터 및 이의 제조방법 | |
| KR960026820A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970003466A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR960006031A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026861A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026816A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR950024345A (ko) | 반도체 메모리장치 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050822 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |