KR960026813A - 반도체소자의 캐패시터 제조방법 - Google Patents
반도체소자의 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR960026813A KR960026813A KR1019940035140A KR19940035140A KR960026813A KR 960026813 A KR960026813 A KR 960026813A KR 1019940035140 A KR1019940035140 A KR 1019940035140A KR 19940035140 A KR19940035140 A KR 19940035140A KR 960026813 A KR960026813 A KR 960026813A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- film
- forming
- insulating layer
- insulating
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체소자의 캐패시터 제조방법에 관한 것으로, 감광막패턴을 이용하여 하부절연층에 형성된 하부구조물이 노출되지 않도록 하부절연층을 부분식각하고 이를 이용한 식각공정으로 반도체기판의 예정된 부분을 노출시키는 콘택홀을 형성한 다음, 전체표면상부에 제1도전층을 일정두께 형성하고 다른 감광막패턴을 이용하여 형성한 희생막의 측벽에 제2도전층 스페이서를 형성한 다음, 이방성식각공정을 실시하고 노출된 절연막 또는 회생막을 제거하여 표면적이 증가된 저장전극을 형성함으로써 후공정에서 충분한 정전용량을 확보할 수 있는 캐패시터를 형성할 수 있어 반도체소자의 신뢰성을 향상 및 고집적화를 가능하게 하는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2D도는 본 발명의 지1실시예에 따른 반도체소자의 캐패시터 제조공정을 도시한 단면도. 제3A도 내지 제3D도는 본 발명의 제2실시예에 따른 반도체소자의 캐패시터 제조공정을 도시한 단면도.
Claims (21)
- 반도체기판 상부에 하부절연층 및 제1절연막을 순차적으로 형성하는 공정과, 상기 제1절연막 상부에 제1감광막패턴을 형성하는 공정과, 상기 제1감광막패턴을 마스크로 하여 상기 제1절연막과 일정두께의 하부절연층을 식각하는 공정과, 상기 제1절연막과 하부절연막의 식각면 및 제1감광막패턴의 측벽에 제2절연막 스페이서를 형성하는 공정과 상기 제1감광막패턴과 제2절연막 스페이서를 마스크로하여 상기 반도체기판의 예정된 부분을 노출시키는 콘택홀을 형성하는 공정과, 상기 제1감광막패턴을 제거하는 공정과,전체표면상부에 제1도전층을 일정두께 형성하는 공정과, 전체표면상부를 평탄화시키는 희생막을 형성하는 공정과, 제2감광막패턴을 이용한 식각공정으로 상기 희생막을 식각하는 공저과, 전체표면상부에 제2도전층을 일정두께 형성하는 공정과, 상기 제1,2도전층의 두께만큼 이방성식각하여 상기 희생막의 측벽에 제2도전층 스페이서를 형성하는 공정과, 상기 희생막을 제거함으로써 표면적이 증가된 저장전극을 형성하는 공정을 포함하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제1절연막은 실리콘질화막으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제1감광막패턴은 콘택마스크보다 작게 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 하부절연층 식각공정은 상기 하부절연층에 형성된 구조물을 노출시키지 않도록 실시된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 콘택홀의 크기는 상기 제2절연막 스페이서의 두께에 따라 결정되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서,상기 제1도전층과 제2도전층은 다결정실리콘막으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제2감광막패턴은 예정된 저장전극보다 작게 형성된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제2,1도전층 식각공정은 상기 제1절연막을 식각장벽으로 하여 실시되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 희생막은 제1,2도전층과의 식각선택비 차이를 이용한 습식방법으로 제거되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 희생막은 절연막으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제10항에 있어서, 상기 절연막은 SOG, CVD 산화막 또는 폴리이미드로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 반도체기판 상부에 하부절연층, 제1절연막 및 제2절연막을 순차적으로 형성하는 공정과, 상기 제2절연막 상부에 제1감광막패턴을 형성하는 공정과, 상기 제1감광막패턴을 마스크로 하여 상기 제2,1절연막과 일정두께의 하부 절연층을 식각하는 공정과, 상기 제2,1절연막과 하부절연막의 식각면 및 제1감광막패턴의 측벽에 제3절연막 스페이서를 형성하는 공정과, 상기 제1감광막패텅과 제3절연막 스페이서를 마스크로 하여 상기 반도체기판의 예정된 부분을 노출시키는 콘택홀을 형성하는 공전과, 상기 제1감광막패턴을 제거하는 공정과, 전체표면 상부에 제1도전층을 일정두께 형성하는 공정과, 전체표면상부를 평탄화시키는 희생막을 형성하는 공정과, 제2감광막패턴을 이용한 식각공정으로 상기 희생막을 식각하는 공정과, 전체표면상부에 제2도전층을 일정두께 형성하는 공정과, 상기 제1,2도전층의 두께만큼 이방성식각하여 상기희생막의 측벽에 제2도전층 스페이서를 형성하는 공정과, 제2절연막, 제3절연막 스페이서 및 희생막을 제거함으로써 표면적이 증가된 저장전극을 형성하는 공정을 포함하는 반도체소자의 캐패시터 제조방법.
- 제12항에 있어서, 상기 제1절연막은 실리콘질화막으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제12항에 있어서, 상기 제1감광막패턴은 콘택마스크보다 작게 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제12항에 있어서, 상기 하부절연층 식각공정은 상기 하부절연층에 형성된 구조물을 노출시키지 않도록 실시된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제12항에 있어서, 상기 콘택홀의 크기는 상기 제2절연막 스페이서의 두께에 따라 결정되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제12항에 있어서, 상기 제1도전층과 제2도전층은 다결정실리콘막으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제12항에 있어서, 상기 제2감광막패턴은 예정된 저장전극보다 작게 형성된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제12항에 있어서, 상기 제2,1도전층 식각공정은 상기 제2절연막을 식각장벽으로 하여 실시되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제12항에 있어서, 상기 제2절연막과 제3절연막 그리고 희생막은 제1,2도전층과의 식각선택비의 차이를 이용한 습식식각으로 제거되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제12항에 있어서, 상기 희생막은 절연막으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940035140A KR0166491B1 (ko) | 1994-12-19 | 1994-12-19 | 반도체 소자의 캐패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940035140A KR0166491B1 (ko) | 1994-12-19 | 1994-12-19 | 반도체 소자의 캐패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026813A true KR960026813A (ko) | 1996-07-22 |
| KR0166491B1 KR0166491B1 (ko) | 1999-01-15 |
Family
ID=19402266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940035140A KR0166491B1 (ko) | 1994-12-19 | 1994-12-19 | 반도체 소자의 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0166491B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100297411B1 (ko) * | 1997-12-24 | 2001-10-24 | 류정열 | 작업자보호를위한안전기능을구비한패턴접착기 |
-
1994
- 1994-12-19 KR KR1019940035140A patent/KR0166491B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100297411B1 (ko) * | 1997-12-24 | 2001-10-24 | 류정열 | 작업자보호를위한안전기능을구비한패턴접착기 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0166491B1 (ko) | 1999-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960006030A (ko) | 반도체소자의 캐패시터 제조방법 | |
| JPH10303392A (ja) | 半導体装置の製造方法 | |
| JPH09116114A (ja) | 半導体メモリ素子のキャパシタ製造方法 | |
| KR970054033A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR960026813A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100328824B1 (ko) | 커패시터 제조방법 | |
| KR960026812A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100631938B1 (ko) | 커패시터 제조방법 | |
| KR960026870A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026791A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026856A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026819A (ko) | 반도체소자의 저장전극 제조방법 | |
| KR960026800A (ko) | 반도체소자의 저장전극 제조방법 | |
| KR960026815A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR980012526A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR960026864A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026835A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970003466A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR960026793A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026797A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026811A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026820A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026818A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR980005476A (ko) | 반도체 소자의 저장전극 형성방법 | |
| KR970030817A (ko) | 반도체 소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060818 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |