KR960026791A - 반도체소자의 캐패시터 제조방법 - Google Patents
반도체소자의 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR960026791A KR960026791A KR1019940032797A KR19940032797A KR960026791A KR 960026791 A KR960026791 A KR 960026791A KR 1019940032797 A KR1019940032797 A KR 1019940032797A KR 19940032797 A KR19940032797 A KR 19940032797A KR 960026791 A KR960026791 A KR 960026791A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- insulating
- conductive layer
- etching
- insulating film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체소자의 캐패시터 제조방법에 관한 것으로, 반도체소자가 고집적화됨에 따라 좁은 면적에서 더욱 많은 정전용량을 필요로 하여 저장전극의 표면적을 증가시킴으로써 캐패시터의 정전용량을 극대화하는데 있어서, 반도체기판 상부에 도전층을 콘택시키고 그 상부에 절연막을 형성한 다음, 감광막패턴을 이용하여 상기 절연막과 도전층을 식각한 다음, 전체표면상부에 식각선택비가 우수한 다른 절연막을 두껍게 형성하고 그 상부에 상기 절연막과 식각비가 다른 절연막을 형성한 다음, 마스크와 식각선택비를 이용한 식각공정과 상기 절연막, 다른 절연막 및 또 다른 절연막을 제거하는 공정을 이용하여 표면적이 증가된 저장전극을 형성함으로써 캐패시터의 정전용량을 증가시켜 반도체소자의 고집적화를 가능하게 하는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1E도는 본 발명의 실시예에 따른 반도체소자의 캐패시터 제조공정을 도시한 단면도.
Claims (11)
- 반도체기판 상부에 하부절연층을 형성하는 공정과, 상기 하부절연층 상부에 제1절연막을 형성하는 공정과, 콘택마스크를 이용한 식각공정으로 상기 제1절연막과 하부절연층을 식각하여 콘택홀을 형성하는 공정과, 상기 콘택홀을 통하여 상기 반도체기판에 접속되는 제1도전층을 형성하는 공정과, 상기 제1도전층 상부에 제2절연막을 형성하는 공정과, 상기 제2절연막 상부에 제1감광막패턴을 형성하는 공정과, 상기 제1감광막패턴을 이용한 식각공정으로 상기 제2절연막과 제1도전층 식각하는 공정과, 상기 제1감광막패턴을 제거하는 공정과, 전체표면상부에 두껍게 제3절연막을 형성하는 공정과, 상기 제3절연막 상부에 제4절연막을 형성하는 공정과, 상기 제4절연막 상부에 제2감광막패턴을 형성하는 공정과, 상기 제2감광막패턴을 이용한 식각공정으로 상기 제4절연막과 제3절연막을 이방성식각하는 공정과, 상기 제2감광막패턴을 제거하는 공정과, 상기 제3절연막을 상기 제1도전층이 노출되도록 일정폭 측면식각하는 공정과, 전체표면상부에 제2도전층을 일정두께 형성하는 공정과, 상기 제2도전층을 이방성식각하여 제2도전층 스페이서를 형성하는 공정과, 상기 제4,3,2,1절연막을 제거하는 공정을 포함하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제1감강패턴은 저장전극마스크보다 작게 형성된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제1,2,4절연막은 TEOS로 형성된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제3절연막은 상기 제1,2,4절연막 보다 식각선택비가 우수한 물질로 형성된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항 또는 제4항에 있어서, 상기 제3절연막은 PSG로 형성된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제3절연막의 식각되는 일정폭은 예정된 만큼의 저장전극 크기까지인 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항 또는 제6항에 있어서, 상기 측면식각은 상기 제4,2,1절연막과 상기 제3절연막의 식각선택비를 이용하여 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제1도전층은 다결정실리콘막으로 형성된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제2도전층은 단차피복비가 좋은 물질로 형성된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항 또는 제9항에 있어서, 상기 제2도전층은 다결정실리콘막으로 형성된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제1,2,3,4절연막은 상기 제1도전층 및 제2도전층 스페이서와의 식각선택비 차이를 이용하여 제거되는 것을 특징으로 하는 반도체소자의캐패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940032797A KR0166029B1 (ko) | 1994-12-05 | 1994-12-05 | 반도체 소자의 캐패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940032797A KR0166029B1 (ko) | 1994-12-05 | 1994-12-05 | 반도체 소자의 캐패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026791A true KR960026791A (ko) | 1996-07-22 |
| KR0166029B1 KR0166029B1 (ko) | 1998-12-15 |
Family
ID=19400335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940032797A KR0166029B1 (ko) | 1994-12-05 | 1994-12-05 | 반도체 소자의 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0166029B1 (ko) |
-
1994
- 1994-12-05 KR KR1019940032797A patent/KR0166029B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0166029B1 (ko) | 1998-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960006030A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970024206A (ko) | 반도체 기억소자의 캐패시터 제조방법. | |
| KR960026791A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960032747A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR970054008A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR960026793A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026870A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026813A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026856A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026799A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026864A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026795A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026741A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026852A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026790A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026815A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026811A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970018496A (ko) | 반도체 소자의 저장전극 형성방법 | |
| KR970003991A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026800A (ko) | 반도체소자의 저장전극 제조방법 | |
| KR960026819A (ko) | 반도체소자의 저장전극 제조방법 | |
| KR960026818A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970053940A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR960026812A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970053992A (ko) | 반도체소자의 캐패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050822 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |