KR960026818A - 반도체소자의 캐패시터 제조방법 - Google Patents

반도체소자의 캐패시터 제조방법 Download PDF

Info

Publication number
KR960026818A
KR960026818A KR1019940035145A KR19940035145A KR960026818A KR 960026818 A KR960026818 A KR 960026818A KR 1019940035145 A KR1019940035145 A KR 1019940035145A KR 19940035145 A KR19940035145 A KR 19940035145A KR 960026818 A KR960026818 A KR 960026818A
Authority
KR
South Korea
Prior art keywords
insulating layer
forming
etching
photoresist pattern
conductive layer
Prior art date
Application number
KR1019940035145A
Other languages
English (en)
Inventor
김석수
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940035145A priority Critical patent/KR960026818A/ko
Publication of KR960026818A publication Critical patent/KR960026818A/ko

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체소자의 캐패시터 제조방법에 관한 것으로, 반도체소자가 고집적화됨에 따라 좁은 면적에서 더욱많은 정전용량을 필요로 하여 저장전극의 표면적을 증가시켜 캐패시터의 정전용량을 극대화하는데 있어서, 하부절연층과 제1절연막이 적층된 반도체기판 상부에 제2절연막을 형성하고 제1도전층을 콘택시킨 다음, 상기 제1도전층 상부에 제1감광막패턴을 형성한 다음, 상기 제1감광막패턴을 이용한 식각공정으로 상기 제1도전층과제2절연막을 식각하고 상기 제2절연막을 일정두께 측면식각한 다음, 상기 제1절연막의 상부구조물 측벽에 제3절연막 스페이서를 형성하고 전체표면상부에 제2도전층을 일정두께 형성한 다음, 전체표면상부에 저장전극마스크를 이용한 식각공정과 절연막 제거공정으로 표면적이 증가된 저장전극함으로써 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 캐패시터 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1D도는 본 발명의 실시예에 따른 반도체소자의 캐패시터 제조공정을 도시한 단면도.

Claims (13)

  1. 반도체기판 상부에 하부절연층, 제1절연막 및 제2절연막을 순차적으로 형성하는 공정과, 콘택마스크를 이용한 식각공정으로 상기 제2절연막, 제1절연막과 하부절연층을 식각하여 콘택홀을 형성하는 공정과, 상기 콘택홀을 통하여 상기 반도체기판에 접속되는 제1도전층을 형성하는 공정과, 상기 제1도전층 상부에 제1감광막패턴을 형성하는 공정과, 상기 제1감광막패턴을 이용한 식각공정으로 상기 제1도전층과 제2절연막을 식각하는 공정과, 상기 제1감광막패턴을 제거하는 공정과, 상기 제2절연막을 일정두께 측면식각하는 공정과, 상기 제1절연막 상부구조물에 제3절연막 스페이서를 형성하는 공정과, 전체표면상부에 제2도전층을 일정두께 형성하는 공정과, 전체표면상부에 제2감광막패턴을 형성하는 공정과, 상기 제2감광막패턴을 이용하여 상기 제1절연막을 노출시키는 식각공정과, 상기 제2감광막패턴을 제거하는 공정과, 상기 제1절연막, 제2절연막 및 제3절연막을 제거함으로써 표면적이 증가된 저장전극을 형성하는 공정을 포함하는 반도체소자의 캐패시터 제조방법.
  2. 제1항에 있어서, 상기 제1절연막은 TEOS로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  3. 제1항에 있어서, 상기 제2절연막은 상기 제1절연막보다 식각선택비가 우수한 물질로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  4. 제1항, 제2항 또는 제3항에 있어서, 상기 제2절연막은 PSG로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  5. 제 1항에 있어서, 상기 제1도전층은 다결정실리콘막으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  6. 제1항에 있어서, 상기 제1감광막패턴은 저장전극마스크보다 작게 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  7. 제1항에 있어서, 상기 제3절연막은 TEOS로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  8. 제1항에 있어서, 상기 제3절연막은 PSG로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  9. 제1항에 있어서, 상기 측면식각은 상기 콘택홀에 매립된 재1도전층의 측면이 노출되지 않도록 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  10. 제1항 또는 제9항에 있어서, 상기 측면식각은 BOE용액이나 HF 용액으로 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  11. 제1항에 있어서, 상기 제2도전층은 다결정실리콘막으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  12. 제1항에 있어서, 상기 제2감광막패턴은 저장전극마스크를 이용하여 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  13. 제1항에 있어서, 상기 제1,2,3절연막은 상기 제1,2도전층과의 식각선택비 차이를 이용한 습식방법으로 제거되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940035145A 1994-12-19 1994-12-19 반도체소자의 캐패시터 제조방법 KR960026818A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940035145A KR960026818A (ko) 1994-12-19 1994-12-19 반도체소자의 캐패시터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940035145A KR960026818A (ko) 1994-12-19 1994-12-19 반도체소자의 캐패시터 제조방법

Publications (1)

Publication Number Publication Date
KR960026818A true KR960026818A (ko) 1996-07-22

Family

ID=66688367

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940035145A KR960026818A (ko) 1994-12-19 1994-12-19 반도체소자의 캐패시터 제조방법

Country Status (1)

Country Link
KR (1) KR960026818A (ko)

Similar Documents

Publication Publication Date Title
KR960006030A (ko) 반도체소자의 캐패시터 제조방법
KR970024206A (ko) 반도체 기억소자의 캐패시터 제조방법.
KR960026818A (ko) 반도체소자의 캐패시터 제조방법
KR960026793A (ko) 반도체소자의 캐패시터 제조방법
KR960026812A (ko) 반도체소자의 캐패시터 제조방법
KR960026804A (ko) 반도체소자의 스택 캐패시터 제조방법
KR960026819A (ko) 반도체소자의 저장전극 제조방법
KR980005476A (ko) 반도체 소자의 저장전극 형성방법
KR960026835A (ko) 반도체소자의 캐패시터 제조방법
KR960026797A (ko) 반도체소자의 캐패시터 제조방법
KR960026852A (ko) 반도체소자의 캐패시터 제조방법
KR970024133A (ko) 반도체 소자의 저장전극 형성방법
KR960026870A (ko) 반도체소자의 캐패시터 제조방법
KR960026856A (ko) 반도체소자의 캐패시터 제조방법
KR960026791A (ko) 반도체소자의 캐패시터 제조방법
KR970018496A (ko) 반도체 소자의 저장전극 형성방법
KR960026815A (ko) 반도체소자의 캐패시터 제조방법
KR960032747A (ko) 반도체 소자의 캐패시터 형성방법
KR960026795A (ko) 반도체소자의 캐패시터 제조방법
KR960026813A (ko) 반도체소자의 캐패시터 제조방법
KR960026811A (ko) 반도체소자의 캐패시터 제조방법
KR970054122A (ko) 반도체소자의 저장전극 형성방법
KR960026855A (ko) 반도체소자의 캐패시터 제조방법
KR960006001A (ko) 반도체소자의 캐패시터 제조방법
KR960026164A (ko) 반도체소자의 저장전극 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination