KR960026835A - 반도체소자의 캐패시터 제조방법 - Google Patents

반도체소자의 캐패시터 제조방법 Download PDF

Info

Publication number
KR960026835A
KR960026835A KR1019940037494A KR19940037494A KR960026835A KR 960026835 A KR960026835 A KR 960026835A KR 1019940037494 A KR1019940037494 A KR 1019940037494A KR 19940037494 A KR19940037494 A KR 19940037494A KR 960026835 A KR960026835 A KR 960026835A
Authority
KR
South Korea
Prior art keywords
conductive layer
forming
etching
insulating film
mask
Prior art date
Application number
KR1019940037494A
Other languages
English (en)
Inventor
김석수
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940037494A priority Critical patent/KR960026835A/ko
Publication of KR960026835A publication Critical patent/KR960026835A/ko

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체소자의 캐패시터 제조방법에 관한 것으로, 반도체기판에 접속되는 도전층을 형성하고 그 상부에 저장전극마스크를 이용하여 감광막패턴을 형성한 다음, 이를 이용하여 상기 도전층을 일정두께 식각하고 상기 감광막패턴과 도전층의 식각면에 제1절연막 스페이서를 형성한 다음, 상기 제1절연막 스페이서와 감광막패턴을 마스크로 하여 상기 도전층을 일정두께 식각하고 상기 감광막패턴을 제거한 다음, 상기 도전층 이상의 구조물에 제2절연막 스페이서를 형성하고,상기 제1,2절연막 스페이서를 마스크로 하고 상기 증간절연막을 식각장벽으로 하며 상기 콘택홀이 노출되지 않도록 상기 도전층을 식각한 다음, 상기 제1,2절연막 스페이서를 제거함으로써 표면적이 증가된 저장전극을 형성하고, 후공정에서 반도체소자의 고집적화에 충분한 정전용량을 갖는 캐패시터를 형성하여 반도체소자의 고집적화를 가능하게 하고 이에 따른 반도체소자의 신뢰성을 향상시키는 기술이다.

Description

반도체소자의 캐패시터 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시예에 따른 반도체소자의 캐패시터를 도시한 단면도.

Claims (11)

  1. 반도체기판 상부에 층간절연막을 형성하는 공정과, 콘택마스크를 이용하여 콘택홀을 형성하는 공정과, 상기 반도체기관에 접속되도록 측벽이 경사진 저장전극을 형성하는 공정을 포함하는 반도체소자의 캐패시터 제조방법.
  2. 제1항에 있어서,상기 캐패시터는 반도체기판 상부에 층간절연막을 형성하는 공정과,콘택마스크를 이용하여 콘택홀을 형성하는 공정과, 상기 반도체기판에 접속되도록 도전층을 형성하는 공정과, 상기 도전층 상부에 감광막패턴을 형성하는 공정과 상기 감광막패턴을 마스크로 하여 상기 도전층을 일정두께 식각하는 공정과 상기 감광막패턴과 도전층의 식각면에 제1절연막 스페이서를 형성하는 공정과 상기 감광막패턴과 제1절연막 스페이서를 마스크로 하여 상기 도전층을 일정두께 식각하는 공정과,상기 감광막패턴을 제거하는 공정과 상기 도전층 이상의 구조물에 제2절연막 스페이서를 형성하는 공정과 상기 제1,2절연막 스페이서를 마스크로하여 상기 도전층을 일정두께 식각하는 공정과,상기 제1,2절연막 스페이서를 제거함으로써 계단형으로 형성되어 경사진 축벽이 구비되어 표면적이 증가된 저장전극을 형성하는 공정을 포함하는 반도체소자의 캐패시터 제조방법.
  3. 제2항에 있어서, 상기 도전층은 다결정실리콘막으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  4. 제2항에 있어서,상기 감광막패턴은 저장전극마스크를 이용한 식각공정으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  5. 제2항에 있어서, 상기 제1절연막은 저온에서 형성되는 산화막으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  6. 제2항에 있어서, 상기 감광막패턴을 이용한 식각공정은 상기 도전층 전체두께의 삼분의 일이 식각되는 것을 특징으로 하는 반도체소자의 개패시터 제조방법.
  7. 제2항에 있어서, 상기 감광막패턴과 제1절연막 스페이서를 이용한 식각공정은 상기 도전층 전체두께의 삼분의 일이 식각되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  8. 제2항에 있어서, 상기 제 1,2절연막 스페이서를 이용한 식각공정은 상기 콘택홀이 노출되지 않도록 실시되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  9. 제2항 또는 제8항에 있어서, 상기 제1,2절연막 스페이서를 이용한 식각공정은 상기 층간절연막이 식각장벽으로 사용되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  10. 제2항에 있어서, 상기 제1,2절연막은 상기 도전층과의 식각선택비 차이를 이용한 습식방법으로 제거되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  11. 제2항에 있어서, 상기 측벽은 반도체소자의 셀부와 주변회로부의 경계부가 형성하는 경계면가 완만하게 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940037494A 1994-12-27 1994-12-27 반도체소자의 캐패시터 제조방법 KR960026835A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940037494A KR960026835A (ko) 1994-12-27 1994-12-27 반도체소자의 캐패시터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940037494A KR960026835A (ko) 1994-12-27 1994-12-27 반도체소자의 캐패시터 제조방법

Publications (1)

Publication Number Publication Date
KR960026835A true KR960026835A (ko) 1996-07-22

Family

ID=66769314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940037494A KR960026835A (ko) 1994-12-27 1994-12-27 반도체소자의 캐패시터 제조방법

Country Status (1)

Country Link
KR (1) KR960026835A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666387B1 (ko) * 2005-05-20 2007-01-09 삼성전자주식회사 도전성 패턴의 제조 방법 및 반도체 소자의 제조 방법.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666387B1 (ko) * 2005-05-20 2007-01-09 삼성전자주식회사 도전성 패턴의 제조 방법 및 반도체 소자의 제조 방법.

Similar Documents

Publication Publication Date Title
KR960006030A (ko) 반도체소자의 캐패시터 제조방법
KR960026835A (ko) 반도체소자의 캐패시터 제조방법
KR950026042A (ko) 적층 캐패시터 제조방법
KR960026870A (ko) 반도체소자의 캐패시터 제조방법
KR960026812A (ko) 반도체소자의 캐패시터 제조방법
KR960026819A (ko) 반도체소자의 저장전극 제조방법
KR970054008A (ko) 반도체 장치의 커패시터 제조방법
KR960032747A (ko) 반도체 소자의 캐패시터 형성방법
KR970054076A (ko) 반도체장치의 커패시터 및 그의 제조방법
KR960026793A (ko) 반도체소자의 캐패시터 제조방법
KR960026811A (ko) 반도체소자의 캐패시터 제조방법
KR960026856A (ko) 반도체소자의 캐패시터 제조방법
KR970030817A (ko) 반도체 소자의 캐패시터 제조방법
KR980005476A (ko) 반도체 소자의 저장전극 형성방법
KR960026818A (ko) 반도체소자의 캐패시터 제조방법
KR960026860A (ko) 반도체소자의 캐패시터 제조방법
KR970003981A (ko) 반도체 소자의 캐패시터 제조방법
KR960026855A (ko) 반도체소자의 캐패시터 제조방법
KR960026813A (ko) 반도체소자의 캐패시터 제조방법
KR950034630A (ko) 반도체소자의 저장전극 형성방법
KR960026741A (ko) 반도체소자의 캐패시터 제조방법
KR960006001A (ko) 반도체소자의 캐패시터 제조방법
KR960012324A (ko) 반도체소자의 게이트전극 콘택 및 그 제조방법
KR960002789A (ko) 반도체소자의 캐패시터 제조방법
KR970003466A (ko) 반도체소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application