KR960012324A - 반도체소자의 게이트전극 콘택 및 그 제조방법 - Google Patents
반도체소자의 게이트전극 콘택 및 그 제조방법 Download PDFInfo
- Publication number
- KR960012324A KR960012324A KR1019940024219A KR19940024219A KR960012324A KR 960012324 A KR960012324 A KR 960012324A KR 1019940024219 A KR1019940024219 A KR 1019940024219A KR 19940024219 A KR19940024219 A KR 19940024219A KR 960012324 A KR960012324 A KR 960012324A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- insulating film
- barrier layer
- forming
- etch barrier
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
Abstract
본 발명은 반도체소자의 게이트전극 콘택 및 그 제조방법에 관한 것으로서, 게이트전극의 상측에 층간절연막과는 식각선택비차가 비교적 큰 물질로 식각장벽층을 형성하고, 전표면에 층간절연막을 도포하며, 활성영역상측의 게이트전극을 노출시키는 게이트전극 콘택홀을 형성하였으므로, 상기 층간절연막의 과식각공정시 식각장벽층이 마스크가 되어 게이트산화막의 손상을 방지하므로 게이트전극 콘택을 위한 별도의 영역이 필요치 않아 소자의 레이 아웃이 간단해지고 고집적화에 유리하며 식각에 따른 게이트전극의 손상이 방지되어 소자 동작의 신뢰성이 향상된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2C도는 본발명의 일실시예에 따른 게이트전극 콘택의 제조 공정도,
제3A도 내지 제3C도는 본발명의 다른 실시에에 따른 게이트전극 콘택의 제조 공정도.
Claims (6)
- 반도체기판상에 형성되어 있는 소자분리 절연막과, 상기 소자 분리 절연막을 제외한 반도체기판의 활성영역 상에 형성되어 있는 게이트산화막과, 상기 게이트산화막상에 형성되어 있는 게이트전극과, 상기 게이트전극의 상측에 형성되어 있는 식각장벽층과, 상기 구조의 전표면에 형성되어 있는 층간절연막과, 상기 활성영역상의 게이트전극 상측에서 층간절연막과 식각장벽층이 제거되어 게이트전극 콘택으로 예정되어 있는 부분을 노출시키는 게이트 전극 콘택홀과, 상기 콘택홀을 통하여 게이트전극과 접촉되는 상호연결선을 구비하는 반도체소자의 게이트전극 콘택.
- 제1항에 있어서, 상기 식각장벽층이 질화막인 것을 특징으로 하는 반도체소자의 게이트 전극 콘택.
- 제1항에 있어서, 상기 상호연결선이 전원선 또는 워드라인 스트랩인 것을 특징으로 하는 반도체소자의 게이트전극 콘택.
- 반도체기판상에 형성되어 있는 소자분리 절연막과, 상기 소자 분리 절연막을 제외한 반도체기판의 활성영역 상에 형성되어 있는 게이트산화막과, 상기 게이트산화막상에 형성되어 있는 게이트전극과, 상기 구조의 전표면에 형성되어 있는 식각장벽층과, 상기 식각장벽층상에 형성되어 있는 층간절연막과, 상기 활성영역상의 게이트전극 상측에서 층간절연막과 식각장벽층이 제거되어 게이트전극 콘택으로 예정되어 있는 부분을 노출시키는 게이트 전극 콘택홀과, 상기 콘택홀을 통하여 게이트전극과 접촉되는 상호연결선을 구비하는 반도체소자의 게이트전극 콘택.
- 반도체기판상에 소자분리 영역으로 예정되어 있는 부분상에 소자분리 절연막을 형성하는 공정과, 상기 노출되어 있는 반도체기판상에 게이트산화막을 형성하는 공정과, 상기 게이트산화막상에 식각장벽층 패턴과 중첩되어 있는 게이트전극을 형성하는 공정과, 상기 구조의 전표면에 층간절연막을 형성하는 공정과, 상기 게이트산화막이 형성되어 있는 활성영역상의 게이트전극 상측의 층간절연막과 식각장벽층을 순차적으로 제거하여 게이트전극 콘택으로 예정되어 있는 부분을 노출시키는 게이트 전극 콘택홀을 형성하는 공정과, 상기 게이트전극 콘택홀을 통하여 게이트전극과 접촉되는 상호연결선을 형성하는 공정을 구비하는 반도체소자의 게이트전극 콘택 제조방법.
- 반도체기판상에 소자분리 영역으로 예정되어 있는 부분상에 소자분리 절연막을 형성하는 공정과, 상기 노출되어 있는 반도체기판상에 게이트산화막을 형성하는 공정과, 상기 게이트산화막상에 게이트전극을 형성하는 공정과, 상기 구조의 전표면에 식각장벽층을 형성하는 공정과, 상기 식각장벽층상에 층간절연막을 형성하는 공정과, 상기 게이트산화막이 형성되어 있는 활성영역상의 게이트전극 상측의 층간절연막과 식각장벽층을 순차적으로 제거하여 게이트전극의 콘택으로 예정되어 있는 부분을 노출시키는 게이트 전극 콘택홀을 형성하는 공정과, 상기 게이트전극 콘택홀을 통하여 게이트전극과 접촉되는 상호연결선을 형성하는 공정을 구비하는 반도체소자의 게이트전극 콘택 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940024219A KR0158903B1 (ko) | 1994-09-26 | 1994-09-26 | 반도체소자의 게이트전극 콘택 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940024219A KR0158903B1 (ko) | 1994-09-26 | 1994-09-26 | 반도체소자의 게이트전극 콘택 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960012324A true KR960012324A (ko) | 1996-04-20 |
KR0158903B1 KR0158903B1 (ko) | 1999-02-01 |
Family
ID=19393508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940024219A KR0158903B1 (ko) | 1994-09-26 | 1994-09-26 | 반도체소자의 게이트전극 콘택 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0158903B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220065516A1 (en) * | 2020-08-31 | 2022-03-03 | Singular Ice LLC | Apparatus and method for craft ice production |
-
1994
- 1994-09-26 KR KR1019940024219A patent/KR0158903B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220065516A1 (en) * | 2020-08-31 | 2022-03-03 | Singular Ice LLC | Apparatus and method for craft ice production |
US11732944B2 (en) * | 2020-08-31 | 2023-08-22 | Singular Ice LLC | Apparatus and method for craft ice production |
Also Published As
Publication number | Publication date |
---|---|
KR0158903B1 (ko) | 1999-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100278273B1 (ko) | 반도체장치의콘택홀형성방법 | |
KR950001901A (ko) | 콘택홀 제조방법 | |
KR940012650A (ko) | 반도체 소자의 콘택제조방법 | |
KR940016687A (ko) | 반도체 접속장치 및 그 제조방법 | |
KR950034516A (ko) | 반도체 소자 및 그 제조방법 | |
KR960012324A (ko) | 반도체소자의 게이트전극 콘택 및 그 제조방법 | |
KR970052336A (ko) | 반도체소자의 콘택홀 형성방법 | |
KR960002486A (ko) | 반도체 소자의 다중 금속층 형성방법 | |
KR940012572A (ko) | 반도체 장치에서의 콘택트 형성방법 | |
KR950021130A (ko) | 반도체 소자의 콘택홀 제조방법 | |
KR970072316A (ko) | 반도체 소자의 다중 금속층 형성 방법 | |
KR960002759A (ko) | 반도체 소자의 다중 금속배선 형성방법 | |
KR960011250B1 (ko) | 반도체 접속장치 제조방법 | |
KR100402935B1 (ko) | 반도체 장치 제조 방법 | |
KR970054008A (ko) | 반도체 장치의 커패시터 제조방법 | |
KR970018106A (ko) | 반도체 소자의 리페어를 용이하게 하기 위한 다층 절연막 제거 방법 | |
KR970077457A (ko) | 반도체소자 제조방법 | |
KR970063729A (ko) | 반도체 장치의 커패시터 제조 방법 | |
KR960002576A (ko) | 반도체소자의 금속배선 형성방법 | |
KR950025869A (ko) | 콘택홀 형성방법 | |
KR970053571A (ko) | 반도체 장치 및 그의 제조 방법 | |
KR980005474A (ko) | 반도체 소자 제조방법 | |
KR950015783A (ko) | 반도체 메모리장치 및 그 제조방법 | |
KR960026835A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR930022475A (ko) | 반도체 장치의 콘텍 형성방법 및 그 구조 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |