KR970018106A - 반도체 소자의 리페어를 용이하게 하기 위한 다층 절연막 제거 방법 - Google Patents

반도체 소자의 리페어를 용이하게 하기 위한 다층 절연막 제거 방법 Download PDF

Info

Publication number
KR970018106A
KR970018106A KR1019950029440A KR19950029440A KR970018106A KR 970018106 A KR970018106 A KR 970018106A KR 1019950029440 A KR1019950029440 A KR 1019950029440A KR 19950029440 A KR19950029440 A KR 19950029440A KR 970018106 A KR970018106 A KR 970018106A
Authority
KR
South Korea
Prior art keywords
insulating film
multilayer insulating
forming
repair
facilitate
Prior art date
Application number
KR1019950029440A
Other languages
English (en)
Other versions
KR0165172B1 (ko
Inventor
김광철
이근호
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950029440A priority Critical patent/KR0165172B1/ko
Publication of KR970018106A publication Critical patent/KR970018106A/ko
Application granted granted Critical
Publication of KR0165172B1 publication Critical patent/KR0165172B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 소자 제조 방법.
2. 발명이 해결하려고 하는 기술적 과제
종래의 방법에 따르면 리페어를 실시하기 위해 다층 절연막을 제거하기 위한 마스크 패턴을 형성하고 식각을 실시하고 포토레지스트를 제거하고 잔존 수분을 제거하기 위한 질소어닐 공정을 별도로 실시해야 한다는 단점을 보완하고자 함.
3. 발명의 해결방법의 요지
셀 영역에서 금속라인을 형성하기 위한 콘택홀 형성 공정과 동시에 주변 영역에서는 폴리실리콘 퓨즈 상의 다층 절연막을 제거하기 위한 마스크 형성 및 식각을 실시하여 보다 간단한 공정으로 리페어를 용이하게 하기 위해 다층 절연막을 제거하고자 함.
4. 발명의 주요한 용도
반도체 소자의 리페어를 용이하게 실시하기 위한 다층 절연막을 제거하는데 주로 이용됨.

Description

반도체 소자의 리페어를 용이하게 하기 위한 다층 절연막 제거 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2B도는 본 발명의 반도체 소자의 리페어를 용이하게 하기 위한 다층 절연막 제거 방법에 따른 공정도.

Claims (1)

  1. 반도체 소자의 리페어를 용이하게 실시하기 위한 다층 절연막을 제거하는 방법에 있어서, 반도체 기판의 주변 영역에 산화막 상에 폴리실리콘 퓨즈가 형성되고 폴리실리콘간 산화막, 보론-포스포러스-실리케이트-글레스막, 제1금속층간 산화막, 스핀온글래스막 및 제2금속층간 산화막으로 이루어진 다층 절연막이 형성된 구조 상에, 셀 영역에서 금속라인을 형성하기 위한 콘택홀을 형성하는 공정과 동시에, 상기 폴리실리콘 퓨즈의 일부 영역이 오픈된 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각 베리어로 이용하여 상기 다층 절연막을 식각하는 단계와, 셀 영역에 금속라인을 형성하는 단계와, 셀 영역과 주변 영역에 제1페시베이션막과 제2페시베이션막을 차례로 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 리페어를 용이하게 실시 하기 위한 다층 절연막 제거 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950029440A 1995-09-05 1995-09-05 반도체 소자의 리페어를 용이하게 하기 위한 다층 절연막 제거 방법 KR0165172B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950029440A KR0165172B1 (ko) 1995-09-05 1995-09-05 반도체 소자의 리페어를 용이하게 하기 위한 다층 절연막 제거 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950029440A KR0165172B1 (ko) 1995-09-05 1995-09-05 반도체 소자의 리페어를 용이하게 하기 위한 다층 절연막 제거 방법

Publications (2)

Publication Number Publication Date
KR970018106A true KR970018106A (ko) 1997-04-30
KR0165172B1 KR0165172B1 (ko) 1999-02-01

Family

ID=19426382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950029440A KR0165172B1 (ko) 1995-09-05 1995-09-05 반도체 소자의 리페어를 용이하게 하기 위한 다층 절연막 제거 방법

Country Status (1)

Country Link
KR (1) KR0165172B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100284075B1 (ko) * 1997-12-27 2001-04-02 김영환 반도체 소자의 퓨즈박스 형성방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101687658B1 (ko) 2015-11-25 2016-12-19 한국항공우주연구원 처프-지 역변환 방법 및 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100284075B1 (ko) * 1997-12-27 2001-04-02 김영환 반도체 소자의 퓨즈박스 형성방법

Also Published As

Publication number Publication date
KR0165172B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
KR950034678A (ko) 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재
KR950001901A (ko) 콘택홀 제조방법
KR970003748A (ko) 반도체 소자 제조시 불량분석을 위한 디프로세싱 방법
KR970018106A (ko) 반도체 소자의 리페어를 용이하게 하기 위한 다층 절연막 제거 방법
KR970072497A (ko) 액티브 매트릭스 기판의 제조방법 및 그 방법에 의해 제조되는 액티브 매트릭스 기판
KR950021107A (ko) 콘택홀 형성방법
KR100187654B1 (ko) 반도체 소자의 제조방법
KR970077220A (ko) 반도체장치의 게이트 패턴 형성방법
KR950021130A (ko) 반도체 소자의 콘택홀 제조방법
KR940012572A (ko) 반도체 장치에서의 콘택트 형성방법
KR970053546A (ko) 반도체 장치의 금속 배선 형성 방법
KR970072316A (ko) 반도체 소자의 다중 금속층 형성 방법
KR950025875A (ko) 반도체소자의 금속배선 비아 콘택홀 제조방법
KR950025869A (ko) 콘택홀 형성방법
KR960012324A (ko) 반도체소자의 게이트전극 콘택 및 그 제조방법
KR940016479A (ko) 반도체 소자의 콘택제조방법
KR950009923A (ko) 반도체 장치의 저장전극 제조방법
KR960026867A (ko) 반도체소자의 제조방법
KR960002649A (ko) 다층절연막 구조를 갖는 반도체 장치 및 제조방법
KR960026191A (ko) 반도체 소자의 금속배선 형성방법
KR970052510A (ko) 반도체 소자의 금속 배선 형성 방법
KR940002966A (ko) 폴리실리콘 식각 잔류물에 의한 층간단락 제거방법
KR960002759A (ko) 반도체 소자의 다중 금속배선 형성방법
KR950034634A (ko) 패드(pad)형성 방법
KR970018216A (ko) 반도체 장치의 평탄화 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee