KR950001901A - 콘택홀 제조방법 - Google Patents

콘택홀 제조방법 Download PDF

Info

Publication number
KR950001901A
KR950001901A KR1019930011362A KR930011362A KR950001901A KR 950001901 A KR950001901 A KR 950001901A KR 1019930011362 A KR1019930011362 A KR 1019930011362A KR 930011362 A KR930011362 A KR 930011362A KR 950001901 A KR950001901 A KR 950001901A
Authority
KR
South Korea
Prior art keywords
layer
conductive
insulating layer
forming
conductive layer
Prior art date
Application number
KR1019930011362A
Other languages
English (en)
Other versions
KR100256800B1 (ko
Inventor
최양규
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930011362A priority Critical patent/KR100256800B1/ko
Priority to JP6140443A priority patent/JP2578577B2/ja
Priority to US08/264,167 priority patent/US5500080A/en
Publication of KR950001901A publication Critical patent/KR950001901A/ko
Application granted granted Critical
Publication of KR100256800B1 publication Critical patent/KR100256800B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Abstract

반도체소자의 자기정렬된 콘택 제조방법에 있어서, 하부도전층 상부에 제1절연층을 형성하고 그 상부에 도전배선을 형성하고, 전체적으로 제2절연층 및 도전층을 적층하는 단계와, 상기 도전층을 블린켓 건식식각하여 도전배선 측벽에 도전층 스페이서를 형성하는 단계와, 도전층 스페이서에 선택적 금속층을 성장시켜 도전배선과 제1절연층의 일정부분을 오버랩되게 하는 단계와, 전체구조상부에 제3절연층을 형성하고, 그 상부에 콘택마스크를 이용한 식각공정으로 제3절연층을 식각하고, 노출되는 선택적 금속층을 베리어층으로 이용하고 제2절연층 및 제1절연층을 식각하여 제1도전층이 노출된 콘택홀을 형성하는 단계를 포함하는 기술이다.

Description

콘택홀 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A도 내지 제3E도는 본 발명에 의해 자기정렬된 콘택홀 형성단계를 도시한 단면도.

Claims (3)

  1. 반도체소자의 자기정렬된 콘택 제조방법에 있어서, 하부도전층 상부에 제1절연층을 형성하고 그 상부에 도전배선을 형성하고, 전체적으로 제2절연층 및 도전층을 적층하는 단계와, 상기 도전층을 블린켓 건식식각하여 도전배선 측벽에 도전층 스페이서를 형성하는 단계와, 도전층 스페이서에 선택적 금속층을 성장시켜 도전배선 일정 상부와 제1절연층 상부가 일정부분을 오버랩되게 하는 단계와, 전체구조상부에 제3절연층을 형성하고, 그 상부에 콘택마스크를 이용한 식각공정으로 콘택영역의 제3절연층을 식각하고, 노출되는 선택적 금속층을 배리어층으로 이용한 상태에서 제2절연층 및 제1절연층을 식각하여 제1도전층이 노출된 콘택홀을 형성하는 단계를 포함하는 자기정렬된 콘택홀 제조방법.
  2. 제1항에 있어서, 상기 도전층 스페이서는 도프된 폴리실리콘층으로 형성하는 것을 특징으로 하는 자기정렬된 콘택홀 제조방법.
  3. 제1항에 있어서, 상기 선택적 금속층은 선택적 텅스텐층으로 형성하는 것을특징으로 하는 자기정렬된 콘택홀 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930011362A 1993-06-22 1993-06-22 콘택홀 제조방법 KR100256800B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019930011362A KR100256800B1 (ko) 1993-06-22 1993-06-22 콘택홀 제조방법
JP6140443A JP2578577B2 (ja) 1993-06-22 1994-06-22 コンタクトホール形成方法
US08/264,167 US5500080A (en) 1993-06-22 1994-06-22 Process of forming contact holes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930011362A KR100256800B1 (ko) 1993-06-22 1993-06-22 콘택홀 제조방법

Publications (2)

Publication Number Publication Date
KR950001901A true KR950001901A (ko) 1995-01-04
KR100256800B1 KR100256800B1 (ko) 2000-05-15

Family

ID=19357776

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930011362A KR100256800B1 (ko) 1993-06-22 1993-06-22 콘택홀 제조방법

Country Status (3)

Country Link
US (1) US5500080A (ko)
JP (1) JP2578577B2 (ko)
KR (1) KR100256800B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5466639A (en) * 1994-10-06 1995-11-14 Micron Semiconductor, Inc. Double mask process for forming trenches and contacts during the formation of a semiconductor memory device
US6420725B1 (en) * 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US6653733B1 (en) 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
US5776836A (en) * 1996-02-29 1998-07-07 Micron Technology, Inc. Self aligned method to define features smaller than the resolution limit of a photolithography system
US6337266B1 (en) * 1996-07-22 2002-01-08 Micron Technology, Inc. Small electrode for chalcogenide memories
JPH10173046A (ja) * 1996-12-10 1998-06-26 Sony Corp 半導体装置の製造方法
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
KR100226749B1 (ko) * 1997-04-24 1999-10-15 구본준 반도체 소자의 제조 방법
US6127721A (en) * 1997-09-30 2000-10-03 Siemens Aktiengesellschaft Soft passivation layer in semiconductor fabrication
US5883006A (en) * 1997-12-12 1999-03-16 Kabushiki Kaisha Toshiba Method for making a semiconductor device using a flowable oxide film
KR100258578B1 (ko) * 1998-01-15 2000-06-15 윤종용 반도체 메모리 장치의 콘택 형성 방법
KR100339683B1 (ko) 2000-02-03 2002-06-05 윤종용 반도체 집적회로의 자기정렬 콘택 구조체 형성방법
TW502380B (en) * 2000-03-16 2002-09-11 Ibm Shielded interconnect for an integrated circuit device
US6563156B2 (en) 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
JP3463038B2 (ja) * 2000-11-14 2003-11-05 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
KR100378200B1 (ko) * 2001-05-22 2003-03-29 삼성전자주식회사 반도체 소자의 콘택 플러그 형성방법
KR100539272B1 (ko) * 2003-02-24 2005-12-27 삼성전자주식회사 반도체 장치 및 그 제조방법
US7777265B2 (en) * 2003-02-24 2010-08-17 Samsung Electronics Co., Ltd. Semiconductor device having contact barrier and method of manufacturing the same
JP2007273871A (ja) * 2006-03-31 2007-10-18 Toshiba Corp 設計データ作成方法、設計データ作成プログラム、及び半導体装置の製造方法
US7709367B2 (en) * 2006-06-30 2010-05-04 Hynix Semiconductor Inc. Method for fabricating storage node contact in semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2545154B2 (ja) * 1990-06-04 1996-10-16 松下電器産業株式会社 コンタクト構造の形成方法

Also Published As

Publication number Publication date
KR100256800B1 (ko) 2000-05-15
JP2578577B2 (ja) 1997-02-05
US5500080A (en) 1996-03-19
JPH0774250A (ja) 1995-03-17

Similar Documents

Publication Publication Date Title
KR950001901A (ko) 콘택홀 제조방법
KR920017236A (ko) 폴리실리콘층을 이용한 자기정렬콘택 제조방법
KR980005912A (ko) 반도체 장치의 금속콘택구조 및 그 제조방법
KR970072497A (ko) 액티브 매트릭스 기판의 제조방법 및 그 방법에 의해 제조되는 액티브 매트릭스 기판
KR960002568A (ko) 반도체 소자의 콘택홀 형성방법
KR950021130A (ko) 반도체 소자의 콘택홀 제조방법
KR970013348A (ko) 반도체장치의 커패시터 제조방법
KR980005655A (ko) 반도체 장치 제조방법
KR970054008A (ko) 반도체 장치의 커패시터 제조방법
KR940012572A (ko) 반도체 장치에서의 콘택트 형성방법
KR970003495A (ko) 반도체 소자 제조시 비아 콘택 방법
KR970052322A (ko) 반도체 소자의 콘택 홀 형성 방법
KR970030498A (ko) 반도체장치의 제조방법
KR980005474A (ko) 반도체 소자 제조방법
KR950015826A (ko) 반도체 장치의 접촉부 형성방법
KR960012324A (ko) 반도체소자의 게이트전극 콘택 및 그 제조방법
KR950021426A (ko) 반도체 소자의 금속배선 형성방법
KR930001389A (ko) 메탈 콘택 형성 방법
KR970052761A (ko) 반도체소자의 패턴 형성방법
KR950027959A (ko) 반도체 소자의 콘택 형성 방법
KR970024226A (ko) 반도체 메모리소자의 스토리지 전극 형성방법
KR950025869A (ko) 콘택홀 형성방법
KR940002950A (ko) 반도체 장치의 접촉창 형성방법
KR970013053A (ko) 반도체 장치의 콘택홀 형성 방법
KR970072248A (ko) 반도체소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120126

Year of fee payment: 13

EXPY Expiration of term