KR950015826A - 반도체 장치의 접촉부 형성방법 - Google Patents

반도체 장치의 접촉부 형성방법 Download PDF

Info

Publication number
KR950015826A
KR950015826A KR1019930025434A KR930025434A KR950015826A KR 950015826 A KR950015826 A KR 950015826A KR 1019930025434 A KR1019930025434 A KR 1019930025434A KR 930025434 A KR930025434 A KR 930025434A KR 950015826 A KR950015826 A KR 950015826A
Authority
KR
South Korea
Prior art keywords
contact
contact portion
forming
semiconductor device
region
Prior art date
Application number
KR1019930025434A
Other languages
English (en)
Other versions
KR970003744B1 (en
Inventor
이종인
Original Assignee
문정환
엘지일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지일렉트론 주식회사 filed Critical 문정환
Priority to KR93025434A priority Critical patent/KR970003744B1/ko
Publication of KR950015826A publication Critical patent/KR950015826A/ko
Application granted granted Critical
Publication of KR970003744B1 publication Critical patent/KR970003744B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 장치의 접촉부 형성방법에 관한것으로, 특히 스태틱램(RAM)을 구성하는 MOS트랜지스터에 연결되는 접촉부의 특성개선을 위한 오버에치(OVER ETCH)에 의한 접촉영역의 단절등을 개선하도록 오버에치후에 불순물 확산으로 접촉부의 특성을 보강하도록 한 반도체 장치의 접촉부 형성방법에 관한 것으로, 본 공정은 반도체 장치의 매립 접촉부 형성공정에 있어서, 접촉될 영역을 갖는 반도체층상에 절연층을 형성하고 상기 접촉영역에 대응하는 부분의 상가 절연층을 식각하여 접촉창을 형성하는 단계 ; 도전층을 데포지션하고 분술문도핑을 실시하여 접촉영역을 형성하는 단계, 상기 도전층을 사진식각방법으로 식각하여 도전저극을 패턴닝함과 아울러 상기 접촉창을 노출시켜서 접촉창부분을 오버에치하는 단계 ; 오버에치된 접촉부의 불순물 영역을 보강하도록 포클을 사용하여 열확산에 의해 불순물 영역을 보강하도록 하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 장치의 접촉부 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도(a) 내지 (e)는 본 발명에 따른 반도체 장치의 접촉부 형성방법을 나타낸 공정도이다.

Claims (3)

  1. 반도체 장치의 매립 접촉부 형성공정에 있어서, 접촉될 영역을 갖는 반도체층상에 절연층을 형성하고 상기 접촉영역에 대응하는 부분의 상기 절연층을 식각하여 접촉창을 형성하는 단계; 도전층을 데포지션하고 불순물도핑을 실시하여 접촉영역을 형성하는 단계; 상기 도전층을 사진식각방법으로 식각하여 도전전극에 패턴닝함과 아울러 상기 접촉창을 노출시켜 접촉창부분을 오버에치하는 단계; 오버에치된 접촉부의 불순물 영역을 보강하도록 포클을 사용하여 열확산에 의해 불순물 영역을 보강하도록 하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 매립접촉부 형성방법.
  2. 제1항에 있어서, 상기 반도체 장치는 스태틱 RAM을 구성하는 MOS 트랜지스터이며 상기 도전층은 이에 연결되는 도전라인인 것을 특징으로 하는 반도체 장치의 매립접촉부 형성방법.
  3. 제1항에 있어서, 상기 접촉부의 접촉영역에서의 불순물영역은 포클에 의한 열확산공정으로 형성됨을 특징으로 하는 반도체 장치의 매립접촉부 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR93025434A 1993-11-26 1993-11-26 Semiconductor device KR970003744B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR93025434A KR970003744B1 (en) 1993-11-26 1993-11-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR93025434A KR970003744B1 (en) 1993-11-26 1993-11-26 Semiconductor device

Publications (2)

Publication Number Publication Date
KR950015826A true KR950015826A (ko) 1995-06-17
KR970003744B1 KR970003744B1 (en) 1997-03-21

Family

ID=19369049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR93025434A KR970003744B1 (en) 1993-11-26 1993-11-26 Semiconductor device

Country Status (1)

Country Link
KR (1) KR970003744B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3773773B2 (ja) 1999-10-27 2006-05-10 三洋電機株式会社 画像信号処理装置及び画素欠陥の検出方法

Also Published As

Publication number Publication date
KR970003744B1 (en) 1997-03-21

Similar Documents

Publication Publication Date Title
KR970003718A (ko) 모스 전계 효과 트랜지스터 형성 방법
KR950001901A (ko) 콘택홀 제조방법
KR900019239A (ko) 집적회로용 로칼인터커넥트
KR960019770A (ko) 상보형 모스 소자의 게이트 전극 형성 방법
KR960042923A (ko) 폴리사이드 구조를 갖는 반도체장치 및 그의 제조방법
KR950015826A (ko) 반도체 장치의 접촉부 형성방법
KR970072497A (ko) 액티브 매트릭스 기판의 제조방법 및 그 방법에 의해 제조되는 액티브 매트릭스 기판
KR950004584A (ko) 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법
KR950021107A (ko) 콘택홀 형성방법
KR970003696A (ko) 게이트 전극으로 티타늄 질화막을 사용하는 반도체 장치의 제조방법
KR950024267A (ko) 반도체장치의 금속배선시 콘택부 형성방법 및 구조
KR970003847A (ko) 반도체 소자의 콘택 제조방법
KR19980056109A (ko) 반도체 소자의 게이트 전극 형성방법
KR970054507A (ko) 박막 트랜지스터 및 그 제조 방법
KR940012572A (ko) 반도체 장치에서의 콘택트 형성방법
KR960015954A (ko) 전계효과트랜지스터 제조방법
KR970053822A (ko) 반도체소자의 커패시터 제조방법
KR960002568A (ko) 반도체 소자의 콘택홀 형성방법
KR940003066A (ko) 콘택홀 접속방법
KR970018106A (ko) 반도체 소자의 리페어를 용이하게 하기 위한 다층 절연막 제거 방법
KR970052322A (ko) 반도체 소자의 콘택 홀 형성 방법
KR970077457A (ko) 반도체소자 제조방법
KR960005784A (ko) 반도체 소자의 버리드 콘택홀 형성방법
KR940015678A (ko) 반도체 소자의 폴리실리콘 레지스터 제조방법
KR970030498A (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050221

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee