KR960042923A - 폴리사이드 구조를 갖는 반도체장치 및 그의 제조방법 - Google Patents

폴리사이드 구조를 갖는 반도체장치 및 그의 제조방법 Download PDF

Info

Publication number
KR960042923A
KR960042923A KR1019960017340A KR19960017340A KR960042923A KR 960042923 A KR960042923 A KR 960042923A KR 1019960017340 A KR1019960017340 A KR 1019960017340A KR 19960017340 A KR19960017340 A KR 19960017340A KR 960042923 A KR960042923 A KR 960042923A
Authority
KR
South Korea
Prior art keywords
layer
silicon layer
polycrystalline silicon
forming
metal silicide
Prior art date
Application number
KR1019960017340A
Other languages
English (en)
Other versions
KR100225327B1 (ko
Inventor
시게루 시라따께
가오루 모또나미
사또시 하마모또
Original Assignee
기따오까 다까시
미쯔비시덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기따오까 다까시, 미쯔비시덴끼 가부시끼가이샤 filed Critical 기따오까 다까시
Publication of KR960042923A publication Critical patent/KR960042923A/ko
Application granted granted Critical
Publication of KR100225327B1 publication Critical patent/KR100225327B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

반도체장치 및 그의 제조방법에 관한 것으로써, 레지스트패턴 형성시 할레이션을 억제할 수 있도록 하기 위해, 반도체기판 상에 형성된 단차부, 단차부에 의해 리프트되어 형성된 제1다결정 실리콘층, 제1다결정 실리사이드층 상에 형성된 고융점 금속 실리사이드층 및 고융점 금속 실리사이드층 상에 형성되고, 비결정 실리콘층, 다결정 실리콘층 및 TiN층 및 TiW층으로 이루어진 군에서 선택된 한 층으로 이루어진 상층을 포함하는 반도체장치를 마련한다.
이것에 의해, 절연막 형성시 고융점의 금속 실리사이드층의 상면의 산화 및 할레이션을 효과적으로 방지할 수 있다.

Description

폴리사이드 구조를 갖는 반도체장치 및 그의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도~제3도는 본 발명의 제1실시예의 반도체장치의 제조 프로세스의 제1~제3의 공정을 각각 설명하는 단면도.

Claims (14)

  1. 반도체기판 상에 형성된 단차부(3a,19a), 상기 단차부에 의해 리프트되어 형성된 제1다결정 실리콘층(6,20), 상기 제1다결정 실리사이드층 상에 형성된 고융점 고속 실리사이드층(7,21) 및 상기 고융점 금속 실리사이드층 상에 형성되고, 비결정 실리콘층, 다결정 실리콘층, TiN층 및 TiW층으로 이루어진 군에서 선택된 한층으로 이루어진 상층(8,22)를 포함하는 반도체장치.
  2. 제1항에 있어서, 상기 제1다결정 실리콘층(6), 상기 고융점 금속실리사이드층(7) 및 상기 상층(8)은 3층 구조의 게이트전극층을 형성하고, 상기 단차부(3a)는 상기 반도체기판의 주면 상에 형성된 소자분리 및 절연먁의 측단부에 배치되는 반도체장치.
  3. 제2항에 있어서, 측벽절연막(13a)는 상기 게이트전극층의 채널길이방향을 다른 단면에서 적어도 상기 다결정 실리콘층과 상기 고융점 금속실리사이드층의 측면과 접촉하여 형성되고, 상기 측면 절연막의 외측에 배치된 상기 반도체기판의 주면에는 오목부가 형성된 반도체장치.
  4. 제1항에 있어서, 상기 제1다결정 실리콘층(20), 상기 고융점 금속 실리사이드층(21) 및 상기 상층(22)는 3층 구조의 배선층을 형성하고, 상기 단차부(19a)는 상기 반도체기판 상에 형성된 도전층을 피복하는 절연막(19)의 표면에 배치되는 반도체장치.
  5. 제1항에 있어서, 상기 제1다결정 실리콘층은 제1도의 도전형의 불순물을 포함하고, 상기 상층은 비결정 실리콘층과 다결정 실리콘층 중 하나이며, 상기 상층은 상기 제1다결정실리콘층과 동일한 제1도전형의 불순물을 포함하는 반도체장치.
  6. 제1항에 있어서, 상기 제1다결정 실리콘층은 상기 고융점 금속 실리사이드층의 두께 이상의 두께를 갖는 반도체장치.
  7. 주면을 갖는 반도체기판(1), 상기 반도체기판의 주면 상에 형성되고, 서로 소정의 거리를 두고 그 사이에 채널영역을 형성하는 한쌍의 소오스/드레인영역 (31,32), 게이트절연막(5)를 거쳐서 상기 채널영역 상에 형성된 제1다결정 실리콘층(6), 상기 제1다결정 실리콘층 상에 형성된 고융점 금속 실리사이드층(7), 상기 고융점 금속 실리사이드층 상에 형성되고, 비결정 실리콘층, 다결정 실리콘층, TiN층 및 TiW층으로 이루어진 군에서 선택된 하나의 층으로 이루어지는 상층(8), 적어도 상기 제1다결정 실리콘층과 고융점 금속 실리사이드층의 측면과 접촉해서 형성된 측벽절연막(13a) 및 상기 측벽절연막의 하면의 끝부 외부에 배치된 반도체기판의 주면에 형성된 오목부(14c)을 포함하는 반도체장치.
  8. 제7항에 있어서, 상기 제1다결정 실리콘층은 제1도전형의 불순물을 포함하고, 상기 상층은 비결정 실리콘층과 다결정 실리콘층 중 하나이며, 상기 상층은 상기 다결정 실리콘층과 동일한 제1도전형의 불순물을 포함하는 반도체장치.
  9. 제7항에 있어서, 상기 제1다결정 실리콘층은 상기 고융점 금속 실리사이드층의 두께 이상의 두께를 갖는 반도체장치.
  10. 반도체기판 상에 형성된 단차부에 의해 리프트되어 형성된 제1다결정 실리콘층(6,20)을 형성하는 스텝, 상기 제1다결정 실리콘층 상에 고융점 금속실리사이드층(7,21)을 형성하는 스텝, 비결정 실리콘층, 다결정 실리콘층, TiN층 및 TiW층으로 이루어진 군에서 선택된 한 층으로 이루어지고, 상기 고융점 금속실리사이등층상에 배치된 상층(8,22)을 형성하는 스텝, 상기 상층 상에는 레지스트를 형성하는 스텝, 상기 레지스트에 노광 및 현상을 실행하여 레지스터패턴(9,23)을 형성하는 스텝 및 상기 레지스트패턴을 마스크로 해서 상기 상층, 상기 실리사이드층 및 상기 제1다결정 실리콘층을 에칭하여 패턴닝하는 스텝을 포함하는 반도체장치의 제조방법.
  11. 제10항에 있어서, 적어도 상기 패턴화된 고융점 금속실리사이드층 및 상기 패턴화된 다결정 실리콘층의 측면과 접촉하는 측벽절연막(13a)을 형성하는 스텝 및 상기 상층과 상기 측벽절연막을 피복하는 절연막(15)를 형성하는 스텝을 또 포함하는 반도체장치의 제조방법.
  12. 제11항에 있어서, 상기 측벽 절연막을 형성하기 위해 실행된 에칭에 의해 상기 반도체기판의 표면에 오목부(14a)가 형성되는 반도체장치의 제조방법.
  13. 반도체기판의 주면 상의 소정의 영역에 게이트절연막을 거쳐서 다결정 실리콘층(6)을 형성하는 스텝, 상기 다결정 실리콘층 상에 고융점 금속실리사이드층(7)을 형성하는 스텝, 상기 고융점 실리사이드층 상에 실리콘층(8)을 형성하는 스텝, 상기 실리콘층, 상기 고융점의 금속 실리사이드층 및 다결정 실리콘층을 패턴닝하는 스텝, 이와 같이 패턴닝된 상기 실리콘층, 상기 고융점 금속 실리사이드층 및 상기 다결정 실리콘층 상에 절연막을 퇴적한 후, 이방성 에칭을 실행하여 적어도 상기 고융점 금속실리사이드층 및 상기 다결정 실리콘층의 측면과 접촉하는 측벽절연막(13a)를 형성하는 스텝, 상기 측벽절연막을 형성하고 위해 실행된 이방성 에칭에 의해 상기 반도체기판의 주면에 오목부(14a)를 형성하는 스텝 및 상기 실리콘층과 상기 측벽 절연막을 피복하는 절연막(15)를 형성하는 스텝을 포함하는 반도체장치의 제조방법.
  14. 제13항에 있어서, 상기 측벽절연막을 형성하기 전에 상기 반도체기판의 주면에 불순물을 이온주입하는 것에 의해 저불순물농도의 영역(30)을 형성하고, 상기 측벽절연막을 형성한 후 상기 반도체기판의 표면에 불순물을 이온주입하는 것에 의해 고불순물농도의 영역(31)을 형성하는 것에 의해, LDD구조의 소오스/드레인영역을 형성하는 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960017340A 1995-05-26 1996-05-22 폴리사이드 구조를 갖는 반도체장치 및 그의 제조방법 KR100225327B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-128066 1995-05-26
JP12806695A JP3380086B2 (ja) 1995-05-26 1995-05-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR960042923A true KR960042923A (ko) 1996-12-21
KR100225327B1 KR100225327B1 (ko) 1999-10-15

Family

ID=14975624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960017340A KR100225327B1 (ko) 1995-05-26 1996-05-22 폴리사이드 구조를 갖는 반도체장치 및 그의 제조방법

Country Status (5)

Country Link
US (1) US5801427A (ko)
JP (1) JP3380086B2 (ko)
KR (1) KR100225327B1 (ko)
DE (1) DE19603450B4 (ko)
TW (1) TW455945B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0138308B1 (ko) 1994-12-14 1998-06-01 김광호 층간접촉구조 및 그 방법
KR100207472B1 (ko) * 1996-06-07 1999-07-15 윤종용 티타늄 질화막 적층 구조의 게이트 전극을 갖춘 반도체장치 및 그 제조 방법
JPH10154711A (ja) * 1996-11-25 1998-06-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6696346B2 (en) 1997-12-24 2004-02-24 Rohm Co., Ltd. Method of manufacturing semiconductor device
US6642621B2 (en) * 1997-12-24 2003-11-04 Rohm Co., Ltd. Capacitor-type semiconductor device
US6077749A (en) * 1998-03-03 2000-06-20 Advanced Micro Devices, Inc. Method of making dual channel gate oxide thickness for MOSFET transistor design
DE19821999A1 (de) * 1998-05-15 1999-11-18 Siemens Ag SOI-Halbleiteranordnung und Verfahren zur Herstellung derselben
US6117793A (en) * 1998-09-03 2000-09-12 Micron Technology, Inc. Using silicide cap as an etch stop for multilayer metal process and structures so formed
US6096626A (en) 1998-09-03 2000-08-01 Micron Technology, Inc. Semiconductor structures and semiconductor processing methods of forming silicon layers
EP1020922A3 (en) * 1998-12-28 2001-08-08 Infineon Technologies North America Corp. Insulated gate field effect transistor and method of manufacture thereof
US6737716B1 (en) * 1999-01-29 2004-05-18 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2003282875A (ja) * 2002-03-27 2003-10-03 Toshiba Corp 半導体装置及び半導体装置の製造方法
KR100680958B1 (ko) * 2005-02-23 2007-02-09 주식회사 하이닉스반도체 피모스 트랜지스터의 제조방법
US8860135B2 (en) 2012-02-21 2014-10-14 United Microelectronics Corp. Semiconductor structure having aluminum layer with high reflectivity
US9263272B2 (en) 2012-04-24 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Gate electrodes with notches and methods for forming the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4128670A (en) * 1977-11-11 1978-12-05 International Business Machines Corporation Fabrication method for integrated circuits with polysilicon lines having low sheet resistance
JPS6376479A (ja) * 1986-09-19 1988-04-06 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH01205468A (ja) * 1988-02-10 1989-08-17 Nec Corp Ｍｏｓ型トランジスタのゲート電極並びにその製造方法
JPH03234018A (ja) * 1990-02-09 1991-10-18 Mitsubishi Electric Corp 半導体集積回路装置の製造方法
US5219784A (en) * 1990-04-02 1993-06-15 National Semiconductor Corporation Spacer formation in a bicmos device
JPH04245637A (ja) * 1991-01-31 1992-09-02 Kawasaki Steel Corp 半導体装置の製造方法
JPH0521785A (ja) * 1991-07-09 1993-01-29 Nippon Steel Corp 半導体装置
JPH0555130A (ja) * 1991-08-25 1993-03-05 Sony Corp 半導体装置の製造方法
JP3125943B2 (ja) * 1991-09-17 2001-01-22 日本電信電話株式会社 半導体装置の製造方法
US5276347A (en) * 1991-12-18 1994-01-04 Sgs-Thomson Microelectronics, Inc. Gate overlapping LDD structure
JPH0629524A (ja) * 1992-04-14 1994-02-04 Toshiba Corp 半導体装置の製造方法
JP3211377B2 (ja) * 1992-06-17 2001-09-25 ソニー株式会社 半導体装置の製造方法
JP2803548B2 (ja) * 1993-12-28 1998-09-24 日本電気株式会社 半導体装置の製造方法
US5448094A (en) * 1994-08-23 1995-09-05 United Microelectronics Corp. Concave channel MOS transistor and method of fabricating the same

Also Published As

Publication number Publication date
US5801427A (en) 1998-09-01
DE19603450A1 (de) 1996-11-28
DE19603450B4 (de) 2005-05-19
TW455945B (en) 2001-09-21
KR100225327B1 (ko) 1999-10-15
JPH08321608A (ja) 1996-12-03
JP3380086B2 (ja) 2003-02-24

Similar Documents

Publication Publication Date Title
KR970003718A (ko) 모스 전계 효과 트랜지스터 형성 방법
KR0139573B1 (ko) 이중 채널 박막트랜지스터 및 그 제조방법
KR960042923A (ko) 폴리사이드 구조를 갖는 반도체장치 및 그의 제조방법
US5874330A (en) Method for fabricating semiconductor device
KR970077229A (ko) 반도체 장치의 제조 방법
JPH08330511A (ja) 半導体装置とその製造方法
US6630718B1 (en) Transistor gate and local interconnect
KR100308515B1 (ko) 반도체장치의제조방법
JPH11220122A (ja) 半導体装置の製造方法
KR100386452B1 (ko) 반도체 장치의 제조방법
KR0151066B1 (ko) 게이트 전극으로 티타늄 질화막을 사용하는 반도체 장치의 제조방법
KR100399893B1 (ko) 아날로그 소자의 제조 방법
KR950034527A (ko) 반도체 소자 콘택 형성방법
KR100356828B1 (ko) 반도체장치의 제조방법
KR100390891B1 (ko) 고집적반도체소자의제조방법
KR100357299B1 (ko) 반도체소자의트랜지스터제조방법
KR0137551B1 (ko) 박막트랜지스터 제조 방법
KR100215836B1 (ko) 반도체 소자의 제조방법
JPH11312788A (ja) 半導体素子の製造方法
KR100249157B1 (ko) 반도체 소자의 제조 방법
KR100503379B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR950034746A (ko) 부유 게이트를 사용한 반도체 소자 및 그 형성 방법
KR980011910A (ko) 실리사이드 형성 방법
KR920010954A (ko) Mos트랜지스터의 제조방법
KR20020030338A (ko) 반도체 장치 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 17

EXPY Expiration of term