KR100356828B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR100356828B1
KR100356828B1 KR1019990066244A KR19990066244A KR100356828B1 KR 100356828 B1 KR100356828 B1 KR 100356828B1 KR 1019990066244 A KR1019990066244 A KR 1019990066244A KR 19990066244 A KR19990066244 A KR 19990066244A KR 100356828 B1 KR100356828 B1 KR 100356828B1
Authority
KR
South Korea
Prior art keywords
wiring layer
film
lower wiring
forming
insulating
Prior art date
Application number
KR1019990066244A
Other languages
English (en)
Other versions
KR20010058872A (ko
Inventor
박유배
임창완
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990066244A priority Critical patent/KR100356828B1/ko
Publication of KR20010058872A publication Critical patent/KR20010058872A/ko
Application granted granted Critical
Publication of KR100356828B1 publication Critical patent/KR100356828B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 텅스텐막을 이용한 하부배선층 형성 시, 텅스텐막의 산화를 방지하고 세정공정 진행 시 처리액의 침투에 의한 불량을 방지할 수 있는 반도체장치의 제조방법에 관한 것이다.
본 발명의 반도체장치의 제조방법은 반도체기판 상에 불순물영역 및 게이트전극을 포함하는 트랜지스터를 형성하는 공정과, 반도체기판 상에 게이트전극을 덮고 불순물영역을 노출시키는 콘택홀을 갖는 제 1절연막을 형성하는 공정과, 제 1절연막 상에 콘택홀을 덮도록 하부배선층을 형성하는 공정과, 하부배선층을 덮도록 표면보호막을 형성하는 공정과, 제 1절연막 상에 표면보호막을 덮고 하부배선층을 노출시키는 제 2절연막을 형성하는 공정과, 제 2절연막 상에 하부배선층과 연결되도록 상부배선층을 형성하는 공정을 구비한 것을 특징으로 한다.
상기 특징을 갖는 본 발명에서는 하부배선층을 덮도록 표면보호막인 WN막이 형성됨에 따라, 후속으로 진행되는 고온의 열처리 공정과 세정 공정으로부터 하부배선층이 보호된 잇점이 있다.

Description

반도체장치의 제조방법{Method of fabricating semiconductor devices}
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히, 텅스텐막을 이용한 하부배선층 형성 시, 텅스텐막의 산화를 방지하고 세정 공정 진행 시에 세정액 침투에 의한 불량을 방지할 수 있는 반도체장치의 제조방법에 관한 것이다.
도 1a 내지 도 1e는 종래기술에 따른 반도체장치의 제조과정을 보인 공정단면도이다.
도 1a와 같이, 반도체기판(100) 상에 국부 산화방법으로 소자의 격리영역(미도시)을 정의하는 필드산화막(field oxide layer)(102)을 형성한다.
그리고 필드산화막(102)이 형성된 반도체기판(100) 상에 산화실리콘, 다결정실리콘 및 질화실리콘을 순차적으로 증착한 후, 소정부위 패턴 식각하여 게이트산화막(104), 게이트전극(108) 및 캡절연막(106)을 형성한다.
이어서, 캡절연막(106)을 마스크로 이용하여 기판(100)에 제 1도전형 또는 제 2도전형의 불순물을 저농도로 도핑한다. 불순물 도핑 결과, 게이트전극(108) 양측의 반도체기판(100)에는 저농도 불순물영역(미도시)이 형성된다.
이 후, 반도체기판(100) 상에 캡절연막(106)을 덮도록 질화실리콘을 증착한 후, 기판 표면이 노출되도록 에치백(etch back)하여 캡질화막(106),게이트전극(108), 게이트산화막(104) 측면에 절연측벽(110)을 형성한다.
그리고 절연측벽(110)을 포함한 게이트전극(108)을 마스크로 하여 기판(100)에 제 1도전형 또는 제 2도전형의 불순물을 고농도로 도핑시킨다.
불순물 도핑 결과, 절연측벽(110) 양측의 반도체기판(100)에는 소오스/드레인(source/drain)인 고농도의 불순물영역(114)이 형성된다.
그리고 절연측벽(110) 양측 하부의 반도체기판(100)에는 상기의 저농도 불순물영역이 잔류된 LDD(Lightly Doped Drain)(112)이 형성된다.
고농도 불순물 도핑 시, 불순물의 도전형은 상기의 저농도 불순물영역에 도핑된 불순물의 도전형과 동일하게 한다.
상기와 같은 방법으로, 반도체기판(100) 상에 트랜지스터가 제조된다.
도 1b와 같이, 반도체기판(100) 상에 필드산화막(102) 및 절연측벽(110)을 포함한 캡절연막(106)을 덮도록 산화실리콘을 증착하여 제 1절연막(120)을 형성한다.
그리고 제 1절연막(120)에 고농도의 불순물영역(114)을 노출시키는 콘택홀(C1)을 형성한다.
도 1c와 같이, 제 1절연막(120) 상에 TiW 와 W(Tungsten)등을 화학기상증착하여 제 1, 제 2금속층을 형성한 후, 콘택홀(C1)을 덮도록 패턴 식각하여 베리어층(122)과 하부배선층(124)을 형성한다. 베리어층(122)은 하부배선층(124)의 금속이 기판 하부로 확산되는 것을 방지하기 위한 역할을 한다.
도면에서 처럼, 콘택홀(C1)은 하부의 불순물영역(114)과 하부배선층(124)을 전기적으로 연결시키어 주는 통로 역할을 한다.
하부배선층(124) 형성 공정이 완료되면, 과산화수소(H2O2) 등의 습식액을 이용하여 세정공정이 진행된다.
도 1d와 같이, 제 1절연막(120) 상에 베리어층(122)과 하부배선층(124)을 덮도록 산화실리콘 등을 증착하여 제 2절연막(130)을 형성한다.
도 1e와 같이, 제 2절연막(130) 상에 표면이 평탄해지도록 제 3절연막(132)을 형성한다.
이어서, 제 3절연막(132) 상에 상부배선층(134)을 형성한다.
도면에는 도시되어 있지 않지만, 하부배선층(124)과 상부배선층(134)은 서로 연결되어져 있다.
그러나, 종래의 기술에서는 하부배선층의 세정 공정 진행 시, 습식액에 의해 하부배선층의 텅스텐의 내성이 약해진다.
또한, 종래의 기술에서는 고온 공정 진행 시, 제 2절연막의 성분원소가 하부배선층인 텅스텐으로 확산됨으로써 불량을 초래한 문제점이 있었다.
상기의 문제점을 해결하고자, 본 발명의 목적은 고온의 열 공정과 세정 공정 진행 시에 그에 따른 영향을 받지 않도록 하부배선층을 보호할 수 있는 반도체장치의 제조방법을 제공하려는 것이다.
상기 목적을 달성하고자, 본 발명의 반도체장치의 제조방법은 반도체기판 상에 불순물영역 및 게이트전극을 포함하는 트랜지스터를 형성하는 공정과, 반도체기판 상에 게이트전극을 덮고 불순물영역을 노출시키는 콘택홀을 갖는 제 1절연막을 형성하는 공정과, 제 1절연막 상에 텅스텐막을 형성하는 공정과, 텅스텐막을 선택 식각하여 콘택홀을 덮는 하부배선층을 형성하는 공정과, 하부배선층에 질소계 플라즈마를 공급하여 WN막으로 이루어진 표면보호막을 형성하는 공정과, 제 1절연막 상에 표면보호막을 덮고 하부배선층을 노출시키는 제 2절연막을 형성하는 공정과, 제 2절연막 상에 표면보호막이 형성된 하부배선층과 연결되도록 상부배선층을 형성하는 공정을 구비한 것을 특징으로 한다.
도 1a 내지 도 1e는 종래기술에 따른 반도체장치의 제조과정을 보인 공정단면도이고,
도 2a 내지 도 2f는 본 발명에 따른 반도체장치의 제조과정을 보인 공정단면도이다.
*도면의 주요 부분에 대한 부호의 설명 *
100, 200. 반도체기판 102, 202. 필드산화막
104, 204. 게이트산화막 106, 206. 게이트전극
108, 208. 캡절연막 110, 210. 절연측벽
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하겠다.
도 2a 내지 도 2f는 본 발명에 따른 반도체장치의 제조과정을 보인 공정단면도이다.
도 2a와 같이, 반도체기판(200) 상에 국부 산화방법으로 소자의 격리영역(미도시)을 정의하는 필드산화막(202)을 형성한다.
그리고 필드산화막(202)이 형성된 반도체기판(200) 상에 산화실리콘, 다결정실리콘 및 질화실리콘을 순차적으로 화학기상증착한 후, 소정부위 패턴 식각하여 게이트산화막(204), 게이트전극(208) 및 캡절연막(206)을 형성한다.
이어서, 캡절연막(206)을 마스크로 이용하여 기판(200)에 제 1도전형 또는 제 2도전형의 불순물을 저농도로 도핑한다. 불순물 도핑 결과, 게이트전극(208) 양측의 반도체기판(200)에는 저농도 불순물영역(미도시)이 형성된다.
이 후, 반도체기판(200) 상에 캡절연막(206)을 덮도록 질화실리콘을 증착한 후, 기판 표면이 노출되도록 에치백하여 캡절연막(206), 게이트전극(208) 및 게이트산화막(204) 측면에 엘디디 형성용 절연측벽(210)을 형성한다.
그리고 절연측벽(210)을 포함한 게이트전극(208)을 마스크로 하여 기판(200)에 제 1도전형 또는 제 2도전형의 불순물을 고농도로 도핑시킨다.
고농도의 불순물 도핑 시, 불순물의 도전형은 상기의 저농도 불순물영역에 도핑된 불순물과 동일 도전형으로 한다.
고농도의 불순물 도핑 결과, 반도체기판(200)에는 절연측벽(210) 양측과 대응되는 부분에 소오스/드레인인 고농도의 불순물영역(214)이 형성되며, 절연측벽(210) 양측 하부에 상기의 저농도 불순물영역이 잔류된 엘디디(212)가 형성된다.
상기와 같은 방법으로, 반도체기판(200) 상에 트랜지스터가 제조된다.
도 2b와 같이, 반도체기판(200) 상에 필드산화막(202) 및 절연측벽(210)을 포함한 캡절연막(206)을 덮도록 산화실리콘을 화학기상증착하여 제 1절연막(220)을 형성한다.
그리고 제 1절연막(220) 상에 불순물영역(214)과 대응되는 부분을 노출시키는 감광막패턴 (미도시)을 형성하고, 이 감광막패턴을 마스크로 하여 제 1절연막(220)을 식각하는 방법을 이용함으로써, 고농도의 불순물영역(214)을 노출시키는 콘택홀(C1)이 형성된다.
도 2c와 같이, 제 1절연막(220) 상에 TiW 와 W(Tungsten)등을 각각 화학기상증착한 후, 콘택홀(C1)을 덮도록 패턴 식각하여 베리어층(222)과 하부배선층(224)을 형성한다.
도면에서 처럼, 콘택홀(C1)은 하부의 불순물영역(214)과 하부배선층(224)을 전기적으로 연결시키어 주는 통로 역할을 한다.
하부배선층(224) 형성 공정이 완료되면, 하부배선층(224)에 과산화수소(H2O2) 등의 습식액을 이용하여 세정공정을 진행시킨다.
이 후, 하부배선층(224)에 질소계 플라즈마를 공급시킨다.
도 2d와 같이, 상기의 플라즈마 처리에 의해 하부배선층(224)의 상부표면 및 측면을 덮는 WN(Tungsten Nitride)막이 형성된다.
이 WN막은 적어도 30Å 이상의 두께범위로 형성되며, 하부배선층(224)의 표면을 보호하는 표면보호막(226)으로서의 역할을 한다.
도 2e와 같이, 제 1절연막(220) 상에 표면보호막(226)을 덮도록 산화실리콘 등을 증착하여 제 2절연막(230)을 형성한다.
이 후, 제 2절연막(230) 상에 표면이 평탄해지도록 단차피복성이 큰 물질을 증착하여 제 3절연막(232)을 형성한다.
도 2f와 같이, 제 3절연막(232) 상에 도면의 다른 부분에서 하부배선층(224)과 연결되는 상부배선층(234)을 형성한다.
본 발명에서는 하부배선층을 덮도록 표면보호막인 WN막을 형성함으로써, 후속으로 진행되는 고온의 열처리 공정으로부터 하부배선층을 보호하고, 또한, 세정 공정 시 세정액 침투에 대한 내성을 향상시킬 수 있다.
상술한 바와 같이, 본 발명에서는 하부배선층을 덮도록 표면보호막인 WN막이 형성됨에 따라, 후속으로 진행되는 고온의 열처리 공정과 세정 공정으로부터 하부배선층을 보호할 수 있다.
또한, 본 발명의 표면보호막은 후속 공정 진행에서 발생되는 오염물질로부터 하부배선층을 보호할 수 있다.

Claims (4)

  1. 반도체기판 상에 불순물영역 및 게이트전극을 포함하는 트랜지스터를 형성하는 공정과,
    상기 반도체기판 상에 상기 게이트전극을 덮고 상기 불순물영역을 노출시키는 콘택홀을 갖는 제 1절연막을 형성하는 공정과,
    상기 제 1절연막 상에 텅스텐막을 형성하는 공정과,
    상기 텅스텐막을 선택 식각하여 콘택홀을 덮는 하부배선층을 형성하는 공정과,
    상기 하부배선층에 질소계 플라즈마를 공급하여 WN막으로 이루어진 표면보호막을 형성하는 공정과,
    상기 제 1절연막 상에 상기 표면보호막을 덮고 상기 하부배선층을 노출시키는 제 2절연막을 형성하는 공정과,
    상기 제 2절연막 상에 상기 표면보호막이 형성된 하부배선층과 연결되도록 상부배선층을 형성하는 공정을 구비한 반도체장치의 제조방법.
  2. 삭제
  3. 삭제
  4. 삭제
KR1019990066244A 1999-12-30 1999-12-30 반도체장치의 제조방법 KR100356828B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990066244A KR100356828B1 (ko) 1999-12-30 1999-12-30 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990066244A KR100356828B1 (ko) 1999-12-30 1999-12-30 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20010058872A KR20010058872A (ko) 2001-07-06
KR100356828B1 true KR100356828B1 (ko) 2002-10-18

Family

ID=19633386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990066244A KR100356828B1 (ko) 1999-12-30 1999-12-30 반도체장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100356828B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101713036B1 (ko) * 2010-11-19 2017-03-08 에스케이하이닉스 주식회사 고전압 발생장치

Also Published As

Publication number Publication date
KR20010058872A (ko) 2001-07-06

Similar Documents

Publication Publication Date Title
KR930004117B1 (ko) 반도체장치의 제조방법
TW413854B (en) Manufacturing method for semiconductor device with effective hydrogen passivation
KR100407421B1 (ko) Mis형전계효과트랜지스터를포함하는반도체장치및그제조방법
KR100271265B1 (ko) 비정질화된폴리실리콘을사용하는서브미크론마이크로일렉트로닉스응용을위한자기정렬poci₃제조방법
KR100314715B1 (ko) 고저항막상에열질화막을가지는반도체장치및그제조방법
KR100298915B1 (ko) 반도체장치및그제조방법
KR100356828B1 (ko) 반도체장치의 제조방법
KR19990087022A (ko) 반도체 장치의 제조 방법
JPH11102970A (ja) 半導体装置の製造方法
KR20000000869A (ko) 반도체장치의 제조 방법
KR100351895B1 (ko) 반도체 소자의 비트라인 형성방법
KR20010030433A (ko) 반도체장치 제조방법
KR100390891B1 (ko) 고집적반도체소자의제조방법
KR19990041628A (ko) 반도체소자의 제조 방법
KR970005704B1 (ko) 반도체 장치 및 그 제조방법
KR100611783B1 (ko) 반도체 소자의 제조 방법
KR100294825B1 (ko) 반도체소자의 콘택형성방법
KR100240685B1 (ko) 반도체장치의 제조방법
KR100266022B1 (ko) 캐패시터형성방법
KR100244416B1 (ko) 반도체 장치의 콘택홀 형성방법
KR100228274B1 (ko) 반도체장치의 제조방법
KR100247703B1 (ko) 금속배선 형성방법
JP3415690B2 (ja) 半導体装置の製造方法
KR19990005489A (ko) 반도체 장치 제조방법
KR19990041030A (ko) 반도체 장치의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee