KR970005704B1 - 반도체 장치 및 그 제조방법 - Google Patents
반도체 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR970005704B1 KR970005704B1 KR1019930026995A KR930026995A KR970005704B1 KR 970005704 B1 KR970005704 B1 KR 970005704B1 KR 1019930026995 A KR1019930026995 A KR 1019930026995A KR 930026995 A KR930026995 A KR 930026995A KR 970005704 B1 KR970005704 B1 KR 970005704B1
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- impurity ion
- metal wiring
- insulating film
- polysilicon
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
제1도는 종래기술에 의해 트랜지스터와 금속배선이 형성된 반도체 장치의 단면도.
제2도는 본 발명에 의해 트렌지스터와 금속배선이 형성된 반도체 장치의 단면도.
제3a도 내지 3j도는 제2도의 본 발명에 의한 반도체 장치를 제조하는 단계를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1,11 : 실리콘 기판 2 : 필드 산화막
12 : 절연막 13 : 트렌치
14 : 게이트 전극 3,15 : 게이트 산화막
16 : 폴리실리콘 5,17 : 불순물 이온주입영역
18 : 채널영역 7,19 : 확산방지막
6,20 : 층간 절연막 21 : 콘택홀
22 : 금속층 8,22A : 금속배선
본 발명은 트랜지스터와 금속배선을 갖는 반도체 장치 및 그 제조 방법에 관한 것으로, 특히 공정진행시 낮은 단차비를 갖는 상태에서 공정이 진행되고, 금속배선 공정시 낮은 콘택 단차비를 이루도록 하여 금속배선공정을 용이하게 할 수 있도록, 실리콘 기판상에 소정두께의 절연막을 증착한후 절연막의 소정부분에 트렌치(Trench)를 형성하여 그 트렌치에 게이트 전극을 형성하고, 게이트 전극 상부에 게이트 산화막을 형성하고, 게이트 산화막 상부에 폴리실리콘으로 소오스 및 드레인 전극용 불순물 이온주입영역과 채널(Channel)을 형성하여 트랜지스터를 구성하고, 이후 층간 절연막을 증착 및 평탄화한 후 상기 형성된 불순물 이온주입영역과 연통되는 콘택홀을 형성하여 금속배선을 형성하되, 금속배선과 불순물 이온주입영역의 접촉면에는 확산 방지막이 있는 구조로 된 반도체 장치 및 그 제조방법에 관한 것이다.
일반적으로, 트렌지스터와 금속배선을 갖는 반도체 장치는 실리콘 기판내에 소오스 및 드레인 전극이 그리고 기판상에 게이트 전극이 형성되어 트렌지스터를 구성하고, 이후 층간 절연막 및 금속배선공정을 통하여 반도체 장치를 제조한다.
제1도는 트랜지스터와 금속배선을 갖는 일반적인 구조의 반도체 장치를 도시한 단면도로서, 실리콘 기판(1)에 소자간을 격리하기 위한 필드 산화막(2)을 형성하고, 게이트 산화막(3) 및 게이트 전극(4)을 형성한 다음 소오스 및 드레인 전극용 불순물 이온주입공정으로 상기 게이트 전극(4) 양측으로 불순물 이온주입영역(5)을 형성하고, 전체구조 상부에 층간 절연막(6)으로 BPSG등과 같은 도프 산화막을 증착 및 평탄화한 후 불순물 확산영역에 금속배선을 콘택하기 위하여 콘택홀을 형성한 다음, 상기 콘택홀을 포함한 전체구조 상부에 확산 방지막(7)을 예를들어, TiN 또는 TiW을 증착한 후 그 상부에 Al 또는 Al합금등으로 금속배선(8)을 형성하는 공정을 통하여 반도체 장치를 제조한다.
상기 공정으로 트랜지스터 및 금속배선을 형성할 시 문제점을 설명하면, 게이트 전극(4)와 필드 산화막(2)등에 의한 단차가 형성되어 후속 마스크 작업시 어려움이 따르고, 콘택홀을 형성하기 위한 식각공정에서 기판(1)의 이온주입된 부분(5)에 손상을 가져올 수 있으며, 형성된 콘택홀에서 TiN 또는 TiW와 Al 또는 Al합금에 대해 양호한 층덮임 정도를 얻기가 어렵고, BPSG와 같은 층간 절연막(6)을 평탄화시킨 후 다음공정을 진행한다 하더라도 콘택홀에서의 단차가 높아지는 결과를 가져오므로 고집적 반도체 장치의 경우 신뢰성 높은 반도체 장치를 제조하기가 어렵다.
따라서, 본 발명은 실리콘 기판의 특성에 큰 영향을 받지 않으면서 공정 진행동안 단차가 거의 없는 상태로 진행되며, 불순물 이온주입영역을 후에 형성시켜 열공정시 영향을 줄일 수 있고, 마스크 작업을 용이하게 실시할 수 있는 반도체 장치 및 그 제조방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 반도체 장치는 실리콘 기판(11)상에 소정의 절연막(12)을 형성하여 상기 절연막(12)의 소정부분에 형성된 트렌치내에 게이트 전극(14)을 형성하고, 상기 게이트 전극(14)상부에 게이트 산화막(15)을 형성하고, 상기 게이트 산화막(15) 상부에 폴리실리콘을 증착하고 소오스 및 드레인 불순물 이온주입공정에 의해 게이트 전극(14) 양측에 위치되도록 불순물 이온주입영역(17)을 형성하고, 상기 불순물 이온주입영역(17)사이에 채널영역(18)을 형성하여 구성된 트랜지스터와, 상기 트랜지스터의 불순물 이온주입영역(17)상에 상기 불순물 이온주입영역(17)의 실리콘(Si)이 후속공정으로 형성될 금속배선으로의 확산을 방지하기 위하여 형성된 확산방지막(19)과, 상기 확산 방지막(19)을 포함한 트랜지스터의 전체구조 상부에 형성된 층간 절연막(20)과, 상기 층간 절연막(20)을 금속배선 마스크를 이용한 식각공정으로 상기 확산방지막(19)이 상부에 형성된 불순물 이온주입영역(17)과 연통되는 콘택홀을 형성한 후 금속배선 공정에 의해 형성된 금속배선(22A)으로 구성되는 것을 특징으로 한다.
또한 본 발명의 반도체 장치의 제조방법은 실리콘 기판(11)상에 소정 두께의 절연막(12)을 형성한 후, 게이트 전극이 형성될 부분을 식각공정으로 소정깊이 식각하여 트렌치(13)를 형성하는 단계와, 상기 단계로부터 상기 트렌치(13)를 포함한 전체구조 상부에 폴리실리콘을 승착하여 폴리실리콘 블랭켓 식각공정으로 트렌치(13)내부에 게이트 전극(14)을 형성하는 단계와, 상기 단계로부터 전체구조 상부에 게이트 산화막(15)을 형성하는 단계와, 상기 단계로부터 상기 게이트 산화막(15) 상부에 폴리실리콘(16)을 소정두께로 증착한 후, 상기 폴리실리콘(16)에 소오스 및 드레인 전극을 형성하기 위한 마스크 작업 및 불순물 이온주입공정을 실시하여 상기 게이트 전극(14)의 양측에 위치되도록 불순물 이온주입영역(17)을 형성하고, 상기 불순물 이온주입영역(17) 사이에 채널영역(18)을 형성하는 단계와, 상기 단계로부터 상기 불순물 이온주입영역(17) 및 채널영역(18)이 형성된 폴리실리콘(16) 상부에 실리콘(Si) 확산을 방지하기 위한 확산방지막(19)을 형성한 후, 상기 채널영역(18) 상부의 확산 방지막(19)을 식각공정으로 제거하는 단계와, 상기 단계로부터 상기 확산방지막(19)과 함께 폴리실리콘(16)의 불순물 이온주입영역(17) 이외의 폴리실리콘(16)을 식각하여 불순물 이온주입영역(17)상에 확산방지막(19)이 형성된 트랜지스터를 형성하는 단계와, 상기 단계로부터 전체구조 상부에 도프 산화막으로 평탄화시킨 층간 절연막(20)을 형성하는 단계와, 상기 단계로부터 상기 불순물 이온주입영역(17)과 접속되는 금속배선을 형성하기 위하여, 콘택 마스크를 이용한 층간 절연막(20) 식각공정으로 콘택홀(21)을 형성하는 단계와, 상기 단계로부터 상기 콘택홀(21)을 포함한 전체구조 상부에 금속층(22)을 형성하는 단계와, 상기 단계로부터 상기 금속층(22)을 금속배선 마스크를 이용한 식각공정으로 패턴화하여 금속배선(22A)을 형성하여 트랜지스터와 금속배선이 형성된 구조를 갖는 반도체 장치를 형성하는 단계로 이루어지는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
제2도는 본 발명에 의해 트랜지스터와 금속배선이 형성된 반도체 장치의 단면도를 도시한 것으로, 실리콘 기판(11)상에 소정두께의 절연막(12)을 증착한 후, 절연막(12)의 소정부분에 트렌치를 형성하여 그 트렌치에 게이트 전극(14)을 형성하고, 게이트 전극(14) 상부에 게이트 산화막(15)을 형성하고, 상기 게이트 산화막(15) 상부에 폴리실리콘으로 소오스 및 드레인 전극용 불순물 이온주입영역(17)과 채널영역(18)을 형성하여 트랜지스터를 구성하고, 상기 트랜지스터의 불순물 이온주입영역(17)상에 확산 방지막(19)이 형성되고, 전체구조 상부에 층간 절연막(20)을 형성한 후, 상기 불순물 이온주입영역(17)과 연통되도록 층간 절연막(20)을 소정부분 식각하여 콘택홀을 형성한 다음 금속배선 공정으로 금속배선(22A)을 형성한 구조를 갖는 반도체 장치의 단면도이다.
제3a도 내지 제3j도는 상기 제2도의 본 발명에 의한 반도체 장치를 제조하는 단계를 도시한 단면도로서, 제3a도는 실리콘 기판(11)상에 소정 두께의 절연막(12)을 형성한 후, 게이트 전극이 형성될 부분을 식각공정으로 소정깊이 식각하여 트렌치(13)를 형성한 상태를 도시한 것이다.
제3b는 상기 트렌치(13)을 포함한 전체구조 상부에 폴리실리콘을 증착하여 폴리실리콘 블랭켓 식각(Polysilican Bandet Etch)공정으로 트렌치(13)내부에 게이트 전극(14)을 형성한 상태를 도시한 것이다.
제3c도는 상기 제3b도의 상부에 게이트 산화막(15)을 형성한 상태를 도시한 것이다.
제3d도는 상기 게이트 산화막(15) 상부에 폴리실리콘(16)을 소정두께로 증착한 후, 상기 폴리실리콘(16)에 소오스 및 드레인 전극을 형성하기 위한 마스크 작업 친 불순물 이온주입공정을 실시하여 상기 게이트 전극(14)의 양측에 위치되도록 불순물 이온주입영역(17)을 형성하고, 상기 불순물 이온주입영역(17) 사이에 채널영역(18)을 형성한 상태를 도시한 것이다.
제3e도는 상기 불순물 이온주입영역(17) 및 채널영역(18)이 형성된 폴리실리콘(16) 상부에 실리콘(Si) 확산을 방지하기 위한 확산방지막(19)을 형성한 후, 상기 채널영역(18) 상부의 확산방지막(19)을 식각공정으로 제거한 상태를 도시한 것이다.
상기 확산방지막(19)은 폴리실리콘(16)의 실리콘(Si)이 후속공정으로 형성될 금속배선으로 확산되는 것을 방지하기 위하여 TiN 또는 TiW를 증착하여 형성된다.
제3f도는 상기 확산방지막(19)과 함께 폴리실리콘(16)의 불순물 이온주입영역(17) 이외의 폴리실리콘(16)을 식각하여 불순물 이온주입영역(17)상에 확산방지막(19)이 형성된 트랜지스터를 형성한 상태를 도시한 것이다.
제3g도는 상기 제3F도의 전체구조 상부에 BPSG등의 도프 산화막으로 평탄화시킨 층간 절연막(20)을 형성한 상태를 도시한 것이다.
제3h도는 상기 불순물 이온주입영역(17)과 접속되는 금속배선을 형성하기 위하여, 콘택 마스크를 이용한 층간 절연막(20) 식각공정으로 콘택홀(21)을 형성한 상태를 도시한 것이다. 이때 콘택홀(21)저면은 확산방지막(19)이 된다.
제3i도는 상기 콘택홀(21)을 포함한 전체구조 상부에 금속층(22)을 형성한 상태를 도시한 상태를 도시한 것이다.
상기 금속층(22)은 Al 또는 Al합금이다.
제3j도는 상기 금속층(22)을 금속배선 마스크를 이용한 식각공정으로 패턴화하여 금속배선(22A)을 형성하여 트랜지스터와 금속배선이 형성된 구조를 갖는 반도체 장치를 완성한 상태를 도시한 것이다.
본 발명에 의하면, 공정진행중 형성되는 구조상 단차가 심화되지 않는 상태로 공정이 진행되며, 특히 제3h도에 도시된 바와같이 콘택홀(21)의 낮은 단차로 금속배선공정을 용이하게 할 수 있음은 물론 확산방지막(19)이 콘택홀(21) 형성이전에 소오스 및 드레인 전극용 불순물 이온주입영역(17)상에 형성되기 때문에 종래와 같이 물리적 기상증착 방법에 의한 확산방지막의 층덮임 정도를 고려하지 않아도 되어 고집적화 되는 반도체 장치의 제조에 본 발명의 반도체 장치 및 그 제조방법을 유용하게 적용할 수 있다.
상술한 바와같이 본 발명은 단차비가 거의 없는 상태에서 트랜지스터 및 금속배선 형성공정을 진행할 수 있고, 불순물 이온주입영역 패턴화 공정시 확산 방지막이 함께 패턴화되므로 식각에 의한 결함을 최소화하고, 또한 콘택홀의 단차비를 최소로 낮추므로 금속배선공정을 용이하게 실시할 수 있다.
Claims (3)
- 트랜지스터와 금속배선을 갖는 반도체 장치에 있어서, 실리콘 기판(11)상에 소정의 절연막(12)을 형성하여 상기 절연막(12)의 소정부분에 형성된 트렌치내에 게이트 전극(14)을 형성하고, 상기 게이트 전극(14) 상부에 게이트 산화막(15)을 형성하고, 상기 게이트 산화막(15) 상부에 폴리실리콘을 증착하여 소오스 및 드레인 불순물 이온주입공정에 의해 게이트 전극(14) 양측에 위치되도록 불순물 이온주입영역(17)을 형성하고, 상기 불순물 이온주입영역(17)사이에 채널영역(18)을 형성하여 구성된 트랜지스터와, 상기 트랜지스터의 불순물 이온주입영역(17)상에 상기 불순물 이온주입영역(17)의 실리콘(Si)이 후속공정으로 형성될 금속배선으로의 확산을 방지하기 위하여 형성된 확산방지막(19)과, 상기 확산방지막(19)을 포함한 트랜지스터의 전체구조 상부에 형성된 층간 절연막(20)과, 상기 층간 절연막(20)을 금속배선 마스크를 이용한 식각공정으로 상기 확산방지막(19)이 상부에 형성된 불순물 이온주입영역(17)과 연통되는 콘택홀을 형성한 후 금속배선 공정에 의해 형성된 금속배선(22A)으로 구성되는 것을 특징으로 하는 반도체 장치.
- 트랜지스터와 금속배선을 갖는 반도체 장치의 제조방법에 있어서, 실리콘 기판(11)상에 소정 두께의 절연막(12)을 형성한 후, 게이트 전극이 형성될 부분을 식각공정으로 소정깊이 식각하여 트렌치(13)를 형성하는 단계와, 상기 단계로부터 상기 트렌치(13)를 포함한 전체구조 상부에 폴리실리콘을 증착하여 폴리실리콘 블랭켓 식각공정으로 트렌치(13)내부에 게이트 전극(14)을 형성하는 단계와, 상기 단계로부터 전체구조 상부에 게이트 산화막(15)을 형성하는 단계와, 상기 단계로부터 상기 게이트 산화막(15) 상부에 폴리실리콘(16)을 소정두께로 증착한 후, 상기 폴리실리콘(16)에 소오스 및 드레인 전극을 형성하기 위한 마스크 작업 및 불순물 이온주입공정을 실시하여 상기 게이트 전극(14)의 양측에 위치되도록 불순물 이온주입영역(17)을 형성하고, 상기 불순물 이온주입영역(17)사이에 채널영역(18)을 형성하는 단계와, 상기 단계로부터 상기 불순물 이온주입영역(17) 및 채널영역(18)이 형성된 폴리실리콘(16) 상부에 실리콘(Si) 확산을 방지하기 위한 확산방지막(19)을 형성한 후, 상기 채널영역(18) 상부의 확산 방지막(19)을 식각공정으로 제거하는 단계와, 상기 단계로부터 상기 확산방지막(19)과 함께 폴리실리콘(16)의 불순물 이온주입영역(17) 이외의 폴리실리콘(16)을 식각하여 불순물 이온주입영역(17)상에 확산방지막(19)이 형성된 트랜지스터를 형성하는 단계와, 상기 단계로부터 전체구조상부에 도프 산화막으로 평탄화시킨 층간 절연막(20)을 형성하는 단계와, 상기 단계로부터 상기 불순물 이온주입영역(17)과 접속되는 금속배선을 형성하기 위하여, 콘택 마스크를 이용한 층간 절연막(20) 식각공정으로 콘택홀(21)을 형성하는 단계와, 상기 단계로부터 상기 콘택홀(21)을 포함한 전체구조 상부에 금속층(22)을 형성하는 단계와, 상기 단계로부터 상기 금속층(22)을 금속배선 마스크를 이용한 식각공정으로 패턴화하여 금속배선(22A)을 형성하여 트랜지스터와 금속배선이 형성된 구조를 갖는 반도체 장치를 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제2항에 있어서, 상기 층간 절연막(20)은 BPSG이고, 상기 확산방지막(19)은 TiN 또는 TiW이며, 상기 금속배선(22A)은 Al 또는 Al합금인 것을 특징으로 하는 반도체 장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930026995A KR970005704B1 (ko) | 1993-12-09 | 1993-12-09 | 반도체 장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930026995A KR970005704B1 (ko) | 1993-12-09 | 1993-12-09 | 반도체 장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021428A KR950021428A (ko) | 1995-07-26 |
| KR970005704B1 true KR970005704B1 (ko) | 1997-04-19 |
Family
ID=19370341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930026995A KR970005704B1 (ko) | 1993-12-09 | 1993-12-09 | 반도체 장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970005704B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7598550B2 (en) | 2005-11-21 | 2009-10-06 | Dongbu Electronics Co., Ltd. | MOS transistor and manufacturing method thereof |
-
1993
- 1993-12-09 KR KR1019930026995A patent/KR970005704B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7598550B2 (en) | 2005-11-21 | 2009-10-06 | Dongbu Electronics Co., Ltd. | MOS transistor and manufacturing method thereof |
| US7838319B2 (en) | 2005-11-21 | 2010-11-23 | Dongbu Electronics Co., Ltd. | MOS transistor and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950021428A (ko) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6274419B1 (en) | Trench isolation of field effect transistors | |
| US5541434A (en) | Semiconductor device incorporating a contact for electrically connecting adjacent portions within the semiconductor device | |
| US5966598A (en) | Semiconductor device having an improved trench isolation and method for forming the same | |
| US5091768A (en) | Semiconductor device having a funnel shaped inter-level connection | |
| US4939154A (en) | Method of fabricating an insulated gate semiconductor device having a self-aligned gate | |
| US5231046A (en) | Method for fabricating an interconnection pattern on a BPSG-filled trench isolation structure | |
| US5457070A (en) | Method of forming a step compensated semiconductor device | |
| US20040155277A1 (en) | Method for manufacturing a semiconductor device including a PIP capacitor and a MOS transistor | |
| JP3180951B2 (ja) | 半導体記憶装置およびその製造方法 | |
| KR970005704B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US6248636B1 (en) | Method for forming contact holes of semiconductor memory device | |
| JPH098135A (ja) | 半導体装置の製造方法 | |
| JPH02163964A (ja) | 読み出し専用半導体記憶装置の製造方法 | |
| US6835615B2 (en) | Method of manufacturing buried gate MOS semiconductor device having PIP capacitor | |
| JP2695812B2 (ja) | 半導体装置 | |
| KR100347149B1 (ko) | 반도체 장치 제조방법 | |
| KR960016230B1 (ko) | 단차비가 감소된 반도체 소자의 콘택홀 형성방법 | |
| US5321296A (en) | Semiconductor device having an interconnection layer of a polysilicon layer and a metallic layer | |
| KR100281100B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100290890B1 (ko) | 반도체소자의제조방법 | |
| KR0171978B1 (ko) | 반도체 소자의 제조방법 | |
| KR100246625B1 (ko) | 커패시터와 자기 정렬된 이중 게이트 전극을 갖는 반도체 소자의 제조 방법 | |
| KR950010040B1 (ko) | 반도체 장치의 제조방법 | |
| KR950007396B1 (ko) | 수직모스 트랜지스터 제조방법 | |
| KR100266002B1 (ko) | 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090624 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |