KR950021428A - 반도체 장치 및 그 제조방법 - Google Patents

Abstract

본 발명은 트랜지스터와 금속배선을 갖는 반도체 장치 및 그 제조방법에 관한 것으로, 공정진행시 낮은 단차비를 갖는 상태에서 공정이 진행되고, 금속배선 공정시 낮은 콘택 단차비를 이루도록 하여 금속배선공정을 용이하게 할 수 있도록, 실리콘 기판상에 소정두께의 절연막을 증착한 후 절연막의 소정부분에 트렌치 (Trench)를 형성 하여 그 트렌치에 게이트 전극을 형성하고, 게이트 전극 상부에 게이트 산화막을 형성하고, 게이트 산화막 상부에 폴리 실리콘으로 소오스 및 드레인 전극용 불순물 이온주입영역과 채널 (Channel)을 형성하여 트랜지스터를 구성하고, 이후 층간 절연막을 증착 및 평탄화한 후 상기 형성된 불순물 이온주입 영역과 연통되는 콘택홀을 형성하여 금속배선을 형성하되, 금속배선과 불순물 이온주입 영역의 접촉면에는 확산 방지막이 있는 구조로 된 반도체 장치 및 그 제조방법에 관해 기술된다.

Description

반도체 장치 및 그 제조방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 본 발명에 의해 트랜지스터와 금속배선이 형성된 반도체 장치의 단면도

제3A 도 내지 제 3J 도는 제2도의 본 발명에 의한 반도체 장치를 제조하는 단계를 도시한 단면도.

Claims (3)

1. 트랜지스터와 금속배선을 갖는 반도체 장치에 있어서, 실리콘 기판 (11)상에 소정의 절연막 (12)을 형성하여 상기 절연막(12)의 소정부분에 형성된 트렌치내에 게이트 전극(14)을 형성하고, 상기 게이트 전극(14) 상부에 게이트 산화막 (15)을 형성하고, 상기 게이트 산화막 (15) 상부에 폴리 실리콘을 증착하여 소오스 및 드레인 불순움 이온주입공정에 의해 게이트 전극(14) 양측에 위치되도록 불순물 이온주입영역(17)을 형성하고, 상기 불순물 이온주입 영역 (17) 사이에 채널영역 (18)을 형성하여 구성된 트랜지스터와, 상기 트랜지스터의 불순물 이온주입 영역 (17)상에 상기 불순물 이온 주입 영역 (17)의 실리콘 (Si)이 후속공정으로 형성될 금속배선으로서의 확산을 방지하기 위하여 형성된 확산방지막(19)과, 상기 확산방지막(19)을 포함한 트랜지스터의 전체구조 상부에 형성된 층간 절연막(20)과, 상기 층간 절연막(20)을 금속배선 마스크를 이용한 식각공정으로 상기 확산방지막(19)이 상부에 형성된 불순물 이온주입 영역 (17)과 연통되는 콘택홀을 형성한 후 금속배선 공정에 의해 형성된 금속배선 (22A)으로 구성되는 것을 특징으로 하는 반도체 장치.
2. 트랜지스터와 금속배선을 갖는 반도제 장치의 제조방법에 있어서, 실리콘 기판 (11)상에 소정 두께의 절연막 (12)을 형성한 후, 게이트 전극이 헝성될 부분을 식각공정으로 소정깊이 식각하여 트렌치(13)를 형성하는 단계와, 상기 단계로부터 상기 트렌치 (13)을 포함한 전체구조 상부에 폴리실리콘을 증착하여 폴리실리콘 블랭켓 식각공정으로 트렌치 (13) 내부에 게이트 전극 (14)을 형성하는 단계와, 상기 단계로부터 전체구조 상부에 게이트 산화막 (15)을 형성하는 단계와, 상기 단계로부터 상기 게이트 산화막 (15) 상부에 폴리 실리콘 (16)을 소정두께로 증착한 후, 상기 폴리실리콘(16)에 소오스 및 드레인 전극을 형성하기 위한 마스크 작업 및 불순물 이온주입공정을 실실하여 상기 게이트 전극 (14)의 양측에 위치되도록 불순물 이온주입 영역 (17)을 형성하고, 상기 불순물 이온주입영역 (17) 사이에 채널영역 (18)을 형성하는 단계와, 상기 단계로부터 상기 불순물 이온주입영역 (17) 및 채널영역(18)이 형성된 폴리실리콘(16) 상부에 실리콘(Si) 확산을 방지하기 위한 확산방지막(19)을 형성한 후, 상기 채널영역 (18) 상부의 확산 방지막(19)을 식각공정으로 제거하는 단계와, 상기 단계로부터 상기 확산방지막(19)과 함께 폴리실리콘(16)의 불순물 이온주입영역 (17) 이외의 폴리실리콘(16)을 식각하여 불순물 이온주입영역 (17)상에 확산방지막(19)이 형성된 트랜지스터를 형성하는 단계와, 상기 단계로부터 전체구조 상부에 도프 산화막으로 평탄화시킨 층간 절연막 (20)을 형성하는 단계와, 상기 단계로부터 상기 불순물 이온주입 영역 (17)과 접속되는 금속배선을 형성하기 위하여, 콘택 마스크를 이용한 층간 절연막(20) 식가공정으로 콘택홀(21)을 형성하는 단계와, 상기 단계로부터 상기 콘택홀(21)을 포함한 전체구조 상부에 금속층(22)을 형성하는 단계와, 상기 단계로부터 상기 금속층(22)을 금속배선 마스크를 이용한 식각공정으로 패턴화하여 금속배선 (22A)을 형성하여 트랜지스터와 금속배선이 형성된 구조를 갖는 반도체 장치를 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
3. 제2항에 있어서, 상기 층간 절연막(20)은 BPSG이고, 상기 확산방지막(19)은 TiN또는 TiW이며, 상기 금속배선(22A)은 Aℓ또는 Aℓ합금인 것을 특징으로 하는 반도체 장치의 제조방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.