KR100611783B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100611783B1 KR100611783B1 KR1020000027645A KR20000027645A KR100611783B1 KR 100611783 B1 KR100611783 B1 KR 100611783B1 KR 1020000027645 A KR1020000027645 A KR 1020000027645A KR 20000027645 A KR20000027645 A KR 20000027645A KR 100611783 B1 KR100611783 B1 KR 100611783B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- sacrificial gate
- layer
- semiconductor device
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000010410 layer Substances 0.000 claims abstract description 41
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 34
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 34
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000011229 interlayer Substances 0.000 claims abstract description 16
- 230000000694 effects Effects 0.000 claims abstract description 6
- 238000000137 annealing Methods 0.000 claims abstract description 5
- 238000005224 laser annealing Methods 0.000 claims abstract description 5
- 239000011241 protective layer Substances 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 75
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 239000010409 thin film Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 239000007772 electrode material Substances 0.000 claims description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 239000002131 composite material Substances 0.000 claims description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims 2
- 229910052721 tungsten Inorganic materials 0.000 claims 2
- 239000010937 tungsten Substances 0.000 claims 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims 1
- 229910052697 platinum Inorganic materials 0.000 claims 1
- 229910052715 tantalum Inorganic materials 0.000 claims 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims 1
- 229910052719 titanium Inorganic materials 0.000 claims 1
- 239000010936 titanium Substances 0.000 claims 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 1
- -1 tungsten nitride Chemical class 0.000 claims 1
- 230000006866 deterioration Effects 0.000 abstract description 3
- 101000661807 Homo sapiens Suppressor of tumorigenicity 14 protein Proteins 0.000 description 7
- 101000661808 Mus musculus Suppressor of tumorigenicity 14 protein homolog Proteins 0.000 description 7
- 102100037942 Suppressor of tumorigenicity 14 protein Human genes 0.000 description 7
- 238000002955 isolation Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910021642 ultra pure water Inorganic materials 0.000 description 1
- 239000012498 ultrapure water Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
소자의 열화를 방지하는데 적합한 반도체 소자의 제조 방법에 관한 것으로, 이를 위한 본 발명은 반도체 기판에 숏채널효과를 방지하기 위해 불순물을 고경사로 도핑하는 단계; 고속열공정 또는 레이저어닐링 중 어느 하나의 방법으로 어닐공정을 실시하여 고경사 도핑영역을 형성하는 단계; 상기 반도체 기판 상에 희생게이트패턴을 형성하는 단계; 상기 희생게이트패턴 양측의 반도체 기판에 불순물접합층을 형성하는 단계; 상기 구조 전면에 층간절연막을 형성하고 상기 희생게이트패턴이 노출될때까지 상기 층간절연막을 제거하는 단계; 상기 희생게이트패턴을 제거하여 상기 반도체 기판을 노출시키는 단계; 상기 노출된 반도체 기판 상에 채널층을 형성하는 단계; 상기 채널층 상에 채널보호층을 형성하는 단계; 및 상기 채널보호층 상에 게이트절연막 및 게이트전극을 형성하는 단계를 포함한다.
실리콘게르마늄, 채널, 에피택셜성장, 문턱전압, 희생게이트
Description
도 1 은 종래기술에 따른 실리콘게르마늄 에피박막을 채널로 이용하는 반도체 소자를 나타낸 도면,
도 2a 내지 도 2e는 본 발명의 실시예에 따른 실리콘게르마늄 에피박막을 채널로 이용하는 반도체 소자의 제조 방법을 나타낸 도면.
*도면의 주요 부분에 대한 부호의 설명
21 : 실리콘웨이퍼 22 : 소자분리막
23 : 고경사 도핑영역 24 : 희생게이트산화막
25 : 희생게이트전극 26 : 스페이서
27 : 불순물 접합층 28 : 제1층간절연막
29 : 실리콘게르마늄 에피박막 30 : 실리콘에피박막
31 : 게이트절연막 32 : 게이트전극
33 : 제2층간절연막 34 : 금속배선
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 실리콘게르마늄 에피박막을 채널로 갖는 초고집적 반도체 소자의 제조 방법에 관한 것이다.
일반적으로, 반도체 소자의 채널로 에피박막 특히, 실리콘게르마늄 에피박막을 채널로 이용하면 전하의 이동도 향상, 낮은 문턱전압 및 단채널효과(Short channel effect)의 억제 등의 특성이 향상되는 효과가 있다.
종래의 트랜지스터 형성 집적화 기술에 선택적 에피 실리콘게르마늄 (Selective silicon germanium)을 채널(Channel)로 적용할 경우, 후속 공정 중 게이트 구조 식각, 스페이서 절연막 식각 및 콘택 형성 공정에서 실리콘게르마늄이 드러난 후 습식세정이나 습식식각 공정시 실리콘게르마늄이 열화(Degradation)될 수 있으며, 산소에 노출될 경우 불안정한 게르마늄산화물이 생성되어 초순수 용액이나 세정 용액에 노출될 경우 녹아나는 문제가 발생할 수 있다.
한편, 에피박막(Epi-thin layer)을 채널로 사용하지 않거나 실리콘 에피박막을 채널로 이용하는 소자에서는 후속 공정에서 실리콘이 노출되더라도 소자의 열화가 발생하지 않지만, 실리콘게르마늄 에피박막을 채널로 이용한 소자의 경우에는, 실리콘게르마늄이 세정/식각용 용액에 용해될 수 있을 뿐만 아니라 산소에 노출되어 게르마늄 산화물이 생성될 경우 초순수에도 잘 녹는 성질을 가지고 있어서, 후속 공정에서 실리콘게르마늄 에피박막이 노출될 경우 습식 공정 중 용해되어 오염을 초래하여, 실리콘게르마늄이 열화되기 때문에 반도체 소자의 특성이 열화된다.
도 1은 종래기술에 따라 제조된 실리콘게르마늄 에피박막을 채널로 이용하는 반도체 소자를 나타낸 도면으로서, 통상적인 트랜지스터 제조 공정에 따라 실리콘웨이퍼(11)에 소자분리막(12)을 형성한 후, 실리콘게르마늄 채널층(13)을 형성한다.
이어 상기 실리콘게르마늄 채널층(13) 상에 게이트절연막(14), 게이트전극 (15), 캡산화막(16)으로 이루어진 게이트패턴을 형성하고 저농도 이온주입층(17)을 형성한 다음, 상기 게이트패턴의 측벽에 접하는 측벽스페이서(18)를 형성한다. 이어 상기 실리콘웨이퍼(11)의 표면에 고농도 불순물을 이온주입하여 불순물접합층 (19)을 형성한다. 이 때, 상기 게이트패턴 및 측벽스페이서(18) 하측에 실리콘게르마늄 채널층(13)이 노출됨에 따라 습식식각공정 중 용해되어 실리콘웨이퍼(11)에 오염을 초래하며, 실리콘게르마늄 채널층(13)이 열화되게 된다.
본 발명은 상기한 종래의 제반 문제점을 해결하기 위해 안출한 것으로, 집적화 공정 및 오염에 관련된 문제점을 원천적으로 방지하면서 미세화에 따른 문턱전압의 변동폭을 줄이고 고이동도를 갖는 실리콘게르마늄 에피박막을 채널로 이용한 반도체 소자의 제조 방법을 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명은 반도체 기판에 숏채널효과를 방지하기 위해 불순물을 고경사로 도핑하는 단계; 고속열공정 또는 레이저어닐링 중 어느 하나의 방법으로 어닐공정을 실시하여 고경사 도핑영역을 형성하는 단계; 상기 반도체 기판 상에 희생게이트패턴을 형성하는 단계; 상기 희생게이트패턴 양측의 반도체 기판에 불순물접합층을 형성하는 단계; 상기 구조 전면에 층간절연막을 형성하고 상기 희생게이트패턴이 노출될때까지 상기 층간절연막을 제거하는 단계; 상기 희생게이트패턴을 제거하여 상기 반도체 기판을 노출시키는 단계; 상기 노출된 반도체 기판 상에 채널층을 형성하는 단계; 상기 채널층 상에 채널보호층을 형성하는 단계; 및 상기 채널보호층 상에 게이트절연막 및 게이트전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 실리콘게르마늄 에피박막 채널 소자의 제조 방법을 나타낸 도면이다.
도 2a에 도시된 바와 같이, 실리콘웨이퍼(21) 위에 소자분리 공정을 실시하여 트렌치구조의 소자분리막(22)를 형성한 다음, 상기 실리콘웨이퍼(21) 표면에 숏채널효과(Short channel effect)를 방지하기 위해 불순물을 고경사로 도핑하고 어닐링(Annealing) 공정을 실시하여 고경사 도핑영역(Super steep retrograde)(23)을 형성한다. 이 때, 상기 고경사 도핑영역은 고속열공정(Rapid Thermal Processing; RTP)이나 레이저 어닐링을 이용하여 형성한다.
이어 상기 고경사 불순물 도핑이 이루어진 실리콘웨이퍼(21)상에 게이트산화 막, 게이트전극물질을 성장시킨 후, 마스크 공정 및 식각공정을 통해 희생게이트산화막(24) 및 희생게이트전극(25)으로 이루어진 희생게이트구조를 형성한다. 여기서, 상기 희생게이트산화막(24)으로는 50∼500Å두께의 화학증착산화막(CVD-산화막) 또는 열산화막을 사용할 수도 있으며, 상기 희생게이트전극(25)으로 이용되는 폴리실리콘은 500∼3000Å두께로 증착된다.
도 2b에 도시된 바와 같이, 후속 공정인 불순물접합층 형성을 위한 이온주입으로 인해 실리콘웨이퍼(21)가 손상되는 것을 방지하기 위해 30∼200Å두께의 산화막(도시 생략)을 형성한 다음, 저농도 불순물을 이온주입한다.
이어 상기 희생게이트구조를 포함한 실리콘웨이퍼(21) 전면에 300∼2000Å두께의 실리콘질화막을 성장시킨 후 식각을 통해 희생게이트전극(25)의 측벽에 스페이서(26)를 형성하고 상기 희생게이트전극(25) 및 스페이서(26)를 마스크로 이용하여 상기 실리콘웨이퍼(21) 표면에 고농도 불순물을 이온주입한다.
도 2c에 도시된 바와 같이, 상기 이온주입된 고농도 불순물을 활성화하기 위하여 고속열공정 또는 레이저어닐링을 실시하여 저항이 낮은 불순물접합층(27)을 형성한 후, 상기 실리콘웨이퍼(21) 전면에 제1층간절연막(28)을 증착한다. 이 때, 상기 제1층간절연막(28)으로는 3000∼8000Å두께의 실리콘산화막 또는 실리콘질화막을 이용한다.
이어 화학적기계적연마(Chemical Mechanical Polishing; CMP) 또는 블랭킷 에치백(Blanket Etchback) 공정을 이용하여 상기 제1층간절연막을(28)을 식각하여 상기 희생게이트전극(25)의 표면을 노출시킨다.
도2d에 도시된 바와 같이, 이어 상기 노출된 희생게이트전극(25)을 습식식각 공정을 이용하여 제거하고 희생게이트산화막(24)도 제거한 후, 상기 희생게이트산화막(24)을 제거함으로써 드러나는 실리콘웨이퍼(21)의 표면에 선택적으로 100∼ 500Å두께의 실리콘게르마늄 에피박막(29)을 성장시킨다.
이 때, 상기 실리콘게르마늄 에피박막(29)으로는 도핑되지 않은 에피 실리콘게르마늄을 성장시키고, 상기 실리콘게르마늄 에피박막의 증착장치로는 저압화학적기상증착장치(Low Pressure Chemical Vapor Deposition; LPCVD) 또는 초고진공 화학기상증착치(Ultra High Vacuum CVD; UHV CVD)를 이용할 수 있다.
한편, 상기 실리콘게르마늄 에피박막을 사용하지 않고 선택적에피실리콘층 (Selective epitaxial silicon)을 바로 증착하여 에피채널로 사용할 수도 있다.
이어 상기 실리콘게르마늄에피박막(29) 상에 실리콘게르마늄 채널을 보호하기 위한 30∼200Å두께의 선택적 실리콘에피박막(30)을 성장시킨다. 이 때, 상기 실리콘에피박막(30)의 증착장치로 저압화학적기상증착장치(Low Pressure Chemical Vapor Deposition; LPCVD) 또는 초고진공 화학기상증착장치(Ultra High Vacuum CVD; UHV CVD)를 이용할 수 있다.
도 2e에 도시된 바와 같이, 상기 실리콘에피박막(30)을 포함한 실리콘웨이퍼 (21) 전면에 게이트절연막, 게이트전극물질을 증착한 다음, 마스크 및 식각 공정을 실시하여 게이트절연막(31)을 포함하는 게이트전극(32)을 형성한다.
이 때, 상기 게이트절연막(31)으로 실리콘산화막 또는 고유전율 박막을 이용할 수 있는데, 여기서 상기 고유전율 박막으로는 질화산화막, 알루미늄산화막, 지 르코늄산화막, 하프늄산화막 또는 이들의 복합산화막을 이용할 수 있다. 또한 게이트전극(32) 물질로 폴리실리콘, 확산방지용 금속, 고내열 금속, 또는 이들의 조합으로 이루어진 금속막을 이용할 수 있다.
이어 상기 게이트전극(32)을 포함한 전면에 제2층간절연막(33)을 성장한 다음, 금속배선을 위한 콘택홀 패터닝을 실시한 후 상기 콘택홀을 통해 불순물 접합층(27) 및 게이트전극(32)과 전기적으로 연결되는 금속배선(34)을 형성한다.
상술한 바와 같이, 본 발명의 실시예는 통상의 소자 제조 공정을 이용하여 희생게이트구조를 이용하여 실리콘게르마늄 에피박막으로 이루어진 채널을 먼저 형성한 다음, 희생게이트구조를 제거하여 상기 실리콘게르마늄 에피박막과 연결되는 게이트전극을 형성한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명은 희생게이트구조를 이용하여 채널로서 실리콘게르마늄 에피박막을 먼저 형성하여 후속 공정에서 채널로 이용된 에피박막이 노출되는 것을 방지할 수 있으므로, 소자의 열화 및 오염을 방지할 수 있다.
그리고, 도핑되지 않은 실리콘게르마늄 에피박막을 채널에 성공적으로 사용 하므로써 단채널효과 방지 및 이동도가 우수한 고성능 소자를 제조할 수 있다.
또한 실리콘게르마늄 채널 하부에 고경사 고농도 도핑영역을 형성하므로써 단채널에서의 펀치쓰루 현상을 방지할 수 있다.
Claims (17)
- 반도체 소자의 제조 방법에 있어서,반도체 기판에 숏채널효과를 방지하기 위해 불순물을 고경사로 도핑하는 단계;고속열공정 또는 레이저어닐링 중 어느 하나의 방법으로 어닐공정을 실시하여 고경사 도핑영역을 형성하는 단계;상기 반도체 기판 상에 희생게이트패턴을 형성하는 단계;상기 희생게이트패턴 양측의 반도체 기판에 불순물접합층을 형성하는 단계;상기 구조 전면에 층간절연막을 형성하고 상기 희생게이트패턴이 노출될때까지 상기 층간절연막을 제거하는 단계;상기 희생게이트패턴을 제거하여 상기 반도체 기판을 노출시키는 단계;상기 노출된 반도체 기판 상에 채널층을 형성하는 단계;상기 채널층 상에 채널보호층을 형성하는 단계; 및상기 채널보호층 상에 게이트절연막 및 게이트전극을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
- 삭제
- 제 1 항에 있어서,상기 희생게이트패턴을 형성하는 단계,상기 반도체 기판 상에 희생게이트산화막을 형성하는 단계;상기 희생게이트산화막 상에 희생게이트전극 물질을 형성하는 단계;상기 희생게이트산화막 및 희생게이트전극 물질을 패터닝하여 희생게이트패턴을 형성하는 단계를 포함하며,상기 희생게이트패턴의 측벽에 스페이서를 형성하는 단계를 더 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조 방법.
- 제 3 항에 있어서,상기 희생게이트산화막은 화학증착산화막 또는 열산화막 중 어느 하나를 이용하며, 50∼500Å두께로 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 3 항에 있어서,상기 희생게이트전극 물질은 폴리실리콘을 이용하며, 500∼3000Å두께로 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법
- 제 1 항에 있어서,상기 층간절연막은 실리콘산화막 또는 실리콘질화막 중 어느 하나를 이용하며, 3000∼8000Å두께로 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 층간절연막은 화학적기계적연마 또는 에치백 중 어느 하나를 이용하여 제거되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 희생게이트패턴을 제거하여 상기 반도체 기판을 노출시키는 단계에서,상기 희생게이트패턴은 습식식각으로 제거되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 채널층은 실리콘게르마늄 에피박막 또는 선택적 에피실리콘층 중 어느 하나를 이용하며, 100∼500Å두께로 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 채널보호층은 선택적 실리콘에피박막을 이용하며, 50∼100Å두께로 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 채널층은 저압화학기상증착장치 또는 초고진공 화학기상증착장치 중 어느 하나를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 채널보호층 상에 게이트절연막 및 게이트전극을 형성하는 단계후에,상기 게이트전극을 포함한 전면에 층간절연막을 형성하는 단계; 및상기 층간절연막을 선택적으로 식각하여 상기 불순물접합층 및 게이트전극의 상측표면이 노출되는 콘택홀을 형성하는 단계; 및상기 콘택홀에 도전층을 형성하고 패터닝하여 금속배선을 형성하는 단계를 더 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 게이트절연막은 실리콘산화막 또는 고유전율 박막 중 어느 하나를 이용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 13 항에 있어서,상기 고유전율 박막은 질화산화막, 알루미늄산화막 지르코늄산화막, 하프늄산화막 또는 이들의 복합산화막 중 어느 하나를 이용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 13 항에 있어서,상기 게이트전극은 폴리실리콘, 확산방지금속, 고내열금속 또는 이들의 조합막 중 어느 하나를 이용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 15 항에 있어서,상기 확산방지금속은 티타늄질화막, 탄탈륨질화막 또는 텅스텐질화막 중 어느 하나를 이용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 15 항에 있어서,상기 고내열 금속은 티타늄, 탄탈륨, 텅스텐 또는 백금 중 어느 하나를 이용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000027645A KR100611783B1 (ko) | 2000-05-23 | 2000-05-23 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000027645A KR100611783B1 (ko) | 2000-05-23 | 2000-05-23 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010106716A KR20010106716A (ko) | 2001-12-07 |
| KR100611783B1 true KR100611783B1 (ko) | 2006-08-11 |
Family
ID=19669719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000027645A KR100611783B1 (ko) | 2000-05-23 | 2000-05-23 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100611783B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100665829B1 (ko) * | 2000-05-30 | 2007-01-09 | 삼성전자주식회사 | 반도체 장치의 게이트 구조 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0582558A (ja) * | 1991-09-19 | 1993-04-02 | Hitachi Ltd | 電界効果型トランジスタ |
| JPH10294388A (ja) * | 1997-04-21 | 1998-11-04 | Seiko Epson Corp | 半導体装置、及びその製造方法 |
| KR19990063050A (ko) * | 1997-12-11 | 1999-07-26 | 포만 제프리 엘 | 전계 효과 트랜지스터 및 그의 제조 방법 |
| JP2000077658A (ja) * | 1998-08-28 | 2000-03-14 | Toshiba Corp | 半導体装置の製造方法 |
| KR20010004720A (ko) * | 1999-06-29 | 2001-01-15 | 김영환 | 반도체 소자의 트랜지스터 및 그 제조 방법 |
-
2000
- 2000-05-23 KR KR1020000027645A patent/KR100611783B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0582558A (ja) * | 1991-09-19 | 1993-04-02 | Hitachi Ltd | 電界効果型トランジスタ |
| JPH10294388A (ja) * | 1997-04-21 | 1998-11-04 | Seiko Epson Corp | 半導体装置、及びその製造方法 |
| KR19990063050A (ko) * | 1997-12-11 | 1999-07-26 | 포만 제프리 엘 | 전계 효과 트랜지스터 및 그의 제조 방법 |
| JP2000077658A (ja) * | 1998-08-28 | 2000-03-14 | Toshiba Corp | 半導体装置の製造方法 |
| KR20010004720A (ko) * | 1999-06-29 | 2001-01-15 | 김영환 | 반도체 소자의 트랜지스터 및 그 제조 방법 |
Non-Patent Citations (1)
| Title |
|---|
| 10294388 * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010106716A (ko) | 2001-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10199494B2 (en) | Laterally diffused metal-oxide-semiconductor devices and fabrication methods thereof | |
| KR100282452B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| US20020045332A1 (en) | Method of fabricating a semiconductor device using a damascene metal gate | |
| US7265011B2 (en) | Method of manufacturing a transistor | |
| US6869839B2 (en) | Method of fabricating a semiconductor device having an L-shaped spacer | |
| TWI759878B (zh) | 半導體元件及其製造方法 | |
| US6524938B1 (en) | Method for gate formation with improved spacer profile control | |
| KR20000013397A (ko) | 트렌치 격리 형성 방법 | |
| JP2002170941A (ja) | 半導体装置及びその製造方法 | |
| KR100611783B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100370128B1 (ko) | 반도체 소자의 제조방법 | |
| KR20030000134A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| US7135407B2 (en) | Method of manufacturing a semiconductor device | |
| KR100617051B1 (ko) | 반도체 소자의 제조방법 | |
| KR100899567B1 (ko) | 텅스텐막을 포함하는 게이트전극을 구비한 반도체 소자의제조 방법 | |
| JP2594772B2 (ja) | Ｍｏｓ素子およびその製造方法 | |
| KR100911986B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100412194B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100307537B1 (ko) | 반도체소자의 게이트 형성방법 | |
| KR100247811B1 (ko) | 반도체장치의 제조방법 | |
| KR100589498B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR101024252B1 (ko) | 반도체소자 제조 방법 | |
| KR100271791B1 (ko) | 반도체장치의제조방법 | |
| KR19990041628A (ko) | 반도체소자의 제조 방법 | |
| KR100400320B1 (ko) | 반도체소자의 게이트전극 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |