KR100244416B1 - 반도체 장치의 콘택홀 형성방법 - Google Patents

반도체 장치의 콘택홀 형성방법 Download PDF

Info

Publication number
KR100244416B1
KR100244416B1 KR1019970027903A KR19970027903A KR100244416B1 KR 100244416 B1 KR100244416 B1 KR 100244416B1 KR 1019970027903 A KR1019970027903 A KR 1019970027903A KR 19970027903 A KR19970027903 A KR 19970027903A KR 100244416 B1 KR100244416 B1 KR 100244416B1
Authority
KR
South Korea
Prior art keywords
insulating film
contact hole
forming
film
gate electrode
Prior art date
Application number
KR1019970027903A
Other languages
English (en)
Other versions
KR19990003940A (ko
Inventor
박재범
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970027903A priority Critical patent/KR100244416B1/ko
Publication of KR19990003940A publication Critical patent/KR19990003940A/ko
Application granted granted Critical
Publication of KR100244416B1 publication Critical patent/KR100244416B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 반도체 제조 분야에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 게이트 전극과 소오스/드레인 콘택 단락을 방지하면서 콘택홀 식각시의 공정 마진을 확보하는 자기정렬 콘택홀을 형성하는 반도체 장치 제조방법을 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은 전극 상부 및 측벽에 각각의 식각 특성을 고려하여 절연막을 형성함으로써 자기정렬 콘택홀을 형성함.
4. 발명의 중요한 용도
반도체 장치 제조에 이용됨.

Description

반도체 장치의 콘택홀 형성방법
본 발명은 반도체 제조 분야에 관한 것으로, 특히 반도체 장치의 소오스/드레인 콘택홀을 자기정렬 방식으로 형성하는 방법에 관한 것이다.
일반적으로, 반도체 장치의 고집적화에 따라 패턴의 선폭 및 패턴간의 거리가 좁아지고 있어 콘택홀 형성시 공정 마진이 줄어들고 있다.
이하, 첨부된 도면 도 1a 내지 도 1c를 참조하여 종래 기술 및 그 문제점을 살펴본다.
먼저, 도 1a에 도시된 바와 같이 실리콘 기판(10) 상에 소자 분리막(11), 게이트 산화막(12) 및 게이트 전극(13)을 형성하고, 저농도 도핑 소오스/드레인 형성을 위한 저농도의 도전형 불순물 이온주입을 실시한다.
다음으로, 도 1b에 도시된 바와같이 전체구조 상부에 스페이서 형성을 위한 산화막을 화학 기상 증착 방식을 사용하여 증착하고, 이를 전면성 건식 식각하여 게이트 전극(13) 측벽 부위에 스페이서 산화막(14)을 형성한 다음, 고농도의 도전형 불순물 이온주입을 실시하고, 열처리를 실시함으로써 LDD(Lightly Doped Drain) 구조의 전계효과 트랜지스터를 형성한다. 도면 부호 15는 접합층을 나타낸 것이다.
계속하여, 도 1c에 도시된 바와 같이 전체구조 상부에 소정의 층간 절연막(16)을 형성하고, 콘택홀 형성을 위한 마스크(도시되지 않음)를 사용하여 층간 절연막(16)을 선택적 식각함으로써 게이트 전극(13)과 일정 거리를 유지하는 콘택홀을 형성한다.
그러나, 이러한 종래의 콘택홀 형성방법은 상기한 바와 같이 게이트 전극과 콘택홀이 일정거리를 유지 해야하기 때문에 반도체 장치의 크기를 감소시키는데 걸림돌이 되고 있으며, 게이트 전극과 콘택간의 단락 가능성은 항상 존재하여 충분한 공정 마진을 확보하기 어려운 문제점을 가지고 있다.
본 발명은 게이트 전극과 소오스/드레인 콘택 단락을 방지하면서 콘택홀 식각시의 공정 마진을 확보하는 자기정렬 콘택홀을 형성하는 반도체 장치 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래 기술에 따른 콘택홀 형성 공정도.
도 2a 내지 도 2c는 본 발명의 일실시예에 따른 콘택홀 형성 공정도.
* 도면의 주요부분에 대한 부호의 설명
20 : 실리콘 기판 21 : 소자 분리막
22 : 게이트 절연막 23 : 게이트 전극
24 : 제1 절연막 25 : 접합층
26 : 제2 절연막 27 : 제3 절연막
상기와 같은 목적을 달성하기 위하여 본 발명의 반도체 장치 제조방법은 반도체 기판상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 및 전도막 및 제1 절연막을 차레로 형성하는 단계; 상기 제1 절연막 및 상기 전도막을 선택적 식각하여 게이트 전극을 형성하는 단계; 저농도의 도전형 불순물을 이온주입하는 단계; 전체구조 상부에 상기 제1 절연막과 다른 식각 특성을 갖는 제2 절연막을 형성하는 단계; 고농도의 도전형 불순물을 이온주입하는 단계; 전체구조 상부에 상기 제2 절연막과 다른 식각 특성을 갖는 제3 절연막을 형성하는 단계; 및 콘택홀 형성을 위한 마스크를 사용하여 상기 제3 절연막 및 상기 제2 절연막을 차례로 선택적 식각하여 콘택홀을 형성하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면 도 2a 내지 도 2c를 참조하여 본 발명의 일실시예를 상술한다.
우선, 도 2a에 도시된 바와 같이 실리콘 기판(20) 상에 소자 분리막(21)을 형성한 다음, 게이트 절연막(22), 게이트 전극용 전도막 및 제1 절연막(24)을 차례로 형성하고, 게이트 전극 형성을 위한 마스크를 사용하여 제1 절연막(24), 전도막 및 게이트 절연막(22)를 차례로 선택적 식각하여 게이트 전극(23)을 형성한다. 계속하여, LDD 구조 형성을 위한 저농도의 도전형 불순물 이온주입을 실시한다.
다음으로, 도 2b에 도시된 바와 같이 전체구조 상부에 제2 절연막(25)을 소정 두꼐로 증착한 다음, 고농도의 도전형 불순물 이온주입을 실시하고, 소정의 열처리를 실시하여 LDD 구조의 접합층(26)을 형성한다.
계속하여, 도 2c에 도시된 바와 같이 전체구조 상부에 제3 절연막(27)을 형성하고, 콘택홀 형성을 위한 마스크를 사용하여 제3 절연막(27) 및 제2 절연막(25)을 선택적 식각하여 콘택홀을 형성한다. 이때, 콘택홀과 게이트 전극(23)이 종래 기술에서처럼 일정 거리를 유지하기 않아도 된다. 즉, 콘택홀의 일부가 게이트 전극(23) 상에 형성될 수도 있다. 이러한 자기정렬 콘택홀의 형성이 가능한 이유는 콘택홀 형성을 위한 제3 절연막(27) 식각시 제2 절연막(25)과의 식각 선택비가 높도록 하고, 이어지는 제2 절연막(25) 식각시 제1 절연막(24)과의 식각 선택비가 높도록하여 게이트 전극(23) 상부는 제1 절연막(24)으로 절연되고, 게이트 전극(23) 측벽 부위는 제2 절연막(25)의 스페이서를 통해 절연되도록 한다.
상기한 본 발명의 일실시예에서 제1 절연막(24) 및 제3 절연막(27)은 산화막으로 형성하고, 제2 절연막(25)는 질화막으로 형성하면, 콘택홀 식각 공정시 높은 식각 선택비를 얻을 수 있다. 또한, 제2 절연막(25)은 질화막이 아니더라도 제1 절연막(24) 및 제3 절연막(27)과 식각 선택비가 큰 산화막으로 형성할 수도 있다.
그리고, 제3 절연막(27)은 층간 절연막으로써 주로 BPSG(BoroPhospho Silicate Glass)막, BSG(Boro Silicate Glass)막, PSG(Phospho Silicate Glass)막 등 불순물이 다량 포함된 산화막을 사용하게 되는데, 제2 절연막(25)을 질화막으로 형성하면 막질이 치밀하기 때문에 후속 열공정시 제3 절연막(27) 내의 불순물이 게이트 전극(23) 또는 실리콘 기판(20)으로 확산되는 되는 것을 방지하는 역할을 한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기한 바와 같이 본 발명은 자기정렬 방식으로 소오스/드레인 콘택홀을 형성함으로써 공정 마진을 확보하고, 이로 인하여 고집적 반도체 장치의 제조에 적용될 수 있다.

Claims (5)

  1. 반도체 기판상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 및 전도막 및 제1 절연막을 차레로 형성하는 단계;
    상기 제1 절연막 및 상기 전도막을 선택적 식각하여 게이트 전극을 형성하는 단계;
    저농도의 도전형 불순물을 이온주입하는 단계;
    전체구조 상부에 상기 제1 절연막과 다른 식각 특성을 갖는 제2 절연막을 형성하는 단계;
    고농도의 도전형 불순물을 이온주입하는 단계;
    전체구조 상부에 상기 제2 절연막과 다른 식각 특성을 갖는 제3 절연막을 형성하는 단계; 및
    콘택홀 형성을 위한 마스크를 사용하여 상기 제3 절연막 및 상기 제2 절연막을 차례로 선택적 식각하여 콘택홀을 형성하는 단계를 포함하여 이루어진 반도체 장치 제조방법.
  2. 제 1 항에 있어서,
    상기 콘택홀이 상기 게이트 전극과 오버랩되어 형성되는 반도체 장치 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제1 절연막 및 제3 절연막이 산화막인 반도체 장치 제조방법.
  4. 제 3 항에 있어서,
    상기 제2 절연막이 질화막인 반도체 장치 제조방법.
  5. 제 3 항에 있어서,
    상기 산화막이 적어도 인 또는 붕소를 포함하는 산화막인 반도체 장치 제조방법.
KR1019970027903A 1997-06-26 1997-06-26 반도체 장치의 콘택홀 형성방법 KR100244416B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970027903A KR100244416B1 (ko) 1997-06-26 1997-06-26 반도체 장치의 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970027903A KR100244416B1 (ko) 1997-06-26 1997-06-26 반도체 장치의 콘택홀 형성방법

Publications (2)

Publication Number Publication Date
KR19990003940A KR19990003940A (ko) 1999-01-15
KR100244416B1 true KR100244416B1 (ko) 2000-03-02

Family

ID=19511553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970027903A KR100244416B1 (ko) 1997-06-26 1997-06-26 반도체 장치의 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR100244416B1 (ko)

Also Published As

Publication number Publication date
KR19990003940A (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
JP2774952B2 (ja) 半導体素子の製造方法
KR950014112B1 (ko) 고밀도 집적에 적합한 반도체장치의 소자분리구조와 그의 제조방법
KR19990057943A (ko) 반도체 장치의 콘택홀 형성방법
US5742088A (en) Process having high tolerance to buried contact mask misalignment by using a PSG spacer
KR100414735B1 (ko) 반도체소자 및 그 형성 방법
KR100293052B1 (ko) 반도체 소자 제조 방법
KR100244416B1 (ko) 반도체 장치의 콘택홀 형성방법
KR100273296B1 (ko) 모스 트랜지스터 제조방법
KR100209280B1 (ko) 반도체 소자의 콘택홀 형성방법
KR0170436B1 (ko) 모스트랜지스터 제조방법
KR100419068B1 (ko) 모스 트랜지스터 제조 방법
KR100274979B1 (ko) 반도체소자내의콘택트형성방법
KR100479820B1 (ko) 반도체소자의 제조방법
KR20040009747A (ko) 모스펫의 제조 방법
KR0140996B1 (ko) 자기정렬된 저도핑된 접합형성방법
KR100402105B1 (ko) 반도체 소자의 제조 방법
KR100503379B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100260488B1 (ko) 전계 효과 트랜지스터 제조방법
KR19980056432A (ko) 반도체장치의 제조방법
KR100223918B1 (ko) 반도체 소자의 구조 및 제조방법
JPH05102181A (ja) 高耐圧半導体装置の製法
KR100273685B1 (ko) 반도체장치제조방법
KR100280798B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR20020030338A (ko) 반도체 장치 제조방법
KR20000027680A (ko) 반도체 장치 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee