KR100402105B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100402105B1
KR100402105B1 KR1019960075439A KR19960075439A KR100402105B1 KR 100402105 B1 KR100402105 B1 KR 100402105B1 KR 1019960075439 A KR1019960075439 A KR 1019960075439A KR 19960075439 A KR19960075439 A KR 19960075439A KR 100402105 B1 KR100402105 B1 KR 100402105B1
Authority
KR
South Korea
Prior art keywords
film
forming
gate electrode
dangling bond
semiconductor substrate
Prior art date
Application number
KR1019960075439A
Other languages
English (en)
Other versions
KR19980056175A (ko
Inventor
박상훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019960075439A priority Critical patent/KR100402105B1/ko
Publication of KR19980056175A publication Critical patent/KR19980056175A/ko
Application granted granted Critical
Publication of KR100402105B1 publication Critical patent/KR100402105B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator

Abstract

본 발명은 누설 전류를 감소시킬 수 있는 반도체 소자의 제조방법을 제공하는 것을 목적으로 한다.
본 발명은, 반도체 기판 상에 게이트 산화막을 형성하는 단계; 상기 게이트 산화막 상부의 소정 부분에 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 반도체 기판 상부에 질소 댕글링 본드막을 소정 두께로 형성하는 단계; 상기 게이트 전극 양측의 반도체 기판에 저농도 불순물을 이온 주입하는 단계; 상기 게이트 전극 양측벽에 절연막 스페이서를 형성하는 단계; 상기 스페이서 양측의 반도체 기판에 고농도 불순물을 이온주입하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 제조방법
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 구체적으로는, 게이트 전극 양측벽의 절연 스페이서의 제조방법에 관한 것이다.
일반적으로, 반도체 소자가 고집적화됨에 따라, 게이트 전극의 임계 치수가 0.2㎛ 이하까지 축소되고, 이와 같은 미세한 폭을 갖는 게이트 전극을 구현하면서, 빠른 동작 속도를 실현하기 위하여, 폴리실리콘막과 실리사이드막의 적층 구조인폴리사이드 게이트 전극과, LDD(lightly doped drain) 구조의 접합 영역이 이용되고, 이러한 접합 영역을 형성하기 위하여는 산화막 스페이서가 구비되어야 한다.
여기서, 스페이서가 구비된 종래의 반도체 소자의 제조방법을 도 1을 참조하여 설명하면, 반도체 기판(1) 상부에 게이트 산화막(2)과, 불순물이 도핑된 폴리실리콘막(3)과, 전이 금속 실리사이드막(4) 및 난 반사 방지막(5)이 순차적으로 적층된다음, 소정의 형태로 패터닝되어, 게이트 전극(10)이 형성된다. 그후, 소정의 열처리 공정이 진행된다.
그 다음으로, 게이트 전극이 형성된 반도체 기판(1) 상부에 화학 기상 증착 방식에 의하여 실리콘 질화막(6)이 악 200 내지 500Å의 두께로 증착된다음, 게이트 전극(10)을 마스크로 하여, 반도체 기판(1)에 저농도 불순물 이온이 주입되어, 저농도 불순물 영역(7)이 형성된다. 이때, 실리콘 질화막(6)을 형성하는 것은, 실리사이드가 이온 주입되는 불순물과 반응하는 것을 방지하는 역할을 한다.
이어서, 산화막이 소정 두께로 증착된다음, 실리콘 질화막(6)의 표면이 노출되도록 이방성 블랭킷 식각되어, 게이트 전극(10)의 양측벽에 산화막 스페이서(8)가 형성된다.
그후, 스페이서(8)의 양측의 기판 영역에 고농도 불순물이 이온주입되어, 고농도 불순물 영역(9)이 형성된다.
그러나, 상기한 종래 기술에 의하면, 상기 실리콘 질화막(6)과 산화막 스페이서(8)간에 스트레스의 차이가 크기 때문에, 이 산화막 스페이서(8) 부분에서 심각한 누설 전류가 발생되어, 반도체 소자의 신뢰성이 저하되는 문제점이 발생되었다.
따라서, 본 발명은, 상기한 종래의 문제점을 해결하기 위하여 안출된 것으로, 반도체 소자의 누설 전류를 감소시키어 반도체 소자의 신뢰성을 개선할 수 있는 반도체 소자의 제조방법을 제공하는 것을 목적으로 한다.
도 1은 종래의 반도체 소자의 제조방법을 설명하기 위한 단면도.
도 2는 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도.
*도면의 주요 부분에 대한 부호의 설명 *
11 : 반도체 기판 12 : 게이트 산화막
13 : 도핑된 폴리실리콘층 14 : 금속 실리사이드막
15 : 난 반사 방지막 16 : 게이트 전극
17 : 질소 댕글링 본드막 18 : 저농도 불순물 영역
19 : 스페이서 20 : 고농도 불순물 영역
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은, 반도체 기판 상에 게이트 산화막을 형성하는 단계; 상기 게이트 산화막 상부의 소정 부분에 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 반도체 기판 상부에 질소 댕글링 본드막을 소정 두께로 형성하는 단계; 상기 게이트 전극 양측의 반도체 기판에 저농도 불순물을 이온 주입하는 단계; 상기 게이트 전극 양측벽에 절연막 스페이서를 형성하는 단계; 상기 스페이서 양측의 반도체 기판에 고농도 불순물을 이온주입하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 게이트 전극내의 실리사이드막을 불순물 이온 주입으로부터 보호하며, 스페이서의 형성시, 식각 저지점으로 작용하는 막으로, 질소 댕글링 본드막을 사용하므로서, 산화막 스페이서와의 스트레스 차이를 최소화한다.
[실시예]
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
첨부한 도면 도 2는 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위한 반도체 소자의 단면도이다.
먼저, 도 2를 참조하여, 제 1 전도 타입의 반도체 기판(11) 상부에 소정 두께의 게이트 산화막(12)이 열산화에 의하여 성장되고, 게이트 산화막(12) 상부에는, 게이트 전극을 형성하기 위한 도핑된 폴리실리콘층(13)과, 전이 금속 실리사이드막(14) 및 게이트 전극 패터닝 공정시, 금속 실리사이드막(14)의 난반사를 방지하기 위한 난 반사 방지막(15)가 순차적으로 적층된다. 이어서, 도핑된 폴리실리콘막(13)과, 전이 금속 실리사이드막(14) 및 난 반사 방지막(15)이 소정 부분 패터닝되어, 게이트 전극(16)이 형성된다.
그리고나서, 게이트 전극이 형성된 반도체 기판(11)은 질소 분위기하에서 소정의 열처리가 진행되어, 5 내지 30Å의 두께를 지닌 질소 댕글링 본드막(17)이 형성된다. 이때, 질소 댕글링 본드막(17)은 이후의 이온 주입으로 부터 게이트 전극(16)을 이루는 실리사이드막을 보호하는 역할을 하며, 상기 열처리 조건은, H2와 O2분위기에서 N2O 또는 NH3 가스를 첨가하여, 약 800 내지 1000℃의 온도 범위에서 열처리가 진행되고, 상기 질소 댕글링 본드막은 고온 열처리하면서, 인 시튜(in-situ) 방식으로 형성된다.
그 다음으로, 게이트 전극(16)을 마스크로 하여, 반도체 기판(11)에 저농도 불순물 이온이 주입되어, 저농도 불순물 영역(18)이 형성된다.
이어서, 산화막이 소정 두께로 증착된다음, 질소 댕글링 본드막(17)의 표면이 노출되도록 이방성 블랭킷 식각되어, 게이트 전극(16)의 양측벽에 산화막 스페이서(19)가 형성된다. 이때, 반도체 기판(11)의 결과물 상부에는 실리콘 산화막과 스트레스 차가 미세한 질소 댕글링 본드막이 형성되어 있어, 상기 스페이서(19)와 스트레스차를 최소화할 수 있다.
그후, 스페이서(19) 양측의 기판 영역에 고농도 불순물이 이온주입되어, 고농도 불순물 영역(20)이 형성된다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 게이트 전극내의 실리사이드막을 불순물 이온 주입으로 부터 보호하며, 스페이서의 형성시, 식각 저지점으로 작용하는 막으로, 질소 댕글링 본드막을 사용하므로서, 산화막 스페이서와의 스트레스 차이를 최소화한다.
따라서, 반도체 소자의 누설 전류가 감소된다.

Claims (6)

  1. 반도체 기판 상에 게이트 산화막을 형성하는 단계;
    상기 게이트 산화막 상부의 소정 부분에 게이트 전극을 형성하는 단계;
    상기 게이트 전극이 형성된 반도체 기판 상부에 질소 댕글링 본드막을 소정 두께로 형성하는 단계;
    상기 게이트 전극 양측의 반도체 기판에 저농도 불순물을 이온 주입하는 단계;
    상기 게이트 전극 양측벽에 절연막 스페이서를 형성하는 단계;
    상기 스페이서 양측의 반도체 기판에 고농도 불순물을 이온주입하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 게이트 전극을 형성하는 단계는, 게이트 산화막 상부에 불순물 도핑된 폴리실리콘막을 형성하는 단계; 상기 폴리실리콘 막 상부에 전이 금속 실리사이드막을 형성하는 단계; 상기 실리사이드막 상부에 난반사 방지막을 형성하는 단계; 및 상기 난 반사 방지막과, 금속 실리사이드막 및 폴리실리콘막을 소정 부분 패터닝하여 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1 항에 있어서, 상기 질소 댕글링 본드막을 형성하는 단계에서, 상기 댕글링 본드막은, H2및 O2로 된 혼합 가스 분위기에 N2O막을 첨가하여 열처리되어 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 1 항에 있어서, 상기 질소 댕글링 본드막을 형성하는 단계는, 상기 댕글링 본드막은 H2및 O2로된 혼합 가스 분위기에 NH3막을 첨가하여, 열처리되어 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 3 항 또는 제 4 항에 있어서, 상기 질소 댕글링 본드막을 형성하기 위한 열처리 온도는 800 내지 1000℃인 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제 5 항에 있어서, 상기 질소 댕글링 본드막의 두께는 5 내지 30Å인 것을 특징으로 하는 반도체 소자의 제조방법.
KR1019960075439A 1996-12-28 1996-12-28 반도체 소자의 제조 방법 KR100402105B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960075439A KR100402105B1 (ko) 1996-12-28 1996-12-28 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960075439A KR100402105B1 (ko) 1996-12-28 1996-12-28 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR19980056175A KR19980056175A (ko) 1998-09-25
KR100402105B1 true KR100402105B1 (ko) 2004-02-14

Family

ID=37422441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960075439A KR100402105B1 (ko) 1996-12-28 1996-12-28 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100402105B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030000837A (ko) * 2001-06-27 2003-01-06 주식회사 하이닉스반도체 반도체 메모리 소자의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57169248A (en) * 1981-04-13 1982-10-18 Oki Electric Ind Co Ltd Manufacture of semiconductor integrated circuit device
JPH0697190A (ja) * 1992-09-17 1994-04-08 Sanyo Electric Co Ltd Ｍｏｓトランジスタの製造方法
KR19980053682A (ko) * 1996-12-27 1998-09-25 김영환 플래쉬 메모리 소자의 제조 방법
KR100305644B1 (ko) * 1994-12-29 2001-12-01 박종섭 반도체소자의 게이트 절연막 제조방법
KR100358128B1 (ko) * 1995-04-07 2003-01-14 주식회사 하이닉스반도체 게이트전극형성방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57169248A (en) * 1981-04-13 1982-10-18 Oki Electric Ind Co Ltd Manufacture of semiconductor integrated circuit device
JPH0697190A (ja) * 1992-09-17 1994-04-08 Sanyo Electric Co Ltd Ｍｏｓトランジスタの製造方法
KR100305644B1 (ko) * 1994-12-29 2001-12-01 박종섭 반도체소자의 게이트 절연막 제조방법
KR100358128B1 (ko) * 1995-04-07 2003-01-14 주식회사 하이닉스반도체 게이트전극형성방법
KR19980053682A (ko) * 1996-12-27 1998-09-25 김영환 플래쉬 메모리 소자의 제조 방법

Also Published As

Publication number Publication date
KR19980056175A (ko) 1998-09-25

Similar Documents

Publication Publication Date Title
JPS63257231A (ja) 半導体装置の製造方法
KR100402105B1 (ko) 반도체 소자의 제조 방법
KR100313089B1 (ko) 반도체소자의제조방법
KR100223736B1 (ko) 반도체 소자 제조 방법
KR20000042866A (ko) 반도체 소자의 제조방법
KR19980060621A (ko) 반도체소자의 제조방법
KR19990026904A (ko) 반도체 소자의 제조 방법
KR100286341B1 (ko) 모스트랜지스터제조방법
KR100325596B1 (ko) 비소이온주입후실리콘웨이퍼의결정결함형성억제방법
KR0140996B1 (ko) 자기정렬된 저도핑된 접합형성방법
KR100333356B1 (ko) 반도체장치의 제조방법
KR100451768B1 (ko) 반도체 소자의 게이트 절연막 형성 방법
KR100451756B1 (ko) 반도체소자및그제조방법
KR940007663B1 (ko) 모스 트랜지스터의 제조방법
KR100233280B1 (ko) 미세한 크기의 전계효과 트랜지스터 제조방법
KR19980058438A (ko) 반도체 소자의 실리사이드 형성 방법
KR930009479B1 (ko) 절연게이트형 전계효과 트랜지스터 제조방법
KR100226261B1 (ko) 반도체 소자의 제조 방법
KR100223918B1 (ko) 반도체 소자의 구조 및 제조방법
KR100244416B1 (ko) 반도체 장치의 콘택홀 형성방법
KR0146079B1 (ko) 반도체 소자 제조방법
KR930001565B1 (ko) 씨 모스 트랜지스터 제조방법
KR920009894B1 (ko) 고압 반도체 소자의 제조방법
KR100326258B1 (ko) 반도체소자의불순물도핑방법
KR20010008564A (ko) 반도체장치의 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150923

Year of fee payment: 13

EXPY Expiration of term