KR940007663B1 - 모스 트랜지스터의 제조방법 - Google Patents

Abstract

내용 없음.

Description

모스 트랜지스터의 제조방법

제 1 도는 종래의 방법에 의한 일반적인 엘디디(lightly doped drain : LDD) 엔-모스 트랜지스터(n-MOS transistor, n-MOSFET) 구조.

제 2 도는 게이트에 대한 소오스와 드레인의 중첩성을 높여 소오스와 드레인의 저항을 낮춘 엘디디 엔-모스 트랜지스터 구조.

제 3 도는 게이트에 대한 소오스와 드레인의 중첩성을 높여 소오스와 드레인의 저항을 낮추되 측면벽 산화막을 가지는 엔-모스 트랜지스터 구조.

제 4 도는 게이트에 대한 소오스와 드레인의 중첩성을 높이기 위하여 웨이퍼의 수직선상에 대하여 θ의 각으로 경사지게 이온주입 하는 것을 나타낸 단면도.

제 5 도는 게이트에 대한 소오스와 드레인의 중첩성을 높인 엘디디 엔-모스 트랜지스터 구조를 실현하기 위한 제조공정.

* 도면의 주요부분에 대한 부호의 설명

1, 8, 14, 21 : 규소기판

2, 3, 6, 9, 10, 15, 16, 19, 22, 23, 27, 30, 32, 34, 37, 38, 41 : 규소산화막

4, 11, 17, 24, 23 : 가결정규소 5, 12, 18, 39 : 엘디디

7, 13, 20, 40 : n⁺확산층 26, 28, 31, 35 : 규소질화막

29 : 인 36 : 비소

본 발명은 모스(MOS : Metal Oxide Semicnductor)트랜지스터의 제조방법에 관한 것으로, 구체적으로는 소오스와 드레인이 게이트와 완전한 중첩된 구조를 갖는 LDD(Lightly Doped Drain)형 모스 트랜지스터의 제조방법에 관한 것이다. 통상적으로, 모스 트랜지스터의 소오스와 드레인은 이온-주입(ion-implantaiton)한 후 고온 열처리(thermal annealing)하여 형성된다.

모스소자의 크기가 작아짐에 따라 게이트 길이도 짧아지는데, 이럴 경우 소오스와 드레인 사이의 펀치드루(punchthrough)전압이 낮아지며 핫 캐리어(hot carrier)효과에 의하여 모스소자의 수명이 짧아진다.

이를 보완하기 위하여 일반적으로 제 1 도와 같은 엘디디(LDD) 모스 트랜지스터구조를 널리 사용하고 있다.

제 1 도를 간략하게 설명하면 다음과 같다.

제 1 도에 나타낸 바와같이 규소기판(1)의 일부에 필드산화막(field oxide : 2)을 형성한 뒤 활성영역(active area)에 게이트산화막(3)과 다결정규소게이트(4)를 형성한다.

이 다음 인(phosphorus)을 1×10¹³내지 3×10¹³㎝^-2의 도오스(dose)와 10 내지 50KeV의 에너지로 이온-주입한 뒤 저압화학적기상증착(low pressure chemical vapor deposition : LPCVD)방법으로 100 내지 300㎜의 두께의 규소산화막을 기판의 전면에 형성한 뒤 반응성이온식각(reactive ioetch : RIE)방법으로 상기 게이트(4)의 측면에 측벽산화막(6)을 남긴다.

이 다음 비소(arsenic)를 1×10¹⁵내지 6×10¹⁵㎝^-2의 도오스에서 25 내지 80KeV의 에너지로 이온-주입한 다음 열-확산(themal diffusion)이나 급속열처리(rapid thermal annealing)하여 엘디디(5)와 소오스/드레인(7)을 얻고 있다.

그런데 상기의 제 1 도의 방법은 엘디디(5)와 소오스/드레인(7)의 확산프로파일(profile)의 게이트와 충분히 충첩되지 않아 소오스와 드레인의 저항이 커짐으로서 전류구동능력이 떨어지고 소자의 신뢰성도 떨어지는 단점이 있다.

상기의 단점들을 보완하려면 제 2 도와 제 3 도에 나타낸 바와같이 엘디디와 소오스/드레인의 확산프로파일(12,13,18,20)이 게이트(11,17)와 충분히 중첩되도록 소자를 제조하는 기술이 필요하다.

현재 주로 사용하고 있는 방법은 제 4 도에 나타낸 바와같이 웨이퍼의 수직선상에 대하여 θ(30~60˚)각 만큼 기울여 인이나 바소를 이온-주입하는 것이다.

이 경우 경사진 이온-주입을 위하여 특별히 고안된 이온-주입기가 필요하다.

본 발명의 목적은 경사진 이온-주입을 하지 않고 소오스/드레인의 확산프로파일이 게이트와 충분히 중첩된 구조의 모스 트랜지스터를 제조하는 방법을 제공하는 것이다.

본 발명의 다른 목적은 전류구동력이 우수하고 신뢰성이 높은 모스 트랜지스터의 제조방법을 제공하는 것이다.

상기한 목적을 달성하기 위한 본 발명의 방법은 p⁺규소기판상에 LOCOS방법으로 필드산화막을 형성한 후 게이트산화막(23)과 n⁺다결정규소를 순차로 형성하는 단계와, 열산화방법 혹은 LPCVD방법으로 제 1 규소산화막을 소정 두께로 형성하고 LPCVD방법으로 제 1 규소질화막을 형성하는 단계와, 포토리소그라피방법으로 게이트영역을 정의한 후 이 게이트영역 이외의 상기 제 1 규소질화막과 상기 제 1 규소산화막을 RIE방법으로 순차로 식각하여 1차로 게이트패턴을 형성하고 인(P)을 이온주입하는 단계와, 산소가스와 수소가스가 혼합된 습식분위기에서 열산화방법으로 제 2 규소산화막을 형성하고 이어 LPCVD방법으로 제 2 규소질화막을 소정두께로 증착하는 단계와, 상기 제 2 규소질화막과 상기 제 2 규소질화막과 상기 다결정규소 및 상기 게이트산화막을 RIE방법으로 순차로 식각하여 게이트영역을 정의한후 2차로 게이트패턴을 형성하고 비소(As)를 이온주입하는 단계와, 산소가스와 수소가스가 혼합된 습식분위기에서 열산화시켜 제 3 규소산화막을 형성하는 단계와, 식각용액으로 게이트패턴 상부의 규소질화막을 제거하는 단계 및, 식각용액으로 잔여 규소산화막을 제거하여 다결정 실리콘을 노출시키는 단계를 포함한다.

이하, 제 5 도를 참조하여 본 발명은 상세히 설명하기로 한다.

먼저, 제 5 도의 a는 모스 트랜지스터의 활성영역과 게이트다결정규소를 형성시킨 것을 나타낸 것으로서, P^-형 규소기판(21)위에 LOCOS(local oxidation of silicon)방법으로 필드산화막(22)을 형성한 후, 게이트산화막(23)과 n⁺다결정규소(24)를 순차적으로 형성한다.

이 다음, 제 5 도의 b에 나타낸 바와같이, 열산화 또는 LPCVD방법으로 200 내지 400Å의 규소산화막(25)을 형성한다.

산화막(25)은 차후 인산용액으로 규소질화막(26)을 식각할 때 다결정규소(24)를 보호하는 역할을 한다.

이 다음 LPCVD방법으로 200 내지 300㎚의 규소질화막(26)을 형성한다.

이어서 제 5 도의 c에 나타낸 바와같이, 감광막작업을 수행하여 게이트 이외의 영역을 노출시킨 다음 RIE방법에 의하여 상기의 규소질화막(26)과 규소산화막(25)을 식각하여 게이트영역위의 규소질화막(28)과 규소산화막(27)을 남긴 다음 감광막을 제거한 후 인(P)을 이온-주입하되 에너지는 80 내지 100KeV, 도오스는 2×10¹⁴내지 5×10¹⁴㎝^-2으로 하여 기판표면의 인(29) 농도가 2×10¹⁷내지 6×10¹⁷㎝^-3이 되도록 한다.

상기 공정이 완료되면 제 5 도의 d에 나타낸 바와같이, 900 내지 950℃의 온도에서 산소 가스와 수소가스가 혼합된 습식분위기에서 10분 내지 20분간 열산화하여 200 내지 400Å의 규소산화막(30)을 형성한다.

이때 이온-주입된 인(29)은 규소기판(21)의 내부로 다소 확산하게 된다.

상기 산화막(30)은 차후 인산용액으로 규소질화막(28)을 식각할 때 다결정규소(24)를 보호하는 역할을 한다.

이 다음 LPCVD방법으로 200 내지 300nm의 규소질화막(31)을 형성한다.

이 다음 제 5 도의 e에 나타낸 바와같이, 상기의 규소질화막(31), 규소산화막(30), 다결정규소(24)와 게이트산화막(23)을 RIE방법에 의하여 차례로 식각시켜 게이트영역을 정의한 다음 비소(36)을 이온-주입하되 에너지는 30 내지 50KeV, 도오스 1×10¹⁵내지 6×10¹⁵cm^-2으로 한다.

이어서 제 5 도의 f에 나타낸 바와같이, 900 내지 950℃의 온도에서 산소가스와 수소가스가 혼합된 습식분위기에서 10분 내지 20분간 열산화하여 200 내지 400Å의 규소 산화막(37,38)을 형성한다.

이 규소산화막(37)은 차후 인산용액으로 규소질화막(35)을 식각할 때 다결정 규소게이트(33)를 보호하는 역할을 한다.

이 과정에서 상기의 인(29)과 비소(36)는 규소기판내부로 확산하여 엘디디(39)와 소오스/드레인(40)을 형성하게 된다.

이 다음 제 5 도의 g에 나타낸 바와같이, 인산용액으로 규소질화막(35)을 식각한다.

이 과정에서 다결정규소게이트(33)는 규소산화막(27,34,37,38)에 의하여 보호된다.

이 다음 제45도의 h에 나타낸 바와같이, 불산(HF)용액으로 상기의 규소산화막(21,34,37,38)을 식각하여 다결정규소(33)을 노출시킨다.

이 과정을 생략하여 이후의 공정을 수행하여도 모스 트랜지스터의 전기적 성능에는 영향을 미치지 않는다.

상기 공정이 끝나고 나서 CVD산화막의 증착, 콘택트(contact)의 형성 및 금속배선 공정등을 수행하면 n^-채널 모스 트랜지스터가 형성된다.

상기의 발명에 의하여 얻은 모스 트랜지스터 구조에서 엘디디(39)와 소오스/드레인(40)의 확산 프로파일이 게이트(33)와 충분히 중첩된다.

따라서, 통상적인 엘디디 모스 트랜지스터는 전류 구동능력이 떨어지고 소자의 신뢰성도 떨어지는 단점이 있으나 본 발명에 의한 엘디디 모스 트랜지스터는 경사진 이온 주입기를 이용하지 않고도 이러한 단점을 극복할 수 있다.

Claims (6)

1. 소오스 및 드레인이 게이트와 중첩된 구조를 갖는 모스 트랜지스터의 제조방법에 있어서, p⁺규소기판(1)상에 LOCOS방법으로 필드산화막(22)을 형성한후 게이트산화막(23)과 n⁺(24)를 순차로 형성하는 공정과, 열산화방법 혹은 VPCVD방법으로 제 1 규소산화막(25)을 소정 두께로 형성하고 LPCVD방법으로 제 1 규소질화막(26)을 형성하는 공정과, 포토리소그라피방법으로 게이트영역을 정의한 후 이 게이트영역 이외의 상기 제 1 규소질화막(26)과 상기 제 1 규소산화막(25)을 RIE방법으로 순차로 식각하여 1차로 게이트패턴을 형성하고 인(P)을 이온주입하는 공정과, 산소가스와 수소가스가 혼합된 습식분위기에서 열산화방법으로 제 2 규소산화막(30)을 형성하고 이어 LPCVD방법으로 제 2 규소질화막(31)을 소정두께로 증착하는 공정과, 상기 제 2 규소질화막(31)과 상기 제 2 규소질화막(30)과 상기 다결정규소(24) 및 상기 게이트산화막(23)을 RIE방법으로 순차로 식각하여 게이트영역을 정의한 후 2차로 게이트패턴을 형성하고 비소(As)을 이온주입하는 공정과, 산소가스와 수소가스가 혼합된 습식분위기에서 열산화시켜 제 3 규소산화막(37,38)을 형성하는 공정과, 식각용액으로 게이트패턴 상부의 규소질화막(35)을 제거하는 공정 및, 식각용액으로 규소산화막(27,34,37,48)을 제거하여 다결정실리콘(33)을 노출시키는 공정을 포함하는 것을 특징으로 하는 모스트래지스터의 제조방법.
2. 제 1 항에 있어서, 상기 제1 및 제 2 규소산화막(25,30)의 두께는 200 내지 400Å인 것을 특징으로 하는 모스 트랜지스터의 제조방법.
3. 제 1 항에 있어서, 상기 제1 및 제 2 규소질화막(26,31)의 두께는 200 내지 300㎚인 것을 특징으로 하는 모스 트랜지스터의 제조방법.
4. 제 1 항에 있어서, 상기 인 이온 주입공정은 80 내지 100KeV의 이온주입 가속에너지와 2×10¹⁴내지 5×10¹⁴㎝^-2의 도오스로 수행하여 기판표면의 인의 농도가 2×10¹⁷내지 6×10¹⁷㎝^-3가 되게 하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
5. 제 1 항에 있어서, 상기 제 2 규소질화막(31)의 두께는 200 내지 300㎚인 것을 특징으로 하는 모스 트랜지스터의 제조방법.
6. 제 1 항에 있어서, 상기 제1 및 제 2 규소산화막형성공정은 온도 900 내지 950℃에서 10분 내지 20분동안 수행되는 것을 특징으로 하는 모스 트랜지스터의 제조방법.