JPH04255233A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、より詳しくは、ＭＯＳトランジスタを有
する半導体装置及びその製造方法に関する。

【０００２】

【従来の技術】ＭＯＳトランジスタの微細化が進むにつ
れてゲート長も小さくなっているが、素子に加える電圧
は小さくなる傾向にはない。このため、ドレイン界面に
おける電界が大きくなってインパクトイオン化によるホ
ットキャリアが生じ易くなる。このホットキャリアは、
半導体基板とゲート絶縁膜のエネルギーバリアを容易に
超えてゲート絶縁膜やゲート電極側部の絶縁性サイドウ
ォールに注入されることになり、その一部がそれらの絶
縁膜内で捕獲されることになる。

【０００３】そして、絶縁膜中の電荷はＭＯＳトランジ
スタの閾値電圧を変動させたり、あるいは、その電荷に
より生じる電界が、チャネル領域のキャリアの移動度を
小さくしてコンダクタンスを低下させることになり、ト
ランジスタの特性が劣化するといった問題がある。

【０００４】そこで、ホットキャリアによる劣化に対し
ては、図４（Ａ）　に示すようなＭＯＳトランジスタＴ
１　が提案されている。

【０００５】このＭＯＳトランジスタＴ１　は、ｐ型半
導体基板ａの上に絶縁膜ｂを介して形成されたゲート電
極ｇと、その両側の半導体基板ａに形成されたＬＤＤ構
造のソース層ｓ、ドレイン層ｄとを有している。

【０００６】ＬＤＤ構造は、ソース層ｓ、ドレイン層ｄ
のｎ＋　型領域のうちゲート電極ｇに近い上側部にｎ−
　型拡散層ｆを形成したものであり、これによってソー
ス層ｓ、ドレイン層ｄの側部と半導体基板ａとのｐｎ接
合を傾斜接合にしてインパクトイオン化を抑制するよう
にしている。

【０００７】しかし、この構造によれば、ｎ−　型拡散
層ｆによって抵抗が増え、トランジスタのコンダクタン
スが小さくなるといった不都合がある。

【０００８】そこで、ホットキャリアを生じ難くすると
ともに、コンダクタンスの増大を図るために、図４（Ｂ
）　に示すようなＰＬＤＤ（Ｐｒｏｆｉｌｅｄ　ＬＤＤ
）構造のソース層ｓ、ドレイン層ｄが提案されている。

【０００９】この装置は、ｎ＋　型領域のうちゲート電
極ｇ寄りの端部に、ｎ＋　型領域と同じ深さの第１のｎ
−　型拡散層ｈを形成するとともに、この第１のｎ−　
型拡散層ｈの内部であってｎ＋　型拡散層ｅの上部に達
する第２のｎ−　型拡散層ｉを形成させたものである。

【００１０】この構造によれば、ソース層ｓ、ドレイン
層ｄの側方の傾斜接合をさらに緩和してホットキャリア
が発生し難くなり、しかも、第２のｎ−　型拡散層ｉに
よりチャネル両端の抵抗が小さくなる。

【００１１】しかし、この装置においては、ゲート電極
ｇへの突出量が大きい第１のｎ−　型拡散層ｈの不純物
濃度が、第２のｎ−　型拡散層ｉよりも低くなっている
ために、第２のｎ−　型拡散層ｉにより抵抗を低下させ
る効果が十分ではない。

【００１２】また、上記した２つの従来装置においては
、ソース層ｓ、ドレイン層ｄのｎ＋　型領域下面とｐ型
半導体基板ａとの接合が階段接合となっているために、
耐圧が小さいといった問題があり、この問題を解決する
装置としては、図４（Ｃ）　に示すような装置が提案さ
れている。

【００１３】この装置は、ソース層ｓ、ドレイン層ｄの
ｎ＋　型領域の下にｎ−　型拡散層ｊを形成したもので
あるが、横方向の不純物濃度分布は図４（Ａ）　と同様
であり、コンダクタンスの低下といった問題を解決する
ものではない。

【００１４】そこで、上記した問題を解決するために、
図４（Ｄ）　に示すような装置が特開昭６０−２１６３
６４号公報において提案されている。

【００１５】この装置は、ソース層ｓ、ドレイン層ｄの
側部から突出させる第１のｎ−　型拡散層ｌと第２のｎ
−　型拡散層ｏを横方向にほぼ一致させて不純物濃度を
高めに設定し、これによりチャネル領域の両端の抵抗を
低減してコンダクタンスを大きくするとともに、第１の
ｎ−　型拡散層ｌをｎ＋　型領域よりも深く形成して縦
方向を傾斜接合となし、その耐圧を大きくするものであ
る。

【００１６】ところで、第１のｎ−　型拡散層ｌと第２
のｎ−型拡散層ｏを形成する場合には、ゲート電極ｇ側
壁に設けたサイドウォールｋを形成する前に、ゲート電
極ｇをマスクに使用して砒素を半導体基板ａに垂直にイ
オン注入し、これを拡散して第１のｎ−　型拡散層ｌを
形成した後に、サイドウォールｋを設け、ついでサイド
ウォールｋとゲート電極ｇをマスクに使用して燐を垂直
にイオン注入し、これを拡散して第２のｎ−　型拡散層
ｏを形成するようにしている。

【００１７】これによれば、燐は砒素よりも拡散係数が
大きいために、第１のｎ−　型拡散層ｌはゲート電極ｇ
の縁部まで伸びるとともに、縦方向に深く拡散すること
になる。また、第２のｎ−　型拡散層ｏはあまり拡散せ
ずに第１のｎ−　型拡散層ｌと側部が一致することにな
る。

【００１８】

【発明が解決しようとする課題】しかし、この装置によ
れば、２つのｎ−型拡散層ｌ，ｏのゲート電極ｇへの突
出量が少なく、例えばＩＥＥＥ，　Ｔｅｃｈｎｉｃａｌ
　Ｄｉｇｅｓｔ　ｏｆ　ＩＥＤＭ　１９８９，７７３　
において示されているように、電界強度が大きくなると
いった問題を有している。

【００１９】本発明はこのような問題に鑑みてなされた
ものであって、ＬＤＤ構造のソース／ドレイン層の側部
の電界強度を低減するとともに、ホットキャリアの発生
をさらに抑制することができる半導体装置及びその製造
方法を提供することを目的とする。

【００２０】

【課題を解決するための手段】上記した課題は、図１に
例示するように、半導体層１の上に絶縁膜３を介して形
成したゲート電極４と、前記ゲート電極４の両側の前記
半導体層１から前記ゲート電極４の側部の下に入り込む
領域に形成された第１の低濃度不純物層６ｂ、７ｂと、
　　前記ゲート電極４の両側の領域から、前記第１の低
濃度不純物層６ｂ、７ｂよりもゲート電極４の中央寄り
に突出した領域の半導体層１に形成され、しかも、前記
第１の低濃度不純物層６ｂ、７ｂよりも不純物濃度が大
きく、かつ、浅く形成された第２の低濃度不純物層６ｃ
、７ｃと、前記第１の低濃度不純物層６ｂ、７ｂよりも
ゲート電極４から離れた領域で浅く形成された高濃度不
純物層６ａ、７ａとによって構成されたトランジスタを
有することを特徴とする半導体装置によって達成する。

【００２１】または、図２、３に示すように、半導体層
１の上に絶縁膜３を介してトランジスタのゲート電極４
を形成する工程と、該ゲート電極４をマスクに使用して
第１の不純物を前記半導体層１に略垂直方向にイオン注
入する工程と、前記ゲート電極４をマスクにして、前記
第１の不純物よりも拡散係数が小さい第２の不純物を、
前記第１の不純物よりも高い濃度で前記半導体層１に斜
め方向にイオン注入して、該第２の不純物を側方から前
記ゲート電極４の下に入り込ませる工程と、前記ゲート
電極４の両側壁にサイドウォール１３を形成する工程と
、該サイドウォール１３及び前記ゲート電極４をマスク
に使用して、前記第１の不純物よりも小さな拡散係数で
、かつ、前記第１及び第２の不純物よりも高濃度の第３
の不純物を前記半導体層１に略垂直方向に浅く注入する
工程と、前記半導体層１中の前記第１〜第３の不純物を
熱拡散してソース／ドレイン層６、７を形成する工程と
を有することを特徴とする半導体装置の製造方法によっ
て達成する。

【００２２】

【作　　用】第１の本発明によれば、第１の低濃度不純
物層６ｂ，７ｂは、高濃度不純物層６ａ，７ａよりも深
く形成されているために、これらによって形成されるソ
ース／ドレイン層の下部と半導体基板１との接合は傾斜
接合となり、電界強度が小さくなる。

【００２３】また、第２の低濃度不純物層６ｃ，７ｃは
、高濃度不純物層６ａ，７ａよりもゲート電極４中央寄
りに入り込んでいるために、その側部にも緩やかな傾斜
接合が形成され、インパクトイオン化が生じ難くなり、
ホットキャリアの発生がさらに抑制される。

【００２４】しかも、第２の低濃度不純物層６ｃ，７ｃ
の濃度を高めに設定するとともに、濃度が低めの第１の
低濃度不純物層６ｂ，７ｂよりもゲート電極４の中央寄
りに大きく突出させているために、チャネル領域両端の
抵抗を小さくしてコンダクタンスが大きくなるばかりで
なく、ゲートとドレイン層とのオーバラップ長を大きく
でき、トランジスタ動作中のホットキャリア耐性を高め
ることができる。

【００２５】また、第２の発明によれば、サイドウォー
ル１３を形成する前に、濃度を高めに設定して第２の不
純物を斜めイオン注入してゲート電極４の中央寄りに大
きく入り込ませ、しかも、濃度を低めに設定して第１の
不純物を略垂直方向にイオン注入するようにしている。 しかも、斜め注入する第２の不純物は、拡散係数が小さ
いものを使用し、また、略垂直方向に注入する第１の不
純物は、拡散係数が大きいものを使用している。

【００２６】このため、斜めに注入された第２の不純物
は、第１の不純物よりも浅く拡散するとともに、第１の
不純物の拡散層よりもゲート電極４の中央寄りに大きく
突出させることになり、これにより形成されるソース／
ドレイン層６、７の側部の電界強度を小さくすることが
できる。

【００２７】

【実施例】そこで、以下に本発明の実施例を図面に基づ
いて説明する。

【００２８】図１は、本発明の一実施例装置を示す断面
図である。図中符号１は、シリコン等のｐ型半導体基板
で、フィールド酸化膜２に囲まれた素子形成領域には薄
い絶縁膜３を介してゲート電極４が形成され、その両側
壁には、ＳｉＯ２等の絶縁材よりなるサイドウォール５
が形成されている。

【００２９】また、ゲート電極４の両脇の半導体基板１
上層部にはｎ型のソース層６、ドレイン層７が形成され
、これらのｎ型のソース層６、ドレイン層７は、サイド
ウォール５側縁付近からフィールド酸化膜２に到る領域
に形成されたｎ＋　型拡散層６ａ，７ａと、このｎ＋　
型拡散層６ａ，７ａよりも下方及び側方に広がってゲー
ト電極４の下に僅かに入り込む第１のｎ−　型拡散層６
ｂ，７ｂと、ｎ＋　型拡散層６ａ，７ａよりも浅く形成
され、かつ、第１のｎ−　型拡散層６ｂ，７ｂよりも高
濃度でこの拡散層６ｂ，７ｂよりもゲート電極４の中央
寄りに突出した第２のｎ−　型拡散層６ｃ，７ｃから構
成されている。

【００３０】なお、上記したソース層６、ドレイン層７
において、例えば、第１のｎ−　型拡散層６ｂ，７ｂの
深さは０．１μｍ、第２のｎ−型拡散層６ｃ，７ｃとｎ
＋　型拡散層６ａ，７ａの深さは０．５μｍ、第１のｎ
−　型拡散層６ｂ，７ｂは第２のｎ−　型拡散層６ｃ，
７ｃよりもゲート電極４中央寄りに０．０２μｍ程度突
出し、第２のｎ−　型拡散層６ｃ，７ｃはｎ＋　型拡散
層６ａ，７ａよりもゲート電極４側に０．０６μｍ程度
広くなっている。

【００３１】次に、上記した実施例の作用について説明
する。上述した実施例において、ｎ型のソース層６、ド
レイン層７の第１のｎ−　型拡散層６ｂ，７ｂは、ｎ＋
　型拡散層６ａ，７ａよりも低濃度で、しかも深く形成
されているために、ソース層６、ドレイン層７の下部と
半導体基板１との接合は傾斜接合となり、電界強度が小
さくなる。

【００３２】また、第２のｎ−　型拡散層６ｃ，７ｃは
、ゲート電極４中央寄りに大きく入り込んでいるために
、ソース／ドレイン層６、７の側部にも緩やかな傾斜接
合が形成され、インパクトイオン化が生じ難くなり、ホ
ットキャリアの発生がさらに抑制される。

【００３３】しかも、濃度を高めに設定した第２のｎ−
　型拡散層６ｃ，７ｃを、濃度が低めの第１のｎ−　型
拡散層６ｂ，７ｂよりもゲート電極４の中央寄りに大き
く突出させているために、チャネル領域両端の抵抗を小
さくしてコンダクタンスが大きくなるばかりでなく、ゲ
ートとドレイン重なり領域でのゲート絶縁膜中のゲート
電界を大きくでき、トランジスタのホットキャリア耐性
が大きくなる。

【００３４】次に、上記した実施例装置の製造工程を図
２、３に基づいて説明する。まず、図２（Ａ）　に示す
ように、ｐ型半導体基板１の表面に１００Å程度のＳｉ
Ｏ２よりなる絶縁膜３を形成した後に、素子分離領域を
選択酸化法により酸化して素子形成領域の周囲にフィー
ルド酸化膜２を５０００Å程度成長させる。ついで、膜
厚１５００Åの多結晶シリコン膜１０をＣＶＤ法によっ
て積層した後に、これをフォトリソグラフィー法により
パターニングし、素子形成領域の中央を通る帯状に形成
してこれをゲート電極４とする。なお、リソグラフィー
の際にゲート電極４の両側の絶縁膜３が除去される。

【００３５】この後に、図２（Ｂ）　に示すように、ゲ
ート電極４の表面とその両脇の半導体基板１の表面を熱
酸化して５０〜１００ÅのＳｉＯ２膜１１を成長させる
。

【００３６】次に、ゲート電極４をマスクにして、半導
体基板１面に対してほぼ垂直方向に燐イオン（Ｐ＋　）
　を注入する。この場合、加速エネルギー３５ｋｅＶ　
、ドーズ量１×１０１３／ｃｍ２　の条件で燐イオンを
注入する。なお、イオン注入角度は、基板面の法線から
例えば０〜１０°傾けてイオン注入してもよい。

【００３７】続いて、ゲート電極４をマスクにして砒素
イオン　（Ａｓ＋　）　を斜め方向から半導体基板１に
注入し、ゲート電極４の側方からその下の一部領域に砒
素を侵入させる（図２（Ｃ））。この場合、法線から例
えば３０〜７０°程度傾けてイオン注入し、また、イオ
ン加速エネルギーを３０ｋｅＶ　、ドーズ量を２×１０
１３／ｃｍ２　とする。 これにより、半導体基板１中の砒素は、前工程でイオン
注入された燐よりもゲート電極４の中央寄りの領域まで
入り込み、しかも、燐の不純物濃度よりも高く、かつ、
浅く注入される。

【００３８】次に、ＣＶＤ法によってＳｉＯ２膜１２を
全体に２０００Å程度成長し（図２（Ｄ））、ついで、
このＳｉＯ２膜１２を反応性イオンエッチング法によっ
て異方性エッチングし、ゲート電極４の両側壁にのみ残
存させ、これをサイドウォール１３とする（図２（Ｅ）
）。なお、ＳｉＯ２膜１２を成長する際の基板加熱温度
（約８００℃）によって燐及び砒素が活性化する。また
、この工程では、半導体基板１表面のＳｉＯ２膜１１が
除去されるために、熱酸化によって再びＳｉＯ２膜１１
を成長させる。

【００３９】この後に、ゲート電極４とサイドウォール
１３をマスクにして、半導体基板１に対してほぼ垂直の
方向から砒素　（Ａｓ＋　）　をイオン注入する（図３
（Ｆ））。この場合、加速エネルギーを３０ｋｅＶ　、
ドーズ量を４×１０１５／ｃｍ２　として、高濃度で浅
く注入する。

【００４０】次に、８５０℃の熱処理を加え、半導体基
板１中の不純物を拡散する。これにより、図３（Ｇ）　
に示すように、拡散係数の大きな燐は拡散してゲート電
極４の縁部に僅かに入り込む第１のｎ−　型拡散層６ａ
，７ａとなり、また、拡散係数の小さな砒素のうち最初
に注入されたものは浅く拡散して第２のｎ−　型拡散層
６ｃ，７ｃとなり、さらに、後に注入されたものはサイ
ドウォール１３の縁部からフィールド酸化膜の領域に浅
く拡散してて高濃度のｎ＋　型拡散層６ａ，７ａとなる
。そして、これらの拡散層によってｎ型のソース層６、
ドレイン層７が構成されることになる。

【００４１】この場合、不純物濃度の高い第２のｎ−　
型拡散層６ｃ，７ｃの拡散の程度は第１のｎ−　型拡散
層６ｂ，７ｂに比べて小さいが、斜めイオン注入によっ
ているために、その側端は第１のｎ−　型拡散層６ｂ，
７ｂよりもゲート電極４の中央寄りに形成されるため、
これらの拡散層により形成される、ソース／ドレイン層
６、７の側部の電界強度は高くなる。

【００４２】以上の工程によってソース／ドレイン層６
、７の形成が終了する。次に、ＳｉＯ２等よりなる層間
絶縁膜１４をＣＶＤ法によって積層した後に、これをフ
ォトリソグラフィー法によってパターニングし、ゲート
電極４とｎ型のソース層６、ドレイン層７の上にそれぞ
れ別々のコンタクトホール１５〜１７を形成した後に、
コンタクトホール１５〜１７を通る電極１８〜２０を形
成する（図３（Ｈ））。

【００４３】

【発明の効果】以上述べたように第１の本発明によれば
、ＬＤＤ構造のソース／ドレイン層に設けられる２つの
低濃度不純物層のうちの一方を、他方よりも高濃度で浅
く形成し、しかも、他方よりもゲート電極の中央寄りに
突出させているので、チャネル領域両端の抵抗を小さく
してコンダクタンスを大きくできるばかりでなく、これ
らによって構成されるトランジスタのホットキャリア耐
性を大きくすることができる。

【００４４】また、第２の発明によれば、サイドウォー
ルを形成する前に、拡散係数の小さな不純物の濃度を高
めにして斜めイオン注入して、ゲート電極の中央寄りに
大きく入り込む浅い低濃度不純物層を形成するようにし
たので、ＬＤＤ構造のソース／ドレインに設けられる２
つの低濃度不純物層のうちの高濃度のものを、他の低濃
度不純物層よりも浅く拡散するとともに、ゲート電極の
中央寄りに大きく突出させることができ、これにより形
成されるソース／ドレイン層の側部の電界強度を小さく
することができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す装置の断面図である。

【図２】本発明の一実施例装置の形成工程を示す断面図
（その１）である。

【図３】本発明の一実施例装置の形成工程を示す断面図
（その２）である。

【図４】従来装置の一例を示す断面図である。

【符号の説明】

１　　　　半導体基板 ２　　　　フィールド酸化膜 ３　　　　絶縁膜 ４　　　　ゲート電極 ５　　　　サイドウォール ６　　　　ソース層 ７　　　　ドレイン層 １０　　　　多結晶シリコン膜 １１　　　　ＳｉＯ２膜 １２　　　　ＳｉＯ２膜 １３　　　　サイドウォール

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　半導体層（１）の上に絶縁膜（３）を
   介して形成したゲート電極（４）と、前記ゲート電極（
   ４）の両側の前記半導体層（１）から前記ゲート電極（
   ４）の側部の下に入り込む領域に形成された第１の低濃
   度不純物層（６ｂ、７ｂ）と、前記ゲート電極（４）の
   両側の領域から、前記第１の低濃度不純物層（６ｂ、７
   ｂ）よりもゲート電極（４）の中央寄りに突出した領域
   の半導体層（１）に形成され、しかも、前記第１の低濃
   度不純物層（６ｂ、７ｂ）よりも不純物濃度が大きく、
   かつ、浅く形成された第２の低濃度不純物層（６ｃ、７
   ｃ）と、前記第１の低濃度不純物層（６ｂ、７ｂ）より
   もゲート電極（４）から離れた領域で浅く形成された高
   濃度不純物層（６ａ、７ａ）とによって構成されたトラ
   ンジスタを有することを特徴とする半導体装置。
2. 【請求項２】　　半導体層（１）の上に絶縁膜（３）を
   介してトランジスタのゲート電極（４）を形成する工程
   と、該ゲート電極（４）をマスクに使用して第１の不純
   物を前記半導体層（１）に略垂直方向にイオン注入する
   工程と、前記ゲート電極（４）をマスクにして、前記第
   １の不純物よりも拡散係数が小さい第２の不純物を、前
   記第１の不純物よりも高い濃度で前記半導体層（１）に
   斜め方向にイオン注入して、該第２の不純物を側方から
   前記ゲート電極（４）の下に入り込ませる工程と、前記
   ゲート電極（４）の両側壁にサイドウォール（１３）を
   形成する工程と、該サイドウォール（１３）及び前記ゲ
   ート電極（４）をマスクに使用して、前記第１の不純物
   よりも小さな拡散係数で、かつ、前記第１及び第２の不
   純物よりも高濃度の第３の不純物を前記半導体層（１）
   に略垂直方向に浅く注入する工程と、前記半導体層（１
   ）中の前記第１〜第３の不純物を熱拡散してソース／ド
   レイン層（６、７）を形成する工程とを有することを特
   徴とする半導体装置の製造方法。