JP2741042B2 - 半導体装置およびその製造方法 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置に関し、特にMIS型半導体装置
のソース・ドレイン構造の改良に関するものである。

［従来の技術およびその課題］ 半導体装置の微細化構造の進展に伴なって、MOS（Met
al Oxide Semiconductor）トランジスタにおいてはそ
のゲート長が１μｍ以下の領域に入ってきた。このよう
な微細化構造では、ゲート長の縮小に伴ないソース・ド
レイン領域の拡散深さを浅くし、またはゲート絶縁膜を
薄くするなどの方法でトランジスタの微細化に伴なう特
性劣化を抑制し、駆動能力の向上を達成してきた。しか
しながら、MOSトランジスタを駆動する電源電圧は低減
されず、従来のまま、たとえば5Vで一定に保たれてき
た。このために、トランジスタなどの素子構造の微細化
によって素子内部の電界が増大し、ホットキャリアによ
る特性劣化が問題化してきた。特に、ドレイン領域近傍
のゲート電極直下では内部電界の集中が生じ、ホットキ
ャリアがゲート酸化膜中へ侵入し、トラップ準位や界面
準位を発生させ、トランジスタのしきい値電圧の変動や
電流利得の劣化を引き起こすなどの問題を生じた。

このようなホットエレクトロン現象を緩和させる手法
の１つとして、ドレイン領域の不純物分布をなだらかに
してドレイン領域近傍の電界を弱める試みがなされてい
る。その手法としてソース・ドレイン拡散層に高濃度の
砒素と低濃度のリンを２重拡散した、いわゆるDDD（Dou
ble Diffused Drain）構造と、ゲート電極直下のドレ
イン領域部分に低濃度拡散領域を形成したLDD（Lightly
Doped Drain）構造とがある。

この両者を比較すると、製造工程の面からはDDD構造
の方が簡単である。一方、微細化に伴なう短チャネル効
果の抑制やホットエレクトロン耐性、リーク電流などの
電気特性を比較すると、LDD構造の方が優れていること
が知られている。このことは、たとえばIEEE,IEDM87,PP
714〜717に示されている。

また、一般的なLDD構造は以下に示すような問題点を
内包しており、これに対して改良型のLDD構造が考案さ
れている。すなわち、一般的なLDD構造では、ドレイン
領域のn^-不純物領域は、ゲート電極のサイドウォール酸
化膜の下部領域に形成されている。そして、ゲート電極
の直下領域へは横方向拡散で広がったn^-不純物領域の一
部分だけが侵入している。このような構造は、ドレイン
近傍で発生したホットキャリアの一部がサイドウォール
酸化膜中にトラップされてしまう。これによって、n^-1
不純物領域の抵抗が増大し、電流利得が減少するという
問題を含んでいる。そして、改良型のLDD構造は、この
問題を回避するためにn^-不純物領域をゲート電極の直下
領域に埋込んだ構造を構成している。

一方、サブミクロントランジスタの構造としてソース
・ドレイン領域にポリシリコン層を用いたPSD（Poly S
ilicon Source Drain）トランジスタと呼ばれる構造
が提案された。PSDトランジスタでは、ソース・ドレイ
ン領域をその上部に形成されたポリシリコン層からの不
純物拡散で形成する。このような方法では半導体基板中
へ不純物の拡散深さを0.1μｍ程度と極めて浅くするこ
とができる。さらに、素子分離領域上に延在させたポリ
シリコン層を利用してソース・ドレイン領域とのコンタ
クトをこの素子分離領域上で形成することができる。こ
れによってトランジスタの平面占有面積を縮小できると
いう特徴を有している。

ここで、従来のPSDトランジスタの構造について第３
図を用い説明する。図示されたPSDトランジスタは、た
とえばIEEE ELECTR ON DEVICE LETTERS Vol １
EDL−７ No.5 pp.314〜316,1986に示されている。シ
リコン基板１表面には素子分離用のフィールド酸化膜２
が形成されている。また、シリコン基板１表面にはシリ
コン基板１と逆の導電型の不純物が添加されたソース・
ドレイン領域3,4が所定の間隔で形成されている。ソー
ス・ドレイン領域3,4の表面上にはポリシリコン層５が
フィールド酸化膜２の上部にまで延在している。ソース
・ドレイン領域3,4の間に位置するシリコン基板１表面
上にはゲート酸化膜８を介してゲート電極７が形成され
ている。ソース・ドレイン領域3,4は、ポリシリコン層
５に添加されていた高濃度の砒素と低濃度のリンとが拡
散されて形成された２重拡散構造、いわゆるDDD構造を
有している。

ところで、上記したように、短チャネルトランジスタ
においては、ソース・ドレイン領域の不純物分布は、DD
D構造よりLDD構造にする方が望ましい。さらには、ドレ
イン側のn^-不純物領域がゲート電極直下へ埋込まれた改
良型のLDD構造にする方がより望ましい。

このような背景から、トランジスタ特性に優れ、かつ
微細化構造を達成し得るMOSトランジスタとしては、改
良されたLDD構造を有するPSDトランジスタを実現するこ
とが望ましい。

LDD構造を有するPSDトランジスタを実現するために、
従来から知られている技術を適用しようとすると、下記
のような種々の欠点や問題点があり、既存の技術ではそ
の実現は不可能であった。

以下に、LDD構造に関する３つの従来例についてその
特徴点および問題点について述べる。

まず、第１の従来例を第４図および第５図を用いて説
明する。本例はたとえば特開昭62−122170号公報に記載
されている。第４図は、本例によるLDD MOSトランジス
タ断面構造図である。ソース・ドレイン領域3,4は高濃
度のn⁺不純物領域3a、4aと、これに連なるn^-不純物領域
3b,4bとからなるLDD構造を有している。このLDD構造
は、次のようにして形成される。第５図を参照して、ゲ
ート酸化膜８およびゲート電極７を所定の形状にパター
ニングした後、シリコン基板１表面に対して高濃度の砒
素をチャネリングイオン注入する。チャネリングイオン
注入では、注入イオンは横方向へはほとんど広がらな
い。次に、イオン入射角をシリコン基板１表面に対して
約７゜傾けて低濃度のリンをランダムイオン注入する。
ランダムイオン注入では、ゲート電極７の直下領域へ約
0.05μｍ程度のイオンの広がりを生じる。この後、適当
な熱処理を施し、ゲート電極７直下に低濃度のn^-不純物
層3b,4bが入り込んだLDD構造を構成している。

この第１の従来例においては、イオン注入をチャネリ
ング方向とランダム方向の２回に分けて行ない、不純物
イオンの横方向の広がりの差を利用してLDD構造を構成
することを特徴としている。チャネリングを生じさせる
ためには、シリコン基板表面が直接露出している必要が
ある。たとえば、ポリシリコンや酸化膜などがシリコン
基板表面に形成されていれば、シリコン基板表面に対し
てチャネリング方向でイオン注入を行なっ４ても、ポリ
シリコン層などの堆積層を通過する際に入射イオンは散
乱されてしまいチャネリングは生じない。すなわち、PS
Dトランジスタでは、シリコン基板１表面上には必ずポ
リシリコン層が存在するために、チャネリングイオン注
入を行なうことができない。また、チャネリングイオン
注入では、横方向の不純物イオンの拡がりが無視できる
が、深さ方向にはランダムイオン注入時の数倍以上の深
さまで不純物イオンが到達する。このために、微細化構
造のトランジスタに要求される浅い拡散層を実現するこ
とが困難である。さらに、低濃度拡散層の横方向への広
がりは、ランダムイオン注入時のイオン散乱による２次
的な効果があり、深さ方向と横方向の広がりを独立に決
定することができない。

次に、第２の従来例について第６図および第7A図、第
7B図を用いて説明する。本例は、特開昭62−122273号公
報に記載されている。第６図は、本例に示されるLDD M
OSトランジスタの断面構造を示している。第６図を参照
して、ソース・ドレイン領域3,4は、高濃度のn⁺不純物
領域3a,4aと、低濃度のn^-不純物領域3b,4bとから構成さ
れるLDD構造を有している。このLDD構造は、第7A図およ
び第7B図に示した工程において構成される。すなわち、
第7A図に示すように、シリコン基板１表面上に形成され
たポリシリコン層９の表面上に、所定の形状にパターニ
ングされた第２の膜10およびレジスト11を形成する。そ
して、このレジスト11および第２の膜10をマスクとして
シリコン基板１表面に不純物をイオン注入し低濃度のn^-
不純物領域3b,4bを形成する。次に、第7B図に示すよう
に、CVD（Chemical Vapor Deposition）酸化膜を全面
に被着し、反応性イオンエッチングで異方性エッチング
し、第２の膜10の側壁にサイドウォール12を形成する。
そして、このサイドウォールが形成された第２の膜10を
マスクとしてポリシリコン層９をエッチングし、ゲート
電極７を形成する。その後、ゲート電極７をマスクとし
てシリコン基板１表面に不純物をイオン注入し、高濃度
のn⁺不純物領域3a、4aを形成する。

この第２の従来例においては、n^-不純物領域3b,4b形
成のためのイオン注入は、ゲート酸化膜８およびポリシ
リコン層９を通して行なわれる。このために、ゲート酸
化膜８にイオン注入時のダメージが加わる。このダメー
ジはゲート酸化膜８のトラップ準位を多くし、絶縁耐圧
を劣化させる。したがって、信頼性の高いトランジスタ
を実現するためには、イオン注入ダメージを受けたゲー
ト酸化膜を用いることは避けることが望ましい。

次に、第３の従来例について説明する。本例は特開昭
62−145776号公報に記載されている。第8A図および第8B
図は、本例によるLDD MOSトランジスタの主な製造工程
を示した断面構造図である。第8A図に示すように、シリ
コン基板１表面に高濃度不純物を含む酸化膜13が所定の
形状にパターニングされて形成される。さらに、酸化膜
13の開口部の側壁に低濃度不純物を含むサイドウォール
14を形成する。その後、ゲート酸化膜15を形成する。

次に、第8B図に示すように、所定形状のゲート電極７
を形成する。その後、適当な熱処理を施し、高濃度の不
純物を含む酸化膜13と低濃度の不純物を含むサイドウォ
ール14とから不純物を熱拡散させる。これによって、同
時に高濃度の不純物領域3a,4aおよび低濃度の不純物領
域3b,4bからなるLDD構造のソース・ドレイン領域3,4を
形成する。

本例においては、不純物領域の形成に熱拡散法を用い
ている。このために、低濃度不純物領域3b、4bのゲート
電極７直下領域への広がりは、２次的な横方向拡散で形
成される。さらに、ソース・ドレイン領域3,4の不純物
濃度と深さ方向の拡散長および横方向の拡散長とを任意
にかつ独立して制御することができないという欠点を有
している。

このように、従来の既存の方法を用いてPSDトランジ
スタの改良型LDD構造を実現することは困難である。

本発明は、上記のような問題点を解消するためになさ
れたもので、いわゆるPSDトランジスタにおいて短チャ
ネル効果の抑制作用の優れた信頼性の高い半導体装置お
よびその製造方法を提供することを目的とする。

［課題を解決するための手段］ 本発明の前提となるべき半導体装置は、半導体基板
と、この半導体基板の主表面に間隔をあけて形成された
ソース領域およびドレイン領域と、ソースおよびドレイ
ン領域上に接触して形成されたソース電極用導電層およ
びドレイン電極用導電層と、ソースおよびドレイン領域
間のチャネル領域上にゲート絶縁膜を介して形成され、
かつその一部が絶縁膜を介してソースおよびドレイン電
極用導電層の表面上に乗り上げているゲート電極とを備
える。

上述のような半導体装置において、本発明の特徴は、
以下の点にある。すなわち、ソースおよびドレイン領域
は、それぞれ、ソースおよびドレイン電極用導電層に自
己整合する相対的に高濃度の不純物領域と、この高濃度
不純物領域に連なり、ゲート電極直下のゲート絶縁膜の
下にまで張り出している相対的に低濃度の不純物領域と
を含む。

また、本発明による半導体装置の製造方法は、以下の
工程を備えている。

a. 半導体基板上に不純物を含む第１の多結晶シリコン
層を形成する工程。

b. 第１の多結晶シリコン層をエッチングし、半導体基
板に達する所定の開口部を形成する工程。

c. 所定の開口部の底面と内側面と第１多結晶シリコン
層上とに第１の絶縁膜を形成する工程。

d. 第１の絶縁膜上にレジストを塗布する工程。

e. レジストをエッチングし、第１の絶縁膜のうちの開
口部の底面および側面にのみ接して形成された部分に接
する領域にのみレジストを残余する工程。

f. レジストをマスクとして第１絶縁膜をエッチング
し、少なくとも第１の多結晶シリコン層とレジストとの
間に半導体基板表面に達する貫通部を形成する工程。

g. 貫通部を通して半導体基板中に不純物を導入し、低
濃度の不純物領域を形成する工程。

h. 開口部内に形成されたレジストおよび第１絶縁膜の
一部を除去する工程。

i. 第１多結晶シリコン層の内部に含まれる不純物を半
導体基板中に拡散し、高濃度の不純物領域を形成する工
程。

j. 開口部の表面と内側面および第１多結晶シリコン層
の表面上に第２絶縁膜を形成する工程。

k. 第２絶縁膜の表面上に第２多結晶シリコン層を形成
し、第２多結晶シリコン層の一部が第１多結晶シリコン
層の上部に乗上げた形状にパターニングする工程。

［作用］ 従来、不純物領域とこれに接続される配線層とは層間
絶縁膜中に形成されたコンタクトホールを介して直接接
続されていた。このような接続方法は不純物領域と配線
層との接触抵抗を低減するため、あるいは不純物領域と
コンタクトホールとの整合をとるために、不純物領域の
拡散幅に余裕幅を見込んで形成する必要があった。

本発明による半導体装置は、ソースおよびドレイン領
域となる不純物領域の表面上に直接接触し、かつ素子分
離用絶縁膜上にまで延在したソースおよびドレイン電極
用導電層を備えている。そして、不純物領域と配線層と
の接続は、素子分離用絶縁膜の上部で電極用導電層を介
して行なわれる。不純物領域は電極用導電層と十分に広
い面積で接続され、かつ配線層とは直接接続されない。
したがって、不純物領域は配線層との接続のための余裕
幅を省略することができる。従って、不純物領域の拡散
幅を微小化することができる。さらに、ゲート電極用導
電層の一部を乗上げ構造にすることによって、有効導電
断面積を維持しつつチャネル領域の幅を縮小化すること
ができる。

また、一般に素子構造の微細化に伴なってチャネル長
の縮小化が行なわれ、不純物領域近傍での電界集中が増
大し、これに伴なっていわゆるショートチャネル効果の
発生が大きな問題となっていた。しかし、本発明におけ
る半導体装置は、不純物領域を相対的に高濃度の不純物
領域と、これに連なる相対的に低濃度の不純物領域との
２重構造とし、不純物の濃度分布をなだらかに形成する
いわゆるLDD構造を構成している。したがって、チャネ
ル長の縮小化に伴なう電界集中を緩和し、これによって
ショートチャネル効果の発生を抑制し、これによってチ
ャネル長の縮小化を実現させている。

さらに、低濃度不純物領域がゲート電極直下のゲート
絶縁膜の下にまで張り出しているので、電流駆動能力が
向上し、ホットエレクトロン耐性が増大する。

このように、本発明における半導体装置は、不純物領
域の表面上に形成した電極用導電層を用いて配線層との
接続を図る構造、チャネル領域上に形成されるゲート電
極用導電層を電極用導電層の上部に一部が乗上げた構造
およびいわゆるLDD構造を有する不純物領域とを兼備え
ることによっていわゆるショートチャネル効果などの発
生を生じることなく、素子構造を微細化することができ
る構造を実現している。

また、本発明による製造方法は、半導体基板上の形成
した酸化膜の一部をエッチバック法と選択的なエッチン
グ除去法を用いて開口部に反転させ、この開口部を利用
して不純物を半導体基板中に導入している。したがっ
て、酸化膜の膜厚を制御することにより不純物領域の幅
を制御することができ、微細な加工に適する。さらに、
不純物領域を形成後、その上部に第２電極用導電層を形
成するため、不純物領域と第２電極用導電層の一部とが
重ね合わされた位置関係を容易に設定することができ
る。

［実施例］ 以下、本発明の一実施例について図を用いて詳細に説
明する。

第１図は、本発明の一実施例によるいわゆるPSDトラ
ンジスタの断面構造を示す断面構造図である。

第１図を参照して、シリコン基板１の主表面の所定領
域に素子分離用の厚い酸化膜からなるフィールド酸化膜
２が形成されている。さらに、フィールド酸化膜２に囲
まれたシリコン基板１表面には互いに間を隔てたソース
領域３およびドレイン領域４が形成されている。ソース
領域３およびドレイン領域４は相対的に高濃度のn⁺不純
物領域3a,4aと、相対的に低濃度のn^-不純物領域3b,4bと
からなるいわゆるLDD構造を構成している。ソース領域
３およびドレイン領域４の表面にはポリシリコンからな
るソースおよびドレイン電極用導電層16、17が形成され
ている。ソースおよびドレイン電極用導電層16,17は、
フィールド酸化膜２の上部にまで延びて形成されてい
る。さらに、ソースおよびドレイン電極用導電層16,17
には、シリコン基板１と反対の導電型を有する不純物が
１種類あるいは複数の種類添加されている。さらに、シ
リコン基板１表面上にはゲート酸化膜８を介してゲート
電極７が形成されている。ゲート電極７はその一部が絶
縁膜６を介してソースおよびドレイン電極用導電層16,1
7の上部に乗上げた構造を有しいる。また、ゲート電極
７のゲート酸化膜８上に位置する部分は、ソース・ドレ
イン領域3,4のn^-不純物領域3b,4bの一部を覆うような位
置関係で構成されている。このように、第１図に示され
たトランジスタは、ポリシリコンからなるソース・ドレ
イン電極用導電層16,17とを備えたいわゆるPSDトランジ
スタ構造と、さらにいわゆるLDD構造とを備えている。
そして、PSDトランジスタ構造により構造的にトランジ
スタの縮小化を可能とし、さらにLDD構造により縮小化
に伴なうショートチャネル効果の発生を抑制している。
そして、この２つの構造を結合することにより高信頼性
を維持した微細構造のトランジスタを実現できる。

次に、第１図に示したPSDトランジスタの製造工程に
ついて図を用いて説明する。第2A図ないし第2J図は、上
記のPSDトランジスタの製造工程を示す製造工程断面図
である。

まず、第2A図において、Ｐ型シリコン基板１の主表面
の所定領域にLOCOS（Local Oxidation of Silicon）
法を用いて素子分離用のフィールド酸化膜２を形成す
る。

次に、第2B図に示すように、ｐ型シリコン基板１表面
およびフィールド酸化膜２の表面上にCVD（Chemical V
apor Deposition）法を用いてポリシリコン層18を堆積
する。さらに、ポリシリコン層18中にｎ型不純物イオン
19をイオン注入する。ｎ型不純物イオンとしては、たと
えばリン（Ｐ）やヒ素（As）などが用いられる。

次に、第2C図に示すように、フォトリソグラフィ法お
よびエッチング法を用いてポリシリコン層18を所定の形
状にパターニングする。これによってソース電極用導電
層16とドレイン電極用導電層17とが形成される。

さらに、第2D図に示すように、シリコン基板１表面お
よびソース・ドレイン電極用導電層16,17の表面上にCVD
法を用いてシリコン酸化膜20を堆積する。このシリコン
酸化膜20の膜厚は後工程においてn^-不純物領域3b,4bの
拡散幅と、ゲート電極７とのオーバラップ領域の規定に
おいて重要である。この膜厚に関しては後工程において
説明する。

さらに、第2E図に示すように、シリコン酸化膜20の表
面上にフォトレジスト21を塗布する。フォトレジスト21
はその表面が平坦になるように厚く塗布される。

その後、第2F図に示すように、フォトレジスト21をエ
ッチバックしシリコン酸化膜20の表面を露出させる。こ
のエッチバック処理は特にソース電極用導電層16とドレ
イン電極用導電層17との間に位置するシリコン酸化膜20
の表面が露出するまで行なわれる。

その後、第2G図に示すように、エッチバック処理によ
り残余したフォトレジスト21をマスクとしてシリコン酸
化膜20をエッチング除去し、フォトレジスト21とソース
およびドレイン電極用導電層16、17との間にシリコン基
板１表面に達する開口部22を形成する。このエッチング
は、フッ酸系溶液を用いたウェットエッチングあるいは
プラズマエッチングなどが用いられる。

さらに、第2H図に示すように、フォトレジスト21およ
びソース・ドレイン電極用導電層16,17をマスクとし
て、ｐ型シリコン基板１表面にｎ型不純物イオン23をイ
オン注入する。ｎ型不純物イオン23はフォトレジスト21
とソース・ドレイン電極用導電層16,17との間に形成さ
れた開口部22,22を通してシリコン基板１表面に注入さ
れる。これによって、トランジスタのソース・ドレイン
領域3,4を構成する低濃度のn^-不純物領域3b,4bが形成さ
れる。このn^-不純物領域3b,4bの拡散幅は開口部22の開
口幅によって規定される。すなわち、第2D図を用いて説
明した工程で堆積されたシリコン酸化膜20の膜厚によっ
て規定される。

次に、第2I図に示すように、ソース・ドレイン電極用
導電層16,17の間に形成されたフォトレジスト21および
シリコン酸化膜20をエッチング除去する。

そして、第2J図に示すように、熱酸化法を用いてシリ
コン基板１表面上にゲート酸化膜８を形成し、同時にソ
ース・ドレイン電極用導電層16,17の表面上にゲート酸
化膜８より膜厚の厚い絶縁膜６を形成する。ソース・ド
レイン電極用導電層16,17は上記したようにｎ型不純物
を含んでいる。この不純物はポリシリコンからなるソー
ス・ドレイン電極用導電層16,17の表面での酸化膜形成
反応を助長する働きがある。したがって、同一の熱酸化
処理によってゲート酸化膜８は相対的に薄く絶縁膜６は
相対的に厚く形成することができる。次に、熱処理を施
し、ソース・ドレイン電極用導電層16,17中に含まれる
ｎ型不純物をｐ型シリコン基板１中へ熱拡散させる。こ
の処理によってソース・ドレイン領域3,4を形成する相
対的に高濃度のn⁺不純物領域3a,4aが形成される。

さらに、ゲート酸化膜８および絶縁膜６の表面上にポ
リシリコン層を堆積した後、フォトリソグラフィ法およ
びエッチング法を用いて所定の形状にパターニングす
る。このパターニング工程によってゲート電極７が形成
される。ゲート電極７とn^-不純物領域3b,4bとの重なり
領域は、ソース・ドレイン電極用導電層16,17の開口部
側面に形成される絶縁膜６の膜厚によって規定される。
言換えると、この重なり量は絶縁膜６の膜厚と上記した
開口部22の幅との差によって規定される。したがって、
上記の製造方法により形成されるいわゆるゲートオーバ
ラップタイプのLDD構造は、第2D図で示した工程で形成
されるシリコン酸化膜20の膜厚と、第2J図で示した工程
で形成される絶縁膜６との膜厚差を制御することによ
り、任意のゲートオーバラップタイプのLDD構造を形成
することができる。

なお、第2J図に示した工程の後、さらに層間絶縁膜の
形成工程と、ソース・ドレイン電極用導電層16,17と、
配線層との接続工程が行なわれる（ここでは図示を省略
している）。

このように、本発明によるPSDトランジスタの製造方
法では、所定の膜厚に形成したシリコン酸化膜をエッチ
バック法と、さらに選択的なエッチング除去方法を用い
て開口部に反転させ、この開口部を利用してシリコン基
板中に不純物を導入している。このような方法を用いる
ことにより不純物領域の拡散幅を能動的に制御すること
が可能となる。さらに、その後の絶縁膜６およびゲート
電極７の製造工程により容易にゲートオーバラップタイ
プのPSDトランジスタ構造を製造することができる。

なお、上記実施例においてはトランジスタ構造がＰ型
シリコン基板１表面に形成される場合について説明した
が、このようなトランジスタ構造はたとえばシリコン基
板上に形成されたｐ型ウェル領域を用いて形成しても構
わない。

さらに、上記実施例においては、ｎチャネルトランジ
スタについて説明したが、ｐチャネルトランジスタに対
しても本発明を適用できることは言うまでもない。

［発明の効果］ 以上のように、本発明によれば、不純物領域の表面上
に形成した電極用導電層と、この電極用導電層の上部に
一部が乗上げたゲート電極構造とを有するいわゆるPSD
トランジスタ構造に加え、さらに高濃度の不純物領域と
低濃度の不純物領域とがオフセットされた構造からなる
いわゆるLDD構造とを結合して構成されたトランジスタ
構造を有している。したがって、素子構造の微細化に伴
なうショートチャネル効果等の悪影響を生じることなく
素子構造を微細化することができる半導体装置を実現で
きる。

さらに、低濃度不純物領域がゲート電極直下のゲート
絶縁膜の下にまで張り出しているので、電流駆動能力が
向上し、ホットエレクトロン耐性が増大する。

さらに、本発明の半導体装置の製造方法によれば、シ
リコン基板上に形成される酸化膜の一部を反転させて形
成した開口を利用して基板中に不純物領域を形成し、さ
らにその後ゲート電極を構成するような工程を用いるこ
とにより、いわゆるゲートオーバラップタイプのLDDト
ランジスタを容易に製造することができる。

【図面の簡単な説明】

第１図は、本発明の一実施例によるPSDトランジスタの
断面構造を示す断面構造図である。第2A図、第2B図、第
2C図、第2D図、第2E図、第2F図、第2G図、第2H図、第2I
図および第2J図は、第１図に示したPSDトランジスタの
製造方法を示す製造工程断面図である。 第３図は、従来のPSDトランジスタの断面構造を示す断
面構造図である。また、第４図は、従来のいわゆるゲー
トオーバラップタイプのLDDトランジスタの断面構造を
示す断面構造図である。第５図は、第４図に示すLDDト
ランジスタの不純物領域を形成する工程を説明した製造
工程断面図である。 第６図は、従来のさらに他のゲートオーバラップタイプ
のLDDトランジスタの断面構造を示す断面構造図であ
る。そして、第7A図，第7B図は、第６図に示すトランジ
スタの主要な製造工程を示す製造工程断面図である。 第8A図および第8B図は、従来のさらに他のゲートオーバ
ラップタイプのLDDトランジスタの断面構造および主要
な製造工程を示す製造工程断面図および断面構造図であ
る。 図において、１はｐ型シリコン基板、３はソース領域、
3aはソースのn⁺不純物領域、3bはソースのn^-不純物領
域、４はドレイン領域、4aはドレインのn⁺不純物領域、
4bはドレインのn^-不純物領域、６は絶縁膜、７はゲート
電極、８はゲート酸化膜、16はソース電極用導電層、17
はドレイン電極用導電層、21はフォトレジストを示して
いる。 なお、図中、同一符号は同一または相当部分を示す。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】半導体基板と、 前記半導体基板の主表面に間隔をあけて形成されたソー
   ス領域およびドレイン領域と、 前記ソースおよびドレイン領域上に接触して形成された
   ソース電極用導電層およびドレイン電極用導電層と、 前記ソース領域と前記ドレイン領域との間のチャネル領
   域上にゲート絶縁膜を介して形成され、かつその一部が
   絶縁膜を介して前記ソースおよびドレイン電極用導電層
   の表面上に乗り上げているゲート電極とを備えた半導体
   装置において、 前記ソースおよびドレイン領域は、それぞれ、前記ソー
   スおよびドレイン電極用導電層に自己整合する相対的に
   高濃度の不純物領域と、この高濃度不純物領域に連な
   り、前記ゲート電極直下の前記ゲート絶縁膜の下にまで
   張り出している相対的に低濃度の不純物領域とを含むこ
   とを特徴とする、半導体装置。
2. 【請求項２】半導体基板上に不純物を含む第１の多結晶
   シリコン層を形成する工程と、 前記第１の多結晶シリコン層をエッチングし、前記半導
   体基板に達する所定の開口部を形成する工程と、 前記所定の開口部の底面と内側面と前記第１多結晶シリ
   コン層上に第１の絶縁膜を形成する工程と、 前記第１の絶縁膜上にレジストを塗布する工程と、 前記レジストをエッチングし、前記第１の絶縁膜のうち
   の前記開口部の底面および側面にのみ接して形成された
   部分に接する領域にのみ前記レジストを残余する工程
   と、 前記レジストをマスクとして前記第１絶縁膜をエッチン
   グし、少なくとも前記第１の多結晶シリコン層と前記レ
   ジストとの間に前記半導体基板表面に達する貫通部を形
   成する工程と、 前記貫通部を通して前記半導体基板中に不純物を導入
   し、低濃度の不純物領域を形成する工程と、 前記開口部内に形成された前記レジストおよび前記第１
   絶縁膜の一部を除去する工程と、 前記第１多結晶シリコン層の内部に含まれる不純物を前
   記半導体基板中に拡散し、高濃度の不純物領域を形成す
   る工程と、 前記開口部の底面と内側面および前記第１多結晶シリコ
   ン層の表面上に第２絶縁膜を形成する工程と、 前記第２絶縁膜の表面上に第２多結晶シリコン層を形成
   し、前記第２多結晶シリコン層の一部が前記第１多結晶
   シリコン層の上部に乗り上げた形状にパターニングする
   工程とを備えた半導体装置の製造方法。