JPH02129928A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置に関し、特にＭＩＳ型半導体装置
のソース・ドレイン構造の改良に関するものである。

［従来の技術およびその課題］ 半導体装置の微細化構造の進展に伴なって、ＭＯＳ　（
Ｍｅｔａｌ　　０ｘｉｄｅ　　Ｓｅｍ１ｃｏｎｄｕｃｔ
ｏｒ）　トランジスタにおいてはそのゲート長が１μｍ
以下の領域に入ってきた。このような微細化構造では、
ゲート長の縮小に伴ないソース壷ドレイン領域の拡散深
さを浅くし、またはゲート絶縁膜を薄くするなどの方法
でトランジスタの微細化に伴なう特性劣化を抑制し、駆
動能力の向上を達成してきた。しかしながら、ＭＯ８Ｉ
−ランジスタを駆動する電源電圧は低減されず、従来の
まま、たとえば５ｖで一定に保たれてきた。このために
、トランジスタなどの素子構造の微細化によって素子内
部の電界が増大し、ホットキャリアによる特性劣化が問
題化してきた。特に、ドレイン領域近傍のゲート電極直
下では内部電界の集中が生じ、ホットキャリアがゲート
酸化膜中へ侵入し、トラップ準位や界面準位を発生させ
、トランジスタのしきい値電圧の変動や電流利得の劣化
を引き起こすなどの問題を生じた。

このようなホットエレクトロン現象を緩和させる手法の
１つとして、ドレイン領域の不純物分布をなだらかにし
てドレイン領域近傍の電界を弱める試みがなされている
。その手法としてソース・ドレイン拡散層に高濃度の砒
素と低濃度のリンを２重拡散した、いわゆるＤＤＤ　（
Ｄｏｕｂ　ｌ　ｅＤｉｆｆｕｓｅｄ　　Ｄｒａｉｎ）構
造と、ゲート電極直下のドレイン領域部分に低濃度拡散
領域を形成したＬＤＤ（Ｌｉｇｈｔｌｙ　　Ｄｏｐｅｄ
Ｄｒａｉｎ）構造とがある。

この両者を比較すると、製造工程の面からはＤＤＤ構造
の方が簡単である。一方、微細化に伴なう短チヤネル効
果の抑制やホットエレクト・ロン耐性、リーク電流など
の電気特性を比較すると、ＬＤＤ構造の方が優れている
ことが知られている。

このことは、たとえばＩＥＥＥ、ＩＥＤＮｉ　　８７゜
ＰＰ７１４〜７１７に示されている。

また、一般的なＬＤＤ構造は以下に示すような問題点を
内包しており、これに対して改良型のしＤＤ溝構造考案
されている。すなわち、一般的なＬＤＤ構造では、ドレ
イン領域のｎ−不純物領域は、ゲート電極のサイドウオ
ール酸化膜の下部領域に形成されている。そして、ゲー
ト電極の直下領域へは横方向拡散で広がったｎ−不純物
領域の一部分だけが侵入している。このような構造は、
ドレイン近傍で発生したホットキャリアの一部がサイド
ウオール酸化膜中にトラップされてしまう。

これによって、ｎ−不純物領域の抵抗が増大し、電流利
得が減少するという問題を含んでいる。そして、改良型
のＬＤＤ構造は、この問題を回避するためにｎ−不純物
領域をゲート電極の直下領域に埋込んだ構造を構成して
いる。

一方、サブミクロントランジスタの構造としてソース・
ドレイン領域にポリシリコン層を用いたＰＳＤ　（Ｐｏ
ｌｙ　　Ｓｔ　ｌ１ｃｏｎ　　５ｏｕｒｃｅ　　Ｄｒａ
ｉｎ）　トランジスタと呼ばれる構造が提案された。Ｐ
ＳＤトランジスタでは、ソース・ドレイン領域をその上
部に形成されたポリシリコン層からの不純物拡散で形成
する。このような方法では半導体基板中へ不純物の拡散
深さを０．１μｍ程度と極めて浅くすることができる。

さらに、素子分離領域上に延在させたポリシリコン層を
利用してソース・ドレイン領域とのコンタクトをこの素
子分離領域上で形成することができる。これによってト
ランジスタの平面占有面積を縮小できるという特徴を有
している。

ここで、従来のＰＳＤトランジスタの構造について第３
図を用い説明する。図示されたＰＳＤ　）ランジスタは
、たとえばＩＥＥＥ　　ＥＬＥＣＴＲＯＮ　　ＤＥＶＩ
ＣＥ　　ＬＥＴＴＥＲ５ＶｏｌＩ　　ＥＤＬ−７Ｎｏ、
５　　ｐＩ）３１４〜３１６゜１９８６に示されている
。シリコン基板１表面には素子分離用のフィールド酸化
膜２が形成されている。また、シリコン基板１表面には
シリコン基板１と逆の導電型の不純物が添加されたソー
ス・ドレイン領域３．４が所定の間隔で形成されている
。ソース・ドレイン領域３．４の表面上にはポリシリコ
ン層５がフィールド酸化膜２の上部にまで延在している
。ソース・ドレイン領域３，４の間に位置するシリコン
基板１表面上にはゲート酸化膜８を介してゲート電極７
が形成されている。

ソース・ドレイン領域３，４は、ポリシリコン層５に添
加されていた高濃度の砒素と低濃度のリンとが拡散され
て形成された２重拡散構造、いわゆるＤＤＤ構造を有し
ている。

ところで、上記したように、短チヤネルトランジスタに
おいては、ソース・ドレイン領域の不純物分布は、ＤＤ
Ｄ構造よりＬＤＤ構造にする方が望ましい。さらには、
ドレイン側のｎ−不純物領域がゲート電極直下へ埋込ま
れた改良型のＬＤＤ構造にする方がより望ましい。

このような背景から、トランジスタ特性に優れ、かつ微
細化構造を達成し得るＭＯＳトランジスタとしては、改
良されたＬＤＤ構造を有するＰＳＤトランジスタを実現
することが望ましい。

ＬＤＤ構造を有するＰＳＤ）ランジスタを実現するため
に、従来から知られている技術を適用しようとすると、
下記のような種々の欠点や問題点があり、既存の技術で
はその実現は不可能であった。

以下に、ＬＤＤ構造に関する３つの従来例についてその
特徴点および問題点について述べる。

まず、第１の従来例を第４図および第５図を用いて説明
する。本例はたとえば特開昭６２−１２２１７０号公報
に記載されている。第４図は、本例によるＬＤＤ　ＭＯ
Ｓトランジスタ断面構造図である。ソース・ドレイン領
域３，４は高濃度のｎ＋不純物領域３ａ、４ａと、これ
に連なるｎ不純物領域３ｂ、４ｂとからなるＬＤＤ構造
を有している。このＬＤＤ構造は、次のようにして形成
される。第５図を参照して、ゲート酸化膜８およびゲー
ト電極７を所定の形状にパターニングした後、シリコン
基板１表面に対して高濃度の砒素をチャネリングイオン
注入する。チャネリングイオン注入では、注入イオンは
横方向へはほとんど広がらない。次に、イオン入射角を
シリコン基板１表面に対して約７°傾けて低濃度のリン
をランダムイオン注入する。ランダムイオン注入では、
ゲート電極７の直下領域へ約０．０５μｍ程度のイオン
の広がりを生じる。この後、適当な熱処理を施し、ゲー
ト電極７直下に低濃度のｎ−不純物層３ｂ、４ｂが入り
込んだＬＤＤ構造を構成している。

この第１の従来例においては、イオン注入をチャネリン
グ方向とランダム方向の２回に分けて行ない、不純物イ
オンの横方向の広がりの差を利用してＬＤＤ構造を構成
することを特徴としている。

チャネリングを生じさせるためには、シリコン基板表面
が直接露出している必要がある。たとえば、ポリシリコ
ンや酸化膜などがシリコン基板表面に形成されていれば
、シリコン基板表面に対してチャネリング方向でイオン
注入を行なっても、ポリシリコン層などの堆積層を通過
する際に入射イオンは散乱されてしまいチャネリングは
生じない。

すなわち、ＰＳＤトランジスタでは、シリコン基板１表
面上には必ずポリシリコン層が存在するために、チャネ
リングイオン注入を行なうことができない。また、チャ
ネリングイオン注入では、横方向の不純物イオンの拡が
りが無視できるが、深さ方向にはランダムイオン注入時
の数倍以上の深さまで不純物イオンが到達する。このた
めに、微細化構造のトランジスタに要求される浅い拡散
層を実現することが困難である。さらに、低濃度拡散層
の横方向への広がりは、ランダムイオン注入時のイオン
散乱による２次的な効果であり、深さ方向と横方向の広
がりを独立に決定することができない。

次に、第２の従来例について第６図および第７Ａ図、第
７Ｂ図を用いて説明する。本例は、特開昭６２−１２２
２７３号公報に記載されている。

第６図は、本例に示されるＬＤＤ　　ＭＯＳ）ランジス
タの断面構造を示している。第６図を参照して、ソース
・ドレイン領域３，４は、高濃度のｎ”不純物領域３ａ
、４ａと、低濃度のｎ−不純物領域３ｂ、４ｂとから構
成されるＬＤＤ構造を有している。このＬＤＤ構造は、
第７Ａ図および第７Ｂ図に示した工程において構成され
る。すなわち、第７Ａ図に示すように、シリコン基板１
表面上に形成されたポリシリコン層９の表面上１弘所定
の形状にパターニングされた第２の膜１０およびレジス
ト１１を形成する。そして、このレジスト１１および第
２の膜１０をマスクとしてシリコン基板１表面に不純物
をイオン注入し低濃度のｎ−不純物領域３ｂ、４ｂを形
成する。次に、第７Ｂ図に示すように、ＣＶＤ　（Ｃｈ
ｅｍｉ　ｃａ　ＩＶａｐｏｒ　　Ｄｅｐｏｓｉｔｉｏｎ
）酸化膜を全面に被着し、反応性イオンエツチングで異
方性エツチングし、第２の膜１０の側壁にサイドウオー
ル１２を形成する。そして、このサイドウオールが形成
された第２の膜１０をマスクとしてポリシリコン層９を
エツチングし、ゲート電極７を形成する。その後、ゲー
ト電極７をマスクとしてシリコン基板１表面に不純物を
イオン注入し、高濃度のｎ＋不純物領域３ａ、４ａを形
成する。

この第２の従来例においては、ｎ−不純物領域３ｂ、４
ｂ形成のためのイオン注入は、ゲート酸化膜８およびポ
リシリコン層９を通して行なわれる。このために、ゲー
ト酸化膜８にイオン注入時のダメージが加わる。このダ
メージはゲート酸化膜８のトラップ準位を多くし、絶縁
耐圧を劣化させる。したがって、信頼性の高いトランジ
スタを実現するためには、イオン注入ダメージを受けた
ゲート酸化膜を用いることは避けることが望ましい。

次に、第３の従来例について説明する。本例は特開昭６
２−１４５７７６号公報に記載されている。第８Ａ図お
よび第８Ｂ図は、本例によるＬＤＤＭＯＳ）ランジスタ
の主な製造工程を示した断面構造図である。第８Ａ図に
示すように、シリコン基板１表面に高濃度不純物を含む
酸化膜１３が所定の形状にパターニングされて形成され
る。

さらに、酸化膜１３の開口部の側壁に低濃度不純物を含
むサイドウオール１４を形成する。その後、ゲート酸化
膜１５を形成する。

次に、第８Ｂ図に示すように、所定形状のゲート電極７
を形成する。その後、適当な熱処理を施し、高濃度の不
純物を含む酸化膜１３と低濃度の不純物を含むサイドウ
オール１４とから不純物を熱拡散させる。これによって
、同時に高濃度の不純物領域３ａ、４ａおよび低濃度の
不純物領域３ｂ、４ｂからなるＬＤＤ構造のソース・ド
レイン領域３，４を形成する。

本例においては、不純物領域の形成に熱拡散法を用いて
いる。このために、低濃度不純物領域３ｂ、４ｂのゲー
ト電極７直下領域への広がりは、２次的な横方向拡散で
形成される。さらに、ソース・ドレイン領域３，４の不
純物濃度と深さ方向の拡散長および横方向の拡散長とを
任意にかつ独立して制御することができないという欠点
を有している。

このように、従来の既存の方法を用いてＰＳＤトランジ
スタの改良型ＬＤＤ構造を実現することは困難である。

本発明は、上記のような問題点を解消するためになされ
たもので、いわゆるＰＳＤ）ランジスタにおいて短チヤ
ネル効果の抑制作用の優れた信頼性の高い半導体装置お
よびその製造方法を提供することを目的とする。

ＣＲ題を解決するための手段］ 本発明による半導体装置は、一方の電極用導電層が他方
の電極用導電層の上に乗上げた構造を有しており、主表
面を有し、第１導電型の不純物領域と第２導電型の不純
物領域とを含む半導体基板と、第１導電型の不純物領域
の表面上に積層された第１１極用導電層と第２導電型の
不純物領域の表面上に積層された第２電極用導電層と、
第１電極用導電層と第２電極用導電層との間に形成され
る絶縁膜とを備えている。そして、第２電極用導電層の
一部は、第１電極用導電層の表面上に絶縁膜を介して乗
上げた構造を有しており、さらに第１導電型の不純物領
域は、第１電極用導電層に自己整合する相対的に高濃度
の不純物領域と、高濃度の不純物領域に連なり第２電極
用導電層の下部領域に向かって延びた相対的に低濃度の
不純物領域とを備えている。

また、本発明による半導体装置の製造方法は、以下の工
程を備えている。

ａ、　半導体基板上に不純物を含む第１の多結晶シリコ
ン層を形成する工程。

ｂ、　第１の多結晶シリコン層をエツチングし、半導体
基板に達する所定の開口部を形成する工程。

Ｃ０所定の開口部の底面と内側面と第１多結晶シリコン
層上とに第１の絶縁膜を形成する工程。

ｄ、　第１の絶縁膜上にレジストを塗布する工程。

ｅ、　　レジストをエツチングし、第１の絶縁膜のうち
の開口部の底面および側面にのみ接して形成された部分
に接する領域にのみレジストを残余する工程。

ｆ、　　レジストをマスクとして第１絶縁膜をエツチン
グし、少なくとも第１の多結晶シリコン層とレジストと
の間に半導体基板表面に達する貫通部を形成する工程。

ｇ、　貫通部を通して半導体基板中に不純物を導入し、
低濃度の不純物領域を形成する工程。

ｈ、　開口部内に形成されたレジストおよび第１絶縁膜
の一部を除去する工程。

ｉ、　第１多結晶シリコン層の内部に含まれる不純物を
半導体基板中に拡散し、高濃度の不純物領域を形成する
工程。

ｊ、　開口部の表面と内側面および第１多結晶シリコン
層の表面上に第２絶縁膜を形成する工程。

ｋ、　第２絶縁膜の表面上に第２多結晶シリコン層を形
成し、第２多結晶シリコン層の一部が第１多結晶シリコ
ン層の上部に乗上げた形状にパタニングする工程。

［作用］ 従来、不純物領域とこれに接続される配線層とは層間絶
縁膜中に形成されたコンタクトホールを介して直接接続
されていた。このような接続方法は不純物領域と配線層
との接触抵抗を低減するため、あるいは不純物領域とコ
ンタクトホールとの整合をとるために、不純物領域の拡
散幅に余裕幅を見込んで形成する必要があった。

本発明による半導体装置は、不純物領域の表面上に直接
接触し、かつ素子分離用絶縁膜上にまで延在した電極用
導電層を備えている。そして、不純物領域と配線層との
接続は、素子分離用絶縁膜の上部で電極用導電層を介し
て行なわれる。不純物領域は電極用導電層と十分に広い
面積で接続され、かつ配線層とは直接接続されない。し
たがって、不純物領域は配線層との接続のための余裕幅
を省略することができる。従って、不純物領域の拡散幅
を微小化することができる。さらに、第１電極用導電層
の一部を乗上げ構造にすることによって、有効導電断面
積を維持しつつチャネル領域の幅を縮小化することがで
きる。

また、一般に素子構造の微細化に伴なってチャネル長の
縮小化が行なわれ、不純物領域近傍での電界集中が増大
し、これに伴なっていわゆるショートチャネル効果の発
生が大きな問題となっていた。しかし、本発明における
半導体装置は、不純物領域を相対的に高濃度の不純物領
域と、これに連なる相対的に低濃度の不純物領域との２
重構造とし、不純物の濃度分布をなだらかに形成するい
わゆるＬＤＤ構造を構成している。したがって、チャネ
ル長の縮小化に伴なう電界集中を緩和し、これによって
ショートチャネル効果の発生を抑制し、これによってチ
ャネル長の縮小化を実現させている。

このように、本発明における半導体装置は、不純物領域
の表面上に形成した電極用導電層を用いて配線層との接
続を図る構造、チャネル領域上に形成されるゲート電極
用導電層を電極用導電層の上部に一部が乗上げた構造お
よびいわゆるＬＤＤ構造を有する不純物領域とを兼備え
ることによっていわゆるショートチャネル効果などの発
生を生じることなく、素子構造を微細化することができ
る構造を実現している。

また、本発明による製造方法は、半導体基板上の形成し
た酸化膜の一部をエッチバック法と選択的なエツチング
除去法を用いて開口部に反転させ、この開口部を利用し
て不純物を半導体基板中に導入している。したがって、
酸化膜の膜厚を制御することにより不純物領域の幅を制
御することができ、微細な加工に適する。さらに、不純
物領域を形成後、その上部に第２電極用導電層を形成す
るため、不純物領域と第２電極用導電層の一部とが重ね
合わされた位置関係を容易に設定することができる。

［実施例］ 以下、本発明の一実施例について図を用いて詳細に説明
する。

第１図は、本発明の一実施例によるいわゆるＰＳＤトラ
ンジスタの断面構造を示す断面構造図である。

第１図を参照して、シリコン基板１の主表面の所定領域
に素子分離用の厚い酸化膜からなるフィールド酸化膜２
が形成されている。さらに、フィールド酸化膜２に囲ま
れたシリコン基板１表面には互いに間を隔てたソース領
域３およびドレイン領域４が形成されている。ソース領
域３およびドレイン領域４は相対的に高濃度のｎ＋不純
物領域３ａ、４ａと、相対的に低濃度のｎ−不純物領域
３ｂ、４ｂとからなるいわゆるＬＤＤ構造を構成してい
る。ソース領域３およびドレイン領域４の表面にはポリ
シリコンからなるソースおよびドレイン電極用導電層１
６．１７が形成されている。

ソースおよびドレイン電極用導電層１６．１７は、フィ
ールド酸化膜２の上部にまで延びて形成されている。さ
らに、ソースおよびドレイン電極用導電層１６．１７に
は、シリコン基板１と反対の導電型を有する不純物が１
種類あるいは複数の種類添加されている。さらに、シリ
コン基板１表面上にはゲート酸化膜８を介してゲート電
極７が形成されている。ゲート電極７はその一部が絶縁
膜６を介してソースおよびドレイン電極用導電層１６゜
１７の上部に乗上げた構造を有しいる。また、ゲート電
極７のゲート酸化膜８上に位置する部分は、ソース・ド
レイン領域３，４のｎ−不純物領域３ｂ、４ｂの一部を
覆うような位置関係で構成されている。このように、第
１図に示されたトランジスタは、ポリシリコンからなる
ソースＯドレイン電極用導電層１６．１７とを備えたい
わゆるＰＳＤトランジスタ構造と、さらにいわゆるＬＤ
Ｄ構造とを備えている。そして、ＰＳＤ）ランジスタ構
造により構造的にトランジスタの縮小化を可能とし、さ
らにＬＤＤ構造により縮小化に伴なうショートチャネル
効果の発生を抑制している。そして、この２つの構造を
結合することにより高信頼性を維持した微細構造のトラ
ンジスタを実現できる。

次に、第１図に示したＰＳＤ）ランジスタの製造工程に
ついて図を用いて説明する。第２Ａ図ないし第２１図は
、上記のＰＳＤ）ランジスタの製造工程を示す製造工程
断面図である。

まず、第２’Ａ図において、Ｐ型シリコン基板１の主表
面の所定領域にＬＯＧＯＳ　（Ｌｏｃａ　１Ｏｘｉｄａ
ｔｔｏｎ　　ｏｆ　　５ｉｌｉｃｏｎ）法を用いて素子
分離用のフィールド酸化膜２を形成する。

次に、第２Ｂ図に示すように、ｐ型シリコン基板１表面
およびフィールド酸化膜２の表面上にＣＶＤ　（Ｃｈｅ
ｍｉｃａｌ　　Ｖａｐｏｒ　　Ｄｅｐ。

ｓ　ｉ　ｔ　ｉ　ｏｎ）法を用いてポリシリコン層１８
を堆積する。さらに、ポリシリコン層１８中にｎ型不純
物イオン１９をイオン注入する。ｎ型不純物イオンとし
ては、たとえばリン（Ｐ）やヒ素（ＡＳ）などが用いら
れる。

次に、第２Ｃ図に示すように、フォトリソグラフィ法お
よびエツチング法を用いてポリシリコン層１８を所定の
形状にパターニングする。これによってソース電極用導
電層１６とドレイン電極用導電層１７とが形成される。

さらに、第２Ｄ図に示すように、シリコン基板１表面お
よびソース−ドレイン電極用導電層１６゜１７の表面上
にＣＶＤ法を用いてシリコン酸化膜２０を堆積する。こ
のシリコン酸化膜２０の膜厚は後工程においてｎ−不純
物領域３ｂ、４ｂの拡散幅と、ゲート電極７とのオーバ
ラップ領域の規定において重要である。この膜厚に関し
ては後工程において説明する。

さらに、第２Ｅ図に示すように、シリコン酸化膜２０の
表面上にフォトレジスト２１を塗布する。

フォトレジスト２１はその表面が平坦になるように厚く
塗布される。

その後、第２Ｆ図に示すように、フォトレジスト２１を
エッチバックしシリコン酸化膜２ｏの表面を露出させる
。このエッチバック処理は特ニソース電極用導電層１６
とドレイン電極用導電層１７との間に位置するシリコン
酸化膜２ｏの表面が露出するまで行なわれる。

その後、第２Ｇ図に示すように、エッチバック処理によ
り残余したフォトレジスト２１をマスクとしてシリコン
酸化膜２０をエツチング除去し、フォトレジスト２１と
ソースおよびドレイン電極用導電層１６．１７との間に
シリコン基板１表面に達する開口部２２を形成する。こ
のエツチングは、フッ酸系溶液を用いたウェットエツチ
ングあるいはプラズマエツチングなどが用いられる。

さらに、第２Ｈ図に示すように、フォトレジスト２１お
よびソース・ドレイン電極用導電層１６゜１７をマスク
として、ｐ型シリコン基板１表面にｎ型不純物イオン２
３をイオン注入する。ｎ型不純物イオン２３はフォトレ
ジスト２１とソース・ドレイン電極用導電層１６．１７
との間に形成された開口部２２．２２を通してシリコン
基板１表面に注入される。これによって、トランジスタ
のソース・ドレイン領域３，４を構成する低濃度のｎ−
不純物領域３ｂ、４ｂが形成される。このｎ−不純物領
域３ｂ、４ｂの拡散幅は開口部２２の開口幅によって規
定される。すなわち、第２Ｄ図を用いて説明した工程で
堆積されたシリコン酸化膜２０の膜厚によって規定され
る。

次に、第２１図に示すように、ソース・ドレイン電極用
導電層１６．１７の間に形成されたフォトレジスト２１
およびシリコン酸化膜２０をエツチング除去する。

そして、第２１図に示すように、熱酸化法を用いてシリ
コン基板１表面上にゲート酸化膜８を形成し、同時にソ
ース・ドレイン電極用導電層１６゜１７の表面上にゲー
ト酸化膜８より膜厚の厚い絶縁膜６を形成する。ソース
・ドレイン電極用導電層１６．１７は上記したようにｎ
型不純物を含んでいる。この不純物はポリシリコンから
なるソース・ドレイン電極用導電層１６．．１７の表面
での酸化膜形成反応を助長する働きがある。したがって
、同一の熱酸化処理によってゲート酸化膜８は相対的に
薄く絶縁膜６は相対的に厚く形成することができる。次
に、熱処理を施し、ソース・ドレイン電極用導電層１６
．１７中に含まれるｎ型不純物をｐ型シリコン基板１中
へ熱拡散させる。この処理によってソースやドレイン領
域３，４を形成する相対的に高濃度のｎ＋不純物領域３
ａ、４ａが形成される。

さらに、ゲート酸化膜８および絶縁膜６の表面上にポリ
シリコン層を堆積した後、フォトリソグラフィ法および
エツチング法を用いて所定の形状にパターニングする。

このパターニング工程によってゲート電極７が形成され
る。ゲート電極７とｎ−不純物領域３ｂ、４ｂとの重な
り領域は、ソース・ドレイン電極用導電層１６．１７の
開口部側面に形成される絶縁膜６の膜厚によって規定さ
れる。言換えると、この重なり量は絶縁膜６の膜厚と上
記した開口部２２の幅との差によって規定される。した
がって、上記の製造方法により形成されるいわゆるゲー
トオーバラップタイプのＬＤＤ構造は、第２Ｄ図で示し
た工程で形成されるシリコン酸化膜２０の膜厚と、第２
１図で示した工程で形成される絶縁膜６との膜厚差を制
御することにより、任意のゲートオーバラップタイプの
ＬＤＤ構造を形成することができる。

なお、第２１図に示した工程の後、さらに層間絶縁膜の
形成工程と、ソース・ドレイン電極用導電層１６．１７
と、配線層との接続工程が行なわれる（ここでは図示を
省略している）。

このように、本発明によるＰＳＤトランジスタの製造方
法では、所定の膜厚に形成したシリコン酸化膜をエッチ
バック法と、さらに選択的なエツチング除去方法を用い
て開口部に反転させ、この開口部を利用してシリコン基
板中に不純物を導入している。このような方法を用いる
ことにより不純物領域の拡散幅を能動的に制御すること
が可能となる。さらに、その後の絶縁膜６およびゲート
電極７の製造工程により容易にゲートオーバラップタイ
プのＰＳＤ）ランジスタ構造を製造することができる。

なお、上記実施例においてはトランジスタ構造がＰ型シ
リコン基板１表面に形成される場合について説明したが
、このようなトランジスタ構造はたとえばシリコン基板
上に形成されたｐ型ウェル領域を用いて形成しても構わ
ない。

さらに、上記実施例においては、ｎチャネルトランジス
タについて説明したが、ｎチャネルトランジスタに対し
ても本発明を適用できることは言うまでもない。

［発明の効果］ 以上のように、本発明によれば、不純物領域の表面上に
形成した電極用導電層と、この電極用導電層の上部に一
部が乗上げたゲート電極構造とを有するいわゆるＰＳＤ
Ｉ−ランジスタ構造に加え、さらに高濃度の不純物領域
と低濃度の不純物領域とがオフセットされた構造からな
るいわゆるＬＤＤ構造とを結合して構成されたトランジ
スタ構造を有している。したがって、素子構造の微細化
に伴なうショートチャネル効果等の悪影響を生じること
なく素子構造を微細化することができる半導体装置を実
現できる。

さらに、本発明の半導体装置の製造方法によれば、シリ
コン基板上に形成される酸化膜の一部を反転させて形成
した開口を利用して基板中に不純物領域を形成し、さら
にその後ゲート電極を構成するような工程を用いること
により、いわゆるゲートオーバラップタイプのしＤＤト
ランジスタを容易に製造することができる。

【図面の簡単な説明】

第１図は、本発明の一実施例によるＰＳＤ）ランジスタ
の断面構造を示す断面構造図である。第２Ａ図、第２Ｂ
図、第２Ｃ図、第２Ｄ図、第２Ｅ図、第２Ｆ図、第２Ｇ
図、第２Ｈ図、第２Ｉ図および第２１図は、第１図に示
したＰＳＤトランジスタの製造方法を示す製造工程断面
図である。 第３図は、従来のＰＳＤトランジスタの断面構造を示す
断面構造図である。また、第４図は、従来のいわゆるゲ
ートオーバラップタイプのＬＤＤトランジスタの断面構
造を示す断面構造図である。 第５図は、第４図に示すＬＤＤ）ランジスタの不純物領
域を形成する工程を説明した製造工程断面図である。 第６図は、従来のさらに他のゲートオーバラップタイプ
のしＤＤトランジスタの断面構造を示す断面構造図であ
る。そして、第７Ａ図、第７Ｂ図は、第６図に示すトラ
ンジスタの主要な製造工程を示す製造工程断面図である
。 第８Ａ図および第８Ｂ図は、従来のさらに他のゲートオ
ーバラップタイプのＬＤＤ）ランジスタの断面構造およ
び主要な製造工程を示す製造工程断面図および断面構造
図である。 図において、１はｐ型シリコン基板、３はソース領域、
３ａはソースのｎ十不純物領域、３ｂはソースのｎ−不
純物領域、４はドレイン領域、４ａはドレインのｎ＋不
純物領域、４ｂはドレインのｎ−不純物領域、６は絶縁
膜、７はゲート電極、８はゲート酸化膜、１６はソース
電極用導電層、１７はドレイン電極用導電層、２１はフ
ォトレジストを示している。 なお、図中、同一符号は同一または相当部分を示す。 代 理 人 大 工ゴ 増 雄 第２Ｄ図 第２Ｅ図 第１図 第２Ｈ図 第３図 ８４−聞 萬Ｓ図 第６図 第７八図 第７Ｂの

Claims (2)

【特許請求の範囲】
1. （１）一方の電極用導電層が他方の電極用導電層の上に
   乗上げた構造を有している半導体装置であって、 主表面を有し、その内部に第１導電型の不純物領域と第
   ２導電型の不純物領域とを含む半導体基板と、 前記第１導電型の不純物領域の表面上に積層された第１
   電極用導電層と、 前記第２導電型の不純物領域の表面上に積層された第２
   電極用導電層と、 前記第１電極用導電層と前記第２電極用導電層との間に
   形成される絶縁膜とを備え、 前記第２電極用導電層の一部は、前記第１電極用導電層
   の表面上に前記絶縁膜を介して乗上げた構造を有し、 前記第１導電型の不純物領域は、前記第１電極用導電層
   に自己整合する相対的に高濃度の不純物領域と、 前記高濃度の不純物領域に連なり、前記第２電極用導電
   層の下部領域に向かって延びた相対的に低濃度の不純物
   領域とを含む、半導体装置。
2. （２）半導体基板上に不純物を含む第１の多結晶シリコ
   ン層を形成する工程と、 前記第１の多結晶シリコン層をエッチングし、前記半導
   体基板に達する所定の開口部を形成する工程と、 前記所定の開口部の底面と内側面と前記第１多結晶シリ
   コン層上に第１の絶縁膜を形成する工程と、 前記第１の絶縁膜上にレジストを塗布する工程と、 前記レジストをエッチングし、前記第１の絶縁膜のうち
   の前記開口部の底面および側面にのみ接して形成された
   部分に接する領域にのみ前記レジストを残余する工程と
   、 前記レジストをマスクとして前記第１絶縁膜をエッチン
   グし、少なくとも前記第１の多結晶シリコン層と前記レ
   ジストとの間に前記半導体基板表面に達する貫通部を形
   成する工程と、 前記貫通部を通して前記半導体基板中に不純物を導入し
   、低濃度の不純物領域を形成する工程と、前記開口部内
   に形成された前記レジストおよび前記第１絶縁膜の一部
   を除去する工程と、 前記第１多結晶シリコン層の内部に含まれる不純物を前
   記半導体基板中に拡散し、高濃度の不純物領域を形成す
   る工程と、 前記開口部の底面と内側面および前記第１多結晶シリコ
   ン層の表面上に第２絶縁膜を形成する工程と、 前記第２絶縁膜の表面上に第２多結晶シリコン層を形成
   し、前記第２多結晶シリコン層の一部が前記第１多結晶
   シリコン層の上部に乗上げた形状にパターニングする工
   程とを備えた半導体装置の製造方法。