KR100286341B1 - 모스트랜지스터제조방법 - Google Patents
모스트랜지스터제조방법 Download PDFInfo
- Publication number
- KR100286341B1 KR100286341B1 KR1019980017867A KR19980017867A KR100286341B1 KR 100286341 B1 KR100286341 B1 KR 100286341B1 KR 1019980017867 A KR1019980017867 A KR 1019980017867A KR 19980017867 A KR19980017867 A KR 19980017867A KR 100286341 B1 KR100286341 B1 KR 100286341B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- gate
- drain
- mos transistor
- substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 150000002500 ions Chemical class 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 25
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000001301 oxygen Substances 0.000 claims abstract description 19
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000011261 inert gas Substances 0.000 claims abstract description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 7
- -1 nitrogen ion Chemical class 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- 230000002265 prevention Effects 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 abstract description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 12
- 150000001875 compounds Chemical class 0.000 abstract description 10
- 239000007789 gas Substances 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 abstract 1
- 238000000137 annealing Methods 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonium chloride Substances [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 종래 모스 트랜지스터 제조방법은 게이트와 고농도 소스 및 드레인의 상부에 살리사이드층을 형성하는 과정에서 산소의 영향으로 복합화합물이 형성되고, 그 복합화합물에 의해 Ni이온이 불균일하게 확산되어 결국 살리사이드층의 하부가 불균일하게 형성됨으로써, 누설전류가 발생하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판의 상부에 게이트를 형성하고, 그 게이트 측면 기판하부에 측벽을 이용하여 상호 구분되는 저농도 소스 및 드레인과 고농도 소스 및 드레인을 형성하는 영역형성단계와; 상기 고농도 소스 및 드레인과 게이트의 상부에 Ni층을 증착하는 Ni증착단계와; 상기 Ni층이 형성된 기판을 불활성기체 분위기에서 열처리하여 상기 Ni층에 포함된 Ni이온을 상기 게이트와 고농도 소스 및 드레인의 상부로 확산시켜 살리사이드층을 형성하는 살리사이드층 형성단계를 포함하는 모스 트랜지스터 제조방법에 있어서, 상기 Ni증착단계에서 증착한 Ni층의 상부에 산소반응 방지이온을 주입하는 이온주입단계를 더 포함하여 그 Ni층에 산소반응 방지이온을 주입하여 살리사이드층을 형성하는 과정에서 산소에 의한 화합물 발생을 방지함으로써, 그 살리사이드층의 하부를 균일하게 형성하여 누설전류의 발생을 막아 모스 트랜지스터의 특성 및 신뢰도를 향상시키는 효과가 있다.
Description
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 특히 Ni실리사이드를 이용하여 모스 트랜지스터의 단채널효과(SHORT CHANNEL EFFACT)를 방지하는데 적당하도록 한 모스 트랜지스터 제조방법에 관한 것이다.
일반적으로, 모스 트랜지스터가 고집적화됨에 따라 단채널효과를 방지하기 위해 금속 실리사이드(SILICIDE)를 게이트와 소스 및 드레인의 상부에 형성하였으며, 이러한 실리사이드는 게이트와 소스 및 드레인의 접합저항을 크게 개선하는 것으로, 초기에는 화학기상증착(CVD)법을 이용하여 직접 실리사이드를 증착하여 사용하였으나, 비용이 많이 들어, 셀프어라인드 실리사이드(살리사이드, SALICIDE)를 제조하는 방법이 개발되었다. 살리사이드를 제조하는 방법은 금속을 증착하고, 그 금속을 열처리 함으로써, 그 하부의 실리콘과 반응시켜 실리사이드층을 형성하는 방법이다.
이와 같은 실리사이드층을 형성할 때 사용하는 금속으로는 Ti, Co, Ni가 사용되고 있다. 현재 주로 사용되고 있는 금속은 양산성과 제어가 용이한 Ti이나, Ti는 그 특성상 원자간에 뭉치는 성질이 있어 단선되는 현상이 발생하며, 비저항이 큰 특성이 있어 0.5 mu m이하에서는 사용할 수 없게 된다. 또한, Co는 실리콘기판의 소모량이 많아 이후의 고온공정에서 그 특성이 변화하거나, 손상되는 문제점이 있다.
이와 같은 점을 감안할 때 미세선폭을 구현하기 위해서는 Ni를 사용하는 것이 유리하지만 실리사이드 반응시 존재하는 산소가 실리사이드 반응에 개입하면서 Si-O-Ni-As로 구성되는 화합물을 형성하며, 이에 따라 실리콘기판의 깊이 방향으로 불균일한 실리사이드가 형성되며, 접합누설전류가 큰 문제점이 있었으며, 이와 같은 Ni실리사이드를 갖는 종래 모스 트랜지스터 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1a 내지 도1e는 종래 모스 트랜지스터 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 게이트산화막과 게이트전극을 증착하고, 패터닝하여 게이트(2)를 형성하고, 그 게이트(2) 측면에 노출된 기판(1)에 저농도 불순물 이온을 이온주입하여 저농도 소스 및 드레인(3)을 형성하는 단계(도1a)와; 상기 게이트(2)가 형성된 기판(1)의 상부전면에 산화막을 증착하고, 건식식각하여 상기 게이트(2)의 측면에 측벽(4)을 형성한 후, 그 측벽(4)의 측면 기판(1) 하부에 고농도 불순물 이온을 이온주입하여 고농도 소스 및 드레인(5)을 형성하는 단계(도1b)와; 상기 게이트(2)와 측벽(4)이 그 상부에 형성된 기판(1)의 상부전면에 Ni이온을 스퍼터링하여 Ni층(6)을 형성하는 단계(도1c)와; 상기 Ni층(6)이 증착된 기판(1)을 열처리하여, 상기 Ni층(6)을 이루는 Ni이온의 일부가 상기 게이트(2)와 고농도 소스 및 드레인(5)의 상부일부로 확산되도록 하여 살리사이드층(7)을 형성하는 단계(도1d)와; 상기 확산되지 않은 Ni층(6)을 제거하는 단계(도1e)로 구성된다.
이하, 상기와 같은 종래 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 기판(1)의 상부에 필드산화막(도면 미도시)을 증착하여, 소자가 형성될 액티브영역을 정의한 후, 그 액티브영역의 상부에 게이트 산화막과 다결정실리콘을 순차적으로 증착한 후, 사진식각공정을 통해 상기 액티브영역의 중앙에 위치하는 게이트(2)를 형성한다.
그 다음, 상기 게이트(2)의 양측면 기판(1)의 하부에 저농도 불순물 이온을 이온주입하여 저농도 소스 및 드레인(3)을 형성한다.
그 다음, 도1b에 도시한 바와 같이 상기 저농도 소스 및 드레인(3)과 게이트(2)의 상부전면에 화학기상증착을 통해 산화막을 증착한 후, 그 산화막을 건식식각하여 상기 게이트(2)의 측면에 측벽(4)을 형성한다.
그 다음, 상기 측벽(4)을 이온주입마스크로 사용하는 고농도 불순물 이온의 이온주입공정으로, 상기 측벽(4)의 측면 기판(1)하부에 고농도 소스 및 드레인(5)을 형성한다.
그 다음, 도1c에 도시한 바와 같이 상기 측벽(4), 게이트(2), 고농도 소스 및 드레인(5)의 상부전면에 Ni를 스퍼터링법을 이용하여 증착함으로써, Ni층(6)을 형성한다.
그 다음, 도1d에 도시한 바와 같이 불활성 기체분위기에서 700~800℃로 상기 Ni층(6)이 증착된 기판(1)을 열처리하여, 그 Ni층(6)에 포함된 Ni이온이 상기 게이트(2)와 고농도 소스 및 드레인(5)의 상부일부로 확산되도록 하여 살리사이드층(7)을 형성한다.
이와 같은 과정에서, 열처리의 기체 분위기에 포함된 산소에 의해 상기 고농도 소스 및 드레인(5)의 상부에는 Si-O-Ni-이온주입한 불순물이온의 복합화합물이 발생되며, 이와 같은 화합물에 의해 형성되는 살리사이드층(7)은 게이트(2)와 고농도 소스 및 드레인(5)의 하부로 불균일한 Ni이온의 확산에 의해 불규칙적인 형태가되며, 이는 누설전류를 발생시키게 된다.
그 다음, 도1e에 도시한 바와 같이 상기 살리사이드층(7)의 상부에 잔존하는 Ni층(6)을 암모니아 수용액을 이용하여 제거함으로써, 모스 트랜지스터 제조를 완료하게 된다.
상기한 바와 같이 종래 모스 트랜지스터 제조방법은 게이트와 고농도 소스 및 드레인의 상부에 살리사이드층을 형성하는 과정에서 산소의 영향으로 복합화합물이 형성되고, 그 복합화합물에 의해 Ni이온이 불균일하게 확산되어 결국 살리사이드층의 하부가 불균일하게 형성됨으로써, 누설전류가 발생하여 모스 트랜지스터의 특성이 열화되며, 신뢰도가 감소하는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 살리사이드층을 형성하는 과정에서 산소의 유입을 방지할 수 있는 모스 트랜지스터 제조방법을 제공함에 그 목적이 있다.
도1a 내지 도1e는 종래 모스 트랜지스터의 제조공정 수순단면도.
도2a 내지 도2f는 본 발명 모스 트랜지스터의 제조공정 수순단면도.
***도면의 주요 부분에 대한 부호의 설명***
1:기판 2:게이트
3:저농도 소스 및 드레인 4:측벽
5:고농도 소스 및 드레인 6:Ni층
7:살리사이드층
상기와 같은 목적은 기판의 상부에 게이트를 형성하고, 그 게이트 측면 기판하부에 측벽을 이용하여 상호 구분되는 저농도 소스 및 드레인과 고농도 소스 및 드레인을 형성하는 영역형성단계와; 상기 고농도 소스 및 드레인과 게이트의 상부에 Ni층을 증착하는 Ni증착단계와; 상기 Ni층이 형성된 기판을 불활성기체 분위기에서 열처리하여 상기 Ni층에 포함된 Ni이온을 상기 게이트와 고농도 소스 및 드레인의 상부로 확산시켜 살리사이드층을 형성하는 살리사이드층 형성단계를 포함하는 모스 트랜지스터 제조방법에 있어서, 상기 Ni증착단계에서 증착한 Ni층의 상부에 산소반응 방지이온을 주입하는 이온주입단계를 더 포함하여 살리사이드층의 형성시 산소의 유입을 방지함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2a 내지 도2f는 본 발명 모스 트랜지스터 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 게이트(2)를 형성하고, 그 게이트(2)의 측면 하부 기판(1)에 저농도 불순물 이온을 이온주입하여 저농도 소스 및 드레인(3)을 형성하는 단계(도2a)와; 상기 저농도 소스 및 드레인(3)과 게이트(2)의 상부전면에 산화막을 증착하고, 건식식각하여 상기 게이트(2)의 측면에 측벽(4)을 형성한 후, 그 측벽(4)의 측면 기판(1) 하부에 고농도 불순물 이온을 이온주입하여 고농도 소스 및 드레인(5)을 형성하는 단계(도2b)와; 상기 고농도 소스 및 드레인(5)과 측벽(4) 및 게이트(2)의 상부전면에 Ni이온을 스퍼터링하여 Ni층(6)을 형성하는 단계(도2c)와; 상기 Ni층(6)의 상부에 질소이온을 이온주입하는 단계(도2d)와; 열처리공정을 통해 상기 Ni층(6)의 Ni이온을 확산시켜, 상기 게이트(2)와 고농도 소스 및 드레인(5)의 상부에 살리사이드층(7)을 형성하는 단계(도2e)와; 상기 살리사이드층(7)의 상부에 잔존하는 Ni층(6)을 제거하는 단계(도2f)로 구성된다.
이하, 상기와 같은 본 발명 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.
먼저, 도2a와 도2b에 도시한 바와 같이 종래와 동일한 방법으로, 기판(1)에 액티브영역을 정의하고, 그 액티브영역의 중앙부에 게이트(2)를 형성한 다음, 그 게이트(2)의 측면 기판(1) 하부에 저농도 소스 및 드레인(3)을 형성하고, 측벽(4)을 이용하여 고농도 소스 및 드레인(5)을 형성한다.
그 다음, 도2c에 도시한 바와 같이 상기 형성한 게이트(2), 측벽(4), 고농도 소스 및 드레인(5)의 상부에 Ni이온을 스퍼터링하여 Ni층(6)을 증착한다.
그 다음, 도2d에 도시한 바와 같이 상기 증착한 Ni층(6)에 산소와 반응하지 않는 질소 등의 산소반응 방지이온을 이온주입한다. 이와 같이 질소이온을 상기 Ni층(6)에 이온주입하면, Ni층(6)을 열처리하는 과정에서 유입되는 산소의 영향으로 화합물이 발생되는 것을 방지할 수 있다.
그 다음, 도2e에 도시한 바와 같이 상기 Ni층(6)이 증착된 기판(1)을 불활성기체 분위기에서 750~800℃로 가열하여 Ni층(6)에 포함된 Ni이온을 게이트(2)와 고농도 소스 및 드레인(5)의 상부영역으로 확산시켜 살리사이드층(7)을 형성한다.
이때, 상기 설명한 바와 같이 불활성기체 분위기에 포함된 산소에 의해 복합화합물이 발생하는 것을 상기 Ni층(6)에 이온주입한 질소이온에 의해 방지할 수 있으며, 이와 동일한 효과를 나타내기 위해서는 상기 Ni층(6)에 질소이온을 이온주입하지 않고, 상기 열처리과정에서 사용하는 기체 분위기는 불활성 기체 분위기가 아닌 암모니아 기체 분위기를 사용하여 근본적으로 산소의 유입을 방지할 수 있다.
이와 같이 상기 복합화합물의 발생을 방지하면, 상기 살리사이드층(7)은 Ni이온의 고른 확산으로 그 하부가 균일하게 형성되며, 이에 따라 누설전류의 발생을 방지할 수 있다.
그 다음, 상기 살리사이드층(7)의 상부에 잔존하는 Ni층(6)을 제거하여 모스 트랜지스터 제조를 완료하게 된다.
상기한 바와 같이 본 발명은 Ni층을 형성하고, 열처리하여 살리사이드층을 형성하는 과정에서, 그 Ni층에 산소반응 방지이온을 주입하거나 열처리과정에서의 기체분위기를 산소를 포함하지 않는 암모니아 기체분위기를 사용하여 살리사이드층을 형성하는 과정에서 산소에 의한 화합물 발생을 방지함으로써, 그 살리사이드층의 하부를 균일하게 형성하여 누설전류의 발생을 막아 모스 트랜지스터의 특성 및 신뢰도를 향상시키는 효과가 있다.
Claims (2)
- 기판의 상부에 게이트를 형성하고, 그 게이트 측면 기판하부에 측벽을 이용하여 상호 구분되는 저농도 소스 및 드레인과 고농도 소스 및 드레인을 형성하는 영역형성단계와; 상기 고농도 소스 및 드레인과 게이트의 상부에 Ni층을 증착하는 Ni증착단계와; 상기 Ni층이 형성된 기판을 불활성기체 분위기에서 열처리하여 상기 Ni층에 포함된 Ni이온을 상기 게이트와 고농도 소스 및 드레인의 상부로 확산시켜 살리사이드층을 형성하는 살리사이드층 형성단계를 포함하는 모스 트랜지스터 제조방법에 있어서, 상기 Ni증착단계에서 증착한 Ni층의 상부에 산소반응 방지이온을 주입하는 이온주입단계를 더 포함하여 된 것을 특징으로 하는 모스 트랜지스터 제조방법.
- 제 1항에 있어서, 상기 산소반응 방지이온은 질소이온인 것을 특징으로 하는 모스 트랜지스터 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980017867A KR100286341B1 (ko) | 1998-05-18 | 1998-05-18 | 모스트랜지스터제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980017867A KR100286341B1 (ko) | 1998-05-18 | 1998-05-18 | 모스트랜지스터제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990085452A KR19990085452A (ko) | 1999-12-06 |
KR100286341B1 true KR100286341B1 (ko) | 2001-05-02 |
Family
ID=37514725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980017867A KR100286341B1 (ko) | 1998-05-18 | 1998-05-18 | 모스트랜지스터제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100286341B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101024637B1 (ko) * | 2003-07-18 | 2011-03-25 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
-
1998
- 1998-05-18 KR KR1019980017867A patent/KR100286341B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990085452A (ko) | 1999-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4753898A (en) | LDD CMOS process | |
US7666762B2 (en) | Method for fabricating semiconductor device | |
KR100198652B1 (ko) | 반도체 소자의 전극형성방법 | |
KR100286341B1 (ko) | 모스트랜지스터제조방법 | |
KR100313089B1 (ko) | 반도체소자의제조방법 | |
KR100223736B1 (ko) | 반도체 소자 제조 방법 | |
US5994737A (en) | Semiconductor device with bird's beak | |
KR100396691B1 (ko) | 반도체 소자의 살리사이드층 형성 방법 | |
JP3033525B2 (ja) | 半導体装置の製造方法 | |
KR20000042866A (ko) | 반도체 소자의 제조방법 | |
KR19980070637A (ko) | 반도체 장치 및 그의 제조 방법 | |
JPH03209834A (ja) | Mis型半導体装置の製造方法 | |
KR100402105B1 (ko) | 반도체 소자의 제조 방법 | |
KR100255008B1 (ko) | 반도체장치의 제조방법 | |
KR100256528B1 (ko) | 반도체 장치 제조방법 | |
US6958299B2 (en) | Methods of manufacturing semiconductor devices | |
KR100514516B1 (ko) | 듀얼 게이트 절연막 제조 방법 | |
KR100273323B1 (ko) | 반도체소자 및 그 제조방법 | |
KR100690996B1 (ko) | 반도체 소자의 게이트 제조방법 | |
KR20010045138A (ko) | 반도체 장치 제조방법 | |
KR20000074473A (ko) | 반도체소자의 실리사이드 형성방법 | |
KR20020058359A (ko) | 소오스 드레인영역 고온열처리방법 | |
KR950008259B1 (ko) | 반도체 소자의 엘디디(ldd) 제조 방법 | |
KR100223918B1 (ko) | 반도체 소자의 구조 및 제조방법 | |
JPH04346476A (ja) | Mos型fetの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |