KR20020058359A - 소오스 드레인영역 고온열처리방법 - Google Patents

소오스 드레인영역 고온열처리방법 Download PDF

Info

Publication number
KR20020058359A
KR20020058359A KR1020000086427A KR20000086427A KR20020058359A KR 20020058359 A KR20020058359 A KR 20020058359A KR 1020000086427 A KR1020000086427 A KR 1020000086427A KR 20000086427 A KR20000086427 A KR 20000086427A KR 20020058359 A KR20020058359 A KR 20020058359A
Authority
KR
South Korea
Prior art keywords
source
heat treatment
gate
drain region
semiconductor substrate
Prior art date
Application number
KR1020000086427A
Other languages
English (en)
Inventor
박성훈
기영종
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000086427A priority Critical patent/KR20020058359A/ko
Publication of KR20020058359A publication Critical patent/KR20020058359A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은, 트랜지스터의 소오스 드레인영역 고온열처리방법에 관한 것으로서, 특히, 반도체기판 상에 게이트산화막, 게이트도전층, 하드마스크 및 반사방지막을 적층하고, 마스킹 식각으로 게이트를 형성한 후, 반도체기판의 활성영역에 이온을 주입하여 LDD이온주입영역을 형성하고, 게이트의 양측면에 스페이서막을 형성한 후 재차 활성영역에 이온을 주입하여 소오스/드레인영역을 형성한 후, 고온 및 고압으로 급속열처리공정을 진행하여서 주입된 도펀트가 확산되는 것을 효율적으로 방지하도록 하는 매우 유용하고 효과적인 발명에 관한 것이다.

Description

소오스 드레인영역 고온열처리방법 {Method For Treatment The Temperature Of Source/Drain Region}
본 발명은 반도체소자의 트랜지스터 제조방법에 관한 것으로, 특히, 반도체기판 상에 게이트산하막, 게이트도전층, 하드마스크 및 반사방지막을 적층하고, 마스킹 식각으로 게이트를 형성한 후, 반도체기판의 활성영역에 이온을 주입하여 LDD이온주입영역을 형성하고, 게이트의 양측면에 스페이서막을 형성한 후 재차 활성영역에 이온을 주입하여 소오스/드레인영역을 형성한 후, 고온 및 고압으로 급속열처리공정을 진행하여서 주입된 도펀트가 확산되는 것을 효율적으로 방지하도록 하는 소오스 드레인영역 고온열처리방법에 관한 것이다.
일반적으로, 반도체소자의 게이트전극은 도핑된 다결정실리콘이 가장 많이 사용되고 있으며 반도체소자의 고집적화가 이루어지면서 티타늄 및 텅스텐으로 된 금속층을 많이 사용하고 있는 실정이다.
즉, 이러한 다결정실리콘을 이용한 게이트전극은 공정이 안정하다는 장점이 있지만 다결정실리콘의 높은 비저항으로 인해 디자인룰(design rule)이 작아짐에 따라 소자의 동작속도 향상에 문제가 된다.
이러한 문제점을 해결하기 위하여, 비저항이 낮은 텅스텐 등의 고융점금속을 게이트전극으로 사용하는 방법이 제안되고 있다.
한편, 최근에는 게이트 전극의 선폭이 0.13㎛를 갖는 고집적 반도체소자(1기가급)가 제조되어서 실용화되므로 인하여 게이트전극의 도전층으로서, 폴리실리콘층과 텅스텐층을 복합적으로 사용하는 공정을 도입하여 사용하고 있다.
도 1 내지 도 6은 일반적인 반도체소자의 트랜지스터 형성방법을 순차적으로 보인 도면이다.
도 1a에 도시된 바와 같이, 반도체기판(10) 상에 게이트산화막(15)), 텅스텐층 혹은 폴리실리콘층으로 된 게이트도전층(20), 하드마스크(25) 및 반사방지막(30)을 순차적으로 증착하도록 한다.
그리고, 도 2에 도시된 바와 같이, 상기 결과물 상에 감광막(35)을 적층한 후, 게이트가 형성될 부위를 차단하도록 감광막패턴을 형성한 후 마스킹식각공정으로 게이트를 형성하도록 한다.
상기 결과물에서 노출된 반도체기판(10) 상에 LDD 이온(37)을 주입하여서 일정한 졍션깊이를 갖는 LDD이온주입영역(39)을 형성하도록 한다.
그리고, 도 3에 도시된 바와 같이, 상기 결과물 상에 산화막(39)을 적층하도록 한다.
그리고, 도 4에 도시된 바와 같이, 상기 산화막(39)을 블랭킷식각으로 게이트의 양측면에 라운드형상으로 형성되는 스페이서막(40)을 형성하도록 한다.
그리고, 도 5에 도시된 바와 같이, 상기 결과물에서 반도체기판(10)의 활성영역 상에 소오스/드레인이온(45)을 주입하여서 소오스/드레인영역(47)을 형성하도록 한다.
그리고, 도 6에 도시된 바와 같이, 상기 결과물을 급속열처리공정(50)을 진행하여서 주입된 소오스/드레인이온이 균일하고 최적의 상태로 고르게 분포하도록한다.
한편, 일반적인 트랜지스터를 제조하는 공정에서, 반도체장치가 점차적으로 고집적화됨에 따라, 얕은 졍션깊이와 낮은 비저항값(RS)을 요구하고 있다. 그러므로 게이트의 활성영역에 소오스/드레인이온을 주입한 후에 급속열처리공정을 진행하고 있다.
그런데, 현재 진해중인 급속열처리공정으로는 소오스/드레인영역에서 특히, P+ 소오스/드레인영역에서 얕은 졍션깊이를 유지하면서 낮은 비저항의 조건을 모두 만족하기가 어려워서 단지 양자의 조건을 최적화하기 위한 상태로 진행하고 있다.
즉, 급속열처리는 열처리온도와 시간을 최적화하는 조건으로 진행하는 데 소오스/드레인 비저항을 낮추기 위하여 도오즈량을 늘리거나 열처리시간과 온도를 늘리면 되지만 도오즈량을 늘이는 경우, 데미지(Damage)증가와 액티베이션(Activation)에 참여하지 않는 도펀트(Dophant)는 불순물로 남게 되며, 열처리 온도를 높이고, 시간을 늘리는 경우는 원하는 졍션을 얻을 수 없는 등의 문제점을 지닌다.
본 발명은 상기한 문제점을 감안하여 안출한 것으로서, 반도체기판 상에 게이트산화막, 게이트도전층, 하드마스크 및 반사방지막을 적층하고, 마스킹 식각으로 게이트를 형성한 후, 반도체기판의 활성영역에 이온을 주입하여 LDD이온주입영역을 형성하고, 게이트의 양측면에 스페이서막을 형성한 후 재차 활성영역에 이온을 주입하여 소오스/드레인영역을 형성한 후, 고온 및 고압으로 급속열처리공정을 진행하여서 주입된 도펀트가 확산되는 것을 효율적으로 방지하는 것이 목적이다.
도 1 내지 도 6은 종래의 반도체소자의 트랜지스터 형성방법을 순차적으로 보인 도면이다.
< 도면의 주요부분에 대한 부호의 설명 >
10 : 반도체기판15 : 게이트산화막
20 : 게이트도전층25 : 하드마스크
30 : 반사방지막35 : 감광막
37 : LDD이온주입40 : 스페이서막
45 : 소오스/드레인이온주입 50 : 급속열처리어닐링
이러한 목적은, 반도체기판 상에 게이트산화막, 게이트도전층, 하드마스크 및 반사방지막을 적층하는 단계와; 상기 단계 후에 감광막을 적층하여 마스크 식각공정으로 게이트를 형성한 후, 반도체기판의 활성영역에 LDD이온을 주입하여 LDD이온 주입영역을 형성하는 단계와; 상기 결과물 상에 산화막을 증착한 후, 식각으로 게이트의 양측에 스페이서막을 형성하는 단계와; 상기 결과물의 반도체기판의 활성영역 상에 소오스/드레인이온을 주입하여서 소오스/드레인영역을 형성하는 단계와; 상기 결과물에 고압을 가하는 상태로 급속열처리공정을 진행하여 소오스/드레인영역에 주입된 도펀트의 확산을 방지하는 단계를 포함하여 이루어진 소오스 드레인영역 고온열처리방법을 제공함으로써 달성된다.
그리고, 상기 급속열처리공정시, 760 ∼ 10000 torr범위의 압력에서 진행하도록 한다.
상기 급속열처리공정시, 550 ∼ 1200℃의 온도범위에서 진행하는 것이 바람직 하다.
그리고, 상기 급속열처리공정시, 5 ∼ 150초 동안 진행하는 것이 바람직 하다.
상기 급열처리공정시, 소오스가스로 N2, Ar, NH3, O2가스를 사용하고, 공급가스의 도오즈량을 1 ∼ 20slm으로 공급하여서 진행하도록 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하도록 한다.
본 발명의 소오스드레인영역 고온 열처리방법은 종래의 방법과 공정은 동일하므로 종래의 도면을 그대로 이용하도록 한다.
도 1에 도시된 바와 같이, 반도체기판(10) 상에 게이트산화막(15), 게이트도전층(20), 하드마스크(25) 및 반사방지막(30)을 적층하도록 한다.
그리고, 도 2에 도시된 바와 같이, 상기 단계 후에 감광막(35)을 적층하고 마스크 식각공정으로 게이트를 형성한 후, 반도체기판(10)의 활성영역에 LDD이온(37)을 주입하여 LDD이온 주입영역(38)을 형성하도록 한다.
그리고, 도 3 및 도 4에 도시된 바와 같이, 상기 결과물 상에 산화막(39)을 증착한 후 식각으로 게이트의 양측에 스페이서막(40)을 형성하도록 한다.
도 5에 도시된 바와 같이, 상기 결과물의 반도체기판(10)의 활성영역 상에 소오스/드레인이온(47)을 주입하여서 소오스/드레인영역(47)을 형성하도록 한다.
그리고, 도 6에 도시된 바와 같이, 상기 결과물에 고압을 가하는 상태로 급속열처리공정(50)을 진행하여 소오스/드레인영역(47)에 주입된 도펀트의 확산을 방지하도록 한다.
상기 급속열처리공정시, 760 ∼ 10000 torr범위의 압력에서 진행하도록 하고, 550 ∼ 1200℃의 온도범위에서 진행하도록 한다.
그리고, 상기 급속열처리공정시, 5 ∼ 150초 동안 진행하도록 하고, 상기 급속열처리공정시, 소오스가스로 N2, Ar, NH3, O2가스를 사용하고, 공급 가스의 도오즈량을 1 ∼ 20slm으로 공급하여서 진행하도록 한다.
이와 같이, 급속열처리 공정시에 고압을 가하여 진행하게 되면, 소오스/드레인영역에 주입된 이온이 다른 부분으로 확산되는 것을 방지하므로 비저항이 저하되는 것을 방지할 수 있다.
따라서, 상기한 바와 같이, 본 발명에 따른 트랜지스터의 소오스 드레인영역 고온열처리방법을 이용하면, 반도체기판 상에 게이트산화막, 게이트도전층, 하드마스크 및 반사방지막을 적층하고, 마스킹 식각으로 게이트를 형성한 후, 반도체기판의 활성영역에 이온을 주입하여 LDD이온주입영역을 형성하고, 게이트의 양측면에 스페이서막을 형성한 후 재차 활성영역에 이온을 주입하여 소오스/드레인영역을 형성한 후, 고온 및 고압으로 급속열처리공정을 진행하여서 주입된 도펀트가 확산되는 것을 효율적으로 방지하도록 하는 매우 유용하고 효과적인 발명이다.

Claims (5)

  1. 반도체기판 상에 게이트산화막, 게이트도전층, 하드마스크 및 반사방지막을 적층하는 단계와;
    상기 단계 후에 감광막을 적층하여 마스크 식각공정으로 게이트를 형성한 후, 반도체기판의 활성영역에 LDD이온을 주입하여 LDD이온 주입영역을 형성하는 단계와;
    상기 결과물 상에 산화막을 증착한 후, 식각으로 게이트의 양측에 스페이서막을 형성하는 단계와;
    상기 반도체기판의 활성영역 상에 소오스/드레인이온을 주입하여서 소오스/드레인영역을 형성하는 단계와;
    상기 결과물에 고압을 가하는 상태로 급속열처리공정을 진행하여 소오스/드레인영역에 주입된 도펀트의 확산을 방지하는 단계를 포함하여 이루어진 것을 특징으로 하는 소오스 드레인영역 고온열처리방법.
  2. 제 1 항에 있어서, 상기 급속열처리공정시, 760 ∼ 10000 torr범위의 압력에서 진행하는 것을 특징으로 하는 소오스 드레인영역 고온열처리방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 급속열처리공정시, 550 ∼ 1200℃의 온도범위에서 진행하는 것을 특징으로 하는 소오스 드레인영역 고온열처리방법.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 급속열처리공정시, 5 ∼ 150초 동안 진행하는 것을 특징으로 하는 소오스 드레인영역 고온열처리방법.
  5. 제 1 항 또는 제 2 항에 있어서, 상기 급열처리공정시, 소오스가스로 N2, Ar, NH3, O2가스를 사용하고, 공급 가스의 도오즈량을 1 ∼ 20slm으로 공급하여서 진행하는 것을 특징으로 하는 소오스 드레인영역 고온열처리방법.
KR1020000086427A 2000-12-29 2000-12-29 소오스 드레인영역 고온열처리방법 KR20020058359A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000086427A KR20020058359A (ko) 2000-12-29 2000-12-29 소오스 드레인영역 고온열처리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000086427A KR20020058359A (ko) 2000-12-29 2000-12-29 소오스 드레인영역 고온열처리방법

Publications (1)

Publication Number Publication Date
KR20020058359A true KR20020058359A (ko) 2002-07-12

Family

ID=27689448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000086427A KR20020058359A (ko) 2000-12-29 2000-12-29 소오스 드레인영역 고온열처리방법

Country Status (1)

Country Link
KR (1) KR20020058359A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100567056B1 (ko) * 2002-12-10 2006-04-04 주식회사 하이닉스반도체 에스램 소자의 제조방법
KR100654554B1 (ko) * 2005-12-29 2006-12-05 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
KR100958630B1 (ko) * 2007-12-31 2010-05-20 주식회사 동부하이텍 반도체 소자의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100567056B1 (ko) * 2002-12-10 2006-04-04 주식회사 하이닉스반도체 에스램 소자의 제조방법
KR100654554B1 (ko) * 2005-12-29 2006-12-05 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
KR100958630B1 (ko) * 2007-12-31 2010-05-20 주식회사 동부하이텍 반도체 소자의 제조방법

Similar Documents

Publication Publication Date Title
US5585299A (en) Process for fabricating a semiconductor electrostatic discharge (ESD) protective device
KR19990027355A (ko) 반도체 소자의 이중게이트 형성방법
KR20020096380A (ko) 반도체소자의 ｍｏｓ 트랜지스터 제조방법
JPH0794503A (ja) シリコン基板の酸化方法
KR20020058359A (ko) 소오스 드레인영역 고온열처리방법
KR100299385B1 (ko) 반도체 소자의 제조방법
KR100223736B1 (ko) 반도체 소자 제조 방법
KR100396691B1 (ko) 반도체 소자의 살리사이드층 형성 방법
KR100261185B1 (ko) 반도체소자 제조방법
KR100286341B1 (ko) 모스트랜지스터제조방법
KR950008259B1 (ko) 반도체 소자의 엘디디(ldd) 제조 방법
KR20020010779A (ko) 반도체소자의 게이트산화막 형성 방법
KR100295652B1 (ko) 반도체소자의살리사이드제조방법
KR20060037776A (ko) 원자층증착에 의한 게이트스페이서를 구비하는반도체소자의 제조 방법
KR100437620B1 (ko) 반도체소자의폴리사이드구조의형성방법
KR100274341B1 (ko) 반도체소자의제조방법
KR20000074473A (ko) 반도체소자의 실리사이드 형성방법
KR100448591B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR100244273B1 (ko) 반도체소자 제조방법
KR0179023B1 (ko) 모스소자의 격리방법
KR0170338B1 (ko) 반도체 장치의 게이트 패턴 형성방법
KR100218344B1 (ko) 실리사이드 트랜지스터 제조방법
KR100541368B1 (ko) 플라즈마를 이용한 이중 게이트산화막 형성방법
KR20020056645A (ko) 반도체 소자의 제조방법
KR20070106161A (ko) 반도체 소자의 듀얼폴리게이트 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination