JPH0794503A - シリコン基板の酸化方法 - Google Patents
シリコン基板の酸化方法Info
- Publication number
- JPH0794503A JPH0794503A JP23802993A JP23802993A JPH0794503A JP H0794503 A JPH0794503 A JP H0794503A JP 23802993 A JP23802993 A JP 23802993A JP 23802993 A JP23802993 A JP 23802993A JP H0794503 A JPH0794503 A JP H0794503A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- ions
- oxide film
- silicon
- thermal oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 熱酸化時におけるシリコン基板１１の酸化速
度を部分的に減少させることができ、またシリコン基板
１１中のドーパント濃度を変化させることなく酸化速度
を部分的に増大させることができ、しかもイオン注入量
等を調節することにより酸化速度を制御して所望の厚さ
のシリコン酸化膜１５、１６を容易に部分的に形成する
ことができる。従って、酸化膜厚の異なる領域を一度の
熱酸化で形成することができ、ドーパントの拡散の防
止、抵抗率の制御性の向上及び製造コストの削減を図る
ことができ、半導体製造の広い範囲で用いることができ
るシリコン基板１１の酸化方法を提供すること。 【構成】 シリコン基板１１に窒素イオン及びアルゴン
イオンを注入した後、シリコン基板１１表面の熱酸化を
行うシリコン基板１１の酸化方法。
度を部分的に減少させることができ、またシリコン基板
１１中のドーパント濃度を変化させることなく酸化速度
を部分的に増大させることができ、しかもイオン注入量
等を調節することにより酸化速度を制御して所望の厚さ
のシリコン酸化膜１５、１６を容易に部分的に形成する
ことができる。従って、酸化膜厚の異なる領域を一度の
熱酸化で形成することができ、ドーパントの拡散の防
止、抵抗率の制御性の向上及び製造コストの削減を図る
ことができ、半導体製造の広い範囲で用いることができ
るシリコン基板１１の酸化方法を提供すること。 【構成】 シリコン基板１１に窒素イオン及びアルゴン
イオンを注入した後、シリコン基板１１表面の熱酸化を
行うシリコン基板１１の酸化方法。
Description
【０００１】
【産業上の利用分野】本発明はシリコン基板の酸化方法
に関し、より詳細にはシリコン基板表面の熱酸化を行う
際に酸化速度を制御することができるシリコン基板の酸
化方法に関する。
に関し、より詳細にはシリコン基板表面の熱酸化を行う
際に酸化速度を制御することができるシリコン基板の酸
化方法に関する。
【０００２】
【従来の技術】半導体装置の製造において、シリコン酸
化膜の果たしている役割は大きく、該シリコン酸化膜は
個々の能動素子や受動素子等の素子間を電気的に分離す
る素子間分離領域のフィールド酸化膜や、ＭＯＳトラン
ジスタのゲート酸化膜等として広く利用されている。し
たがって、前記シリコン酸化膜を形成する技術は重要な
技術となっており、該シリコン酸化膜を形成する技術と
しては、シリコン基板表面を直接酸化する熱酸化法があ
る。
化膜の果たしている役割は大きく、該シリコン酸化膜は
個々の能動素子や受動素子等の素子間を電気的に分離す
る素子間分離領域のフィールド酸化膜や、ＭＯＳトラン
ジスタのゲート酸化膜等として広く利用されている。し
たがって、前記シリコン酸化膜を形成する技術は重要な
技術となっており、該シリコン酸化膜を形成する技術と
しては、シリコン基板表面を直接酸化する熱酸化法があ
る。
【０００３】従来の一般的な熱酸化法を用いたシリコン
基板の酸化方法では、シリコン基板にＯ2 やＨ2 ＋Ｏ2
等の酸化雰囲気中で高温の熱処理を施すことにより前記
シリコン基板表面をシリコン酸化膜に変化させている。
基板の酸化方法では、シリコン基板にＯ2 やＨ2 ＋Ｏ2
等の酸化雰囲気中で高温の熱処理を施すことにより前記
シリコン基板表面をシリコン酸化膜に変化させている。
【０００４】このようなシリコン基板の酸化方法におい
ては、形成される前記シリコン酸化膜の膜厚の制御を、
通常、熱処理時における温度、時間、酸素分圧等の値を
変化させることによって行っている。
ては、形成される前記シリコン酸化膜の膜厚の制御を、
通常、熱処理時における温度、時間、酸素分圧等の値を
変化させることによって行っている。
【０００５】また、前記シリコン基板中の原子空孔濃度
によって酸化速度は制御される。すなわち、該シリコン
基板中の原子空孔濃度が高くなると、小さなエネルギー
でＳｉ−Ｓｉ結合が切れるため、酸化速度が増大する。
例えば、該シリコン基板中のドーパント（Ａｓ、Ｐ、Ｂ
等）濃度が高くなると、フェルミレベルの位置がずれ、
原子空孔の濃度が高くなり、酸化速度が増加することが
知られている（C.P.Hoand J.D.plummer, J.Electroche
m.Soc., 126(1979)1523 ）。また、ドーパントの導入に
イオン注入法を用いた場合、誘起される欠陥のうち、原
子空孔は基板表面近傍に多く分布し、このため基板表面
の酸化速度が増大することが知られている（S.Solmi et
al, Appl. Phys. Lett., 51(1987)331 ）。したがっ
て、ドーパントの導入をイオン注入法を用いて行い、ま
たイオンの種類、イオン注入時の加速電圧及び注入量等
を制御することにより基板表面の原子空孔の分布が制御
され、酸化速度が制御される。
によって酸化速度は制御される。すなわち、該シリコン
基板中の原子空孔濃度が高くなると、小さなエネルギー
でＳｉ−Ｓｉ結合が切れるため、酸化速度が増大する。
例えば、該シリコン基板中のドーパント（Ａｓ、Ｐ、Ｂ
等）濃度が高くなると、フェルミレベルの位置がずれ、
原子空孔の濃度が高くなり、酸化速度が増加することが
知られている（C.P.Hoand J.D.plummer, J.Electroche
m.Soc., 126(1979)1523 ）。また、ドーパントの導入に
イオン注入法を用いた場合、誘起される欠陥のうち、原
子空孔は基板表面近傍に多く分布し、このため基板表面
の酸化速度が増大することが知られている（S.Solmi et
al, Appl. Phys. Lett., 51(1987)331 ）。したがっ
て、ドーパントの導入をイオン注入法を用いて行い、ま
たイオンの種類、イオン注入時の加速電圧及び注入量等
を制御することにより基板表面の原子空孔の分布が制御
され、酸化速度が制御される。
【０００６】また、例えばゲート酸化膜のように素子の
微細化に伴って薄くなってきた前記シリコン酸化膜を形
成する場合には、酸化速度を減少させる方法として、通
常、熱処理時における温度を下げる方法や雰囲気中の酸
素分圧を小さくする方法等が採用されている。
微細化に伴って薄くなってきた前記シリコン酸化膜を形
成する場合には、酸化速度を減少させる方法として、通
常、熱処理時における温度を下げる方法や雰囲気中の酸
素分圧を小さくする方法等が採用されている。
【０００７】ところで、同一シリコン基板上に酸化膜厚
の異なる領域を作成するには、通常複数回の熱酸化を組
み合わせて行う方法が用いられており、例えば、半導体
装置の素子分離領域及び素子領域を形成する場合に用い
られる方法としてＬＯＣＯＳ法（Local Oxidation of S
ilicon）が知られている。
の異なる領域を作成するには、通常複数回の熱酸化を組
み合わせて行う方法が用いられており、例えば、半導体
装置の素子分離領域及び素子領域を形成する場合に用い
られる方法としてＬＯＣＯＳ法（Local Oxidation of S
ilicon）が知られている。
【０００８】図５は従来のＬＯＣＯＳ法（Local Oxidat
ion of Silicon）により素子分離領域を形成する場合に
おける各工程を示した模式的断面図である。
ion of Silicon）により素子分離領域を形成する場合に
おける各工程を示した模式的断面図である。
【０００９】まず、ｐウエルを形成しておいたシリコン
基板４１表面の一回目の熱酸化を行ってシリコン酸化膜
４３を形成し、このシリコン酸化膜４３上の全面にＣＶ
Ｄによりシリコン窒化膜４２を形成する（図５
（ａ））。
基板４１表面の一回目の熱酸化を行ってシリコン酸化膜
４３を形成し、このシリコン酸化膜４３上の全面にＣＶ
Ｄによりシリコン窒化膜４２を形成する（図５
（ａ））。
【００１０】この後、フォトリソグラフィによるレジス
トパターン（図示せず）を形成し、すなわち後の工程で
厚いシリコン酸化膜４５（図５（ｄ））を形成する素子
分離領域上のシリコン窒化膜４２に選択的エッチングを
施し、後のイオン注入工程でマスクとなるシリコン窒化
膜パターン４２ａを形成する（図５（ｂ））。
トパターン（図示せず）を形成し、すなわち後の工程で
厚いシリコン酸化膜４５（図５（ｄ））を形成する素子
分離領域上のシリコン窒化膜４２に選択的エッチングを
施し、後のイオン注入工程でマスクとなるシリコン窒化
膜パターン４２ａを形成する（図５（ｂ））。
【００１１】次に、前記選択的エッチングにより露出さ
せたシリコン酸化膜４３に、シリコン窒化膜パターン４
２ａをマスクとしてセルフアライメント的に高濃度のｐ
型イオンを素子分離用イオンとして注入し、素子分離領
域４７を形成する（図５（ｃ））。
せたシリコン酸化膜４３に、シリコン窒化膜パターン４
２ａをマスクとしてセルフアライメント的に高濃度のｐ
型イオンを素子分離用イオンとして注入し、素子分離領
域４７を形成する（図５（ｃ））。
【００１２】この後、シリコン酸化膜４３に二回目の熱
酸化処理を施し、厚いシリコン酸化膜４５を形成し（図
５（ｄ））、その後シリコン窒化膜パターン４２ａと、
素子分離領域４７上以外のシリコン酸化膜４３とをエッ
チングにより除去する。
酸化処理を施し、厚いシリコン酸化膜４５を形成し（図
５（ｄ））、その後シリコン窒化膜パターン４２ａと、
素子分離領域４７上以外のシリコン酸化膜４３とをエッ
チングにより除去する。
【００１３】次に、温度、時間、雰囲気中の酸素分圧等
を制御しながら三回目の熱酸化を行い、薄いシリコン酸
化膜４６を形成する。その後、薄いシリコン酸化膜４６
にセルフアライメント的にしきい値制御用のｐ型イオン
を注入し、素子領域４８を形成する（図５（ｅ））。
を制御しながら三回目の熱酸化を行い、薄いシリコン酸
化膜４６を形成する。その後、薄いシリコン酸化膜４６
にセルフアライメント的にしきい値制御用のｐ型イオン
を注入し、素子領域４８を形成する（図５（ｅ））。
【００１４】
【発明が解決しようとする課題】上記した従来の一般的
な熱酸化法によるシリコン基板の酸化方法において、熱
処理時における温度、時間、酸素分圧等により酸化膜厚
を制御する場合、シリコン基板表面全体が制御されるた
め、部分的に酸化膜厚を制御することができないという
課題があり、したがって一度の熱酸化では１種類の膜厚
しか形成できないという課題があった。
な熱酸化法によるシリコン基板の酸化方法において、熱
処理時における温度、時間、酸素分圧等により酸化膜厚
を制御する場合、シリコン基板表面全体が制御されるた
め、部分的に酸化膜厚を制御することができないという
課題があり、したがって一度の熱酸化では１種類の膜厚
しか形成できないという課題があった。
【００１５】また、図５に示した従来のＬＯＣＯＳ法を
用いたシリコン基板の酸化方法においては、半導体装置
の素子分離領域４７及び素子領域４８を形成する際、同
一シリコン基板４１上に酸化膜厚の異なる領域を形成す
る。その際、通常、３回の熱酸化を行う。
用いたシリコン基板の酸化方法においては、半導体装置
の素子分離領域４７及び素子領域４８を形成する際、同
一シリコン基板４１上に酸化膜厚の異なる領域を形成す
る。その際、通常、３回の熱酸化を行う。
【００１６】しかしながら、熱酸化の回数が多いと、ド
ーパントイオンが不要に拡散し、ドーパント分布の制御
性が低下するという課題があり、このため半導体製造工
程上利用できない箇所があるという課題があった。ま
た、複数回の熱酸化工程、シリコン窒化膜の形成工程及
びエッチング工程が必要であるため、工程を簡略化する
ことができず、製造コストが高くつくという課題があっ
た。
ーパントイオンが不要に拡散し、ドーパント分布の制御
性が低下するという課題があり、このため半導体製造工
程上利用できない箇所があるという課題があった。ま
た、複数回の熱酸化工程、シリコン窒化膜の形成工程及
びエッチング工程が必要であるため、工程を簡略化する
ことができず、製造コストが高くつくという課題があっ
た。
【００１７】このような問題に対処するため、イオン注
入法を利用してドーパントを注入し、しかもイオンの種
類、イオン注入時の加速電圧及び注入量を制御すること
により部分的に酸化速度を制御する方法も考えられる
が、この方法では酸化速度を増加させる方向にしか制御
することができないという課題があり、また、酸化速度
を増加させたい部分のドーパンド濃度を不要に高くして
しまうため、抵抗率等の制御性が低下するという課題が
あり、半導体製造工程上利用できない場合があり、した
がって酸化膜厚の異なる領域を一度の熱酸化で形成する
ことは困難であるという課題があった。
入法を利用してドーパントを注入し、しかもイオンの種
類、イオン注入時の加速電圧及び注入量を制御すること
により部分的に酸化速度を制御する方法も考えられる
が、この方法では酸化速度を増加させる方向にしか制御
することができないという課題があり、また、酸化速度
を増加させたい部分のドーパンド濃度を不要に高くして
しまうため、抵抗率等の制御性が低下するという課題が
あり、半導体製造工程上利用できない場合があり、した
がって酸化膜厚の異なる領域を一度の熱酸化で形成する
ことは困難であるという課題があった。
【００１８】本発明はこのような課題に鑑みなされたも
のであって、シリコン基板の酸化速度を部分的に減少さ
せることができ、シリコン基板中のドーパント濃度を変
化させることなく酸化速度を部分的に増大させることが
でき、しかもイオン注入量等を調節することにより酸化
速度を制御して所望の厚さのシリコン酸化膜を容易に部
分的に形成することができ、従って酸化膜厚の異なる領
域を一度の熱酸化で形成することができ、ドーパントの
拡散の防止、抵抗率の制御性の向上及び製造コストの削
減を図ることができ、半導体製造の広い範囲で用いるこ
とができるシリコン基板の酸化方法を提供することを目
的としている。
のであって、シリコン基板の酸化速度を部分的に減少さ
せることができ、シリコン基板中のドーパント濃度を変
化させることなく酸化速度を部分的に増大させることが
でき、しかもイオン注入量等を調節することにより酸化
速度を制御して所望の厚さのシリコン酸化膜を容易に部
分的に形成することができ、従って酸化膜厚の異なる領
域を一度の熱酸化で形成することができ、ドーパントの
拡散の防止、抵抗率の制御性の向上及び製造コストの削
減を図ることができ、半導体製造の広い範囲で用いるこ
とができるシリコン基板の酸化方法を提供することを目
的としている。
【００１９】
【課題を解決するための手段】上記目的を達成するため
に本発明に係るシリコン基板の酸化方法は、シリコン基
板に窒素イオンを注入した後、前記シリコン基板表面の
熱酸化を行うことを特徴としている（１）。
に本発明に係るシリコン基板の酸化方法は、シリコン基
板に窒素イオンを注入した後、前記シリコン基板表面の
熱酸化を行うことを特徴としている（１）。
【００２０】また本発明に係るシリコン基板の酸化方法
は、シリコン基板にアルゴンイオンを注入した後、前記
シリコン基板表面の熱酸化を行うことを特徴としてい
る。（２） また本発明に係るシリコン基板の酸化方法は、シリコン
基板に窒素イオンおよびアルゴンイオンを注入した後、
前記シリコン基板表面の熱酸化を行うことを特徴として
いる（３）。
は、シリコン基板にアルゴンイオンを注入した後、前記
シリコン基板表面の熱酸化を行うことを特徴としてい
る。（２） また本発明に係るシリコン基板の酸化方法は、シリコン
基板に窒素イオンおよびアルゴンイオンを注入した後、
前記シリコン基板表面の熱酸化を行うことを特徴として
いる（３）。
【００２１】さらに本発明に係るシリコン基板の酸化方
法は、窒素イオンとともにシリコンイオンも注入するこ
とを特徴としている（４）。
法は、窒素イオンとともにシリコンイオンも注入するこ
とを特徴としている（４）。
【００２２】
【作用】図１は窒素イオン、窒素イオン及びシリコンイ
オン、アルゴンイオン、ひ素イオンを注入した各シリコ
ン基板と、イオンを注入しないシリコン基板とに酸化温
度を９００℃から９５０℃に変化させて乾燥酸素雰囲気
中で６０分間の熱酸化処理を施し、得られた各シリコン
酸化膜の厚みを比較したグラフである。
オン、アルゴンイオン、ひ素イオンを注入した各シリコ
ン基板と、イオンを注入しないシリコン基板とに酸化温
度を９００℃から９５０℃に変化させて乾燥酸素雰囲気
中で６０分間の熱酸化処理を施し、得られた各シリコン
酸化膜の厚みを比較したグラフである。
【００２３】図１から明らかなように、イオンを注入し
ない場合、９００℃における前記シリコン酸化膜の膜厚
は約１８ｎｍであり、酸化速度は約０．３ｎｍ／ｍｉｎ
であった。また、ドーパントであるひ素（Ａｓ）イオン
を注入した場合、９００℃における膜厚は約５６ｎｍで
あり、酸化速度は約０．９５ｎｍ／ｍｉｎである。
ない場合、９００℃における前記シリコン酸化膜の膜厚
は約１８ｎｍであり、酸化速度は約０．３ｎｍ／ｍｉｎ
であった。また、ドーパントであるひ素（Ａｓ）イオン
を注入した場合、９００℃における膜厚は約５６ｎｍで
あり、酸化速度は約０．９５ｎｍ／ｍｉｎである。
【００２４】これに対して窒素イオンを注入した場合お
よび窒素イオンとシリコンイオンとを注入した場合は、
９００℃における膜厚は約５ｎｍであり、酸化速度は約
０．０８ｎｍ／ｍｉｎとイオンを注入しない場合の約１
／４に減少している。このような現象は、注入された窒
素イオンが基板中のシリコン原子と反応して窒化物を形
成し、酸素の拡散と、シリコン原子と酸素との反応とを
抑制することに起因して生じる。また、窒素イオンとシ
リコンイオンとを注入する場合には、注入されたシリコ
ンイオンが基板中のＳｉ−Ｓｉ結合を切断して窒素イオ
ンと結びつきやすくなること、および注入されたシリコ
ンイオン自身も窒素イオンと結合することから注入した
窒素イオンが有効に利用されるので、窒素イオンだけを
注入する場合に比べて窒素イオンの注入量が少なくてす
む。
よび窒素イオンとシリコンイオンとを注入した場合は、
９００℃における膜厚は約５ｎｍであり、酸化速度は約
０．０８ｎｍ／ｍｉｎとイオンを注入しない場合の約１
／４に減少している。このような現象は、注入された窒
素イオンが基板中のシリコン原子と反応して窒化物を形
成し、酸素の拡散と、シリコン原子と酸素との反応とを
抑制することに起因して生じる。また、窒素イオンとシ
リコンイオンとを注入する場合には、注入されたシリコ
ンイオンが基板中のＳｉ−Ｓｉ結合を切断して窒素イオ
ンと結びつきやすくなること、および注入されたシリコ
ンイオン自身も窒素イオンと結合することから注入した
窒素イオンが有効に利用されるので、窒素イオンだけを
注入する場合に比べて窒素イオンの注入量が少なくてす
む。
【００２５】一方、アルゴン（Ａｒ）イオンを注入した
場合は、９００℃における膜厚は約２６ｎｍであり、酸
化速度は約０．４３ｎｍ／ｍｉｎとイオンを注入しなか
った場合の約１．４倍に増加している。このような現象
は、注入されたアルゴンイオンによりシリコン基板表面
に原子空孔が増加することに起因して生じ、また酸化温
度が高くなるにしたがって酸化速度が増加している。
場合は、９００℃における膜厚は約２６ｎｍであり、酸
化速度は約０．４３ｎｍ／ｍｉｎとイオンを注入しなか
った場合の約１．４倍に増加している。このような現象
は、注入されたアルゴンイオンによりシリコン基板表面
に原子空孔が増加することに起因して生じ、また酸化温
度が高くなるにしたがって酸化速度が増加している。
【００２６】また、図２は乾燥酸素雰囲気中で９５０
℃、６０分間の熱酸化を行った場合における窒素イオ
ン、窒素イオンとシリコンイオン、及びアルゴンイオン
の注入量に対するシリコン酸化膜の膜厚の変化を示した
グラフである。図２からわかるように、熱酸化時におけ
る温度等の条件とは独立して窒素イオン、窒素イオンと
シリコンイオン、及びアルゴンイオンの注入量を変化さ
せることにより前記シリコン酸化膜の膜厚を制御するこ
とが可能である。したがって、熱酸化前に前記シリコン
基板表面の種々の領域に注入量を変化させて窒素イオ
ン、窒素イオンとシリコンイオン、あるいはアルゴンイ
オンを注入しておけば、１回の熱酸化で異なる膜厚の前
記シリコン酸化膜を形成することが可能となる。
℃、６０分間の熱酸化を行った場合における窒素イオ
ン、窒素イオンとシリコンイオン、及びアルゴンイオン
の注入量に対するシリコン酸化膜の膜厚の変化を示した
グラフである。図２からわかるように、熱酸化時におけ
る温度等の条件とは独立して窒素イオン、窒素イオンと
シリコンイオン、及びアルゴンイオンの注入量を変化さ
せることにより前記シリコン酸化膜の膜厚を制御するこ
とが可能である。したがって、熱酸化前に前記シリコン
基板表面の種々の領域に注入量を変化させて窒素イオ
ン、窒素イオンとシリコンイオン、あるいはアルゴンイ
オンを注入しておけば、１回の熱酸化で異なる膜厚の前
記シリコン酸化膜を形成することが可能となる。
【００２７】なお、シリコンイオンの注入は窒素イオン
注入の前後いずれに行ってもよく、また同時に行っても
よい。
注入の前後いずれに行ってもよく、また同時に行っても
よい。
【００２８】上記（１）記載のシリコン基板の酸化方法
によれば、窒素イオンがシリコン基板中のシリコン原子
と反応することにより窒化物が形成されることとなり、
窒素イオン注入領域ではＳｉ−Ｎ結合を切るために大き
なエネルギーが必要となり、部分的に酸化速度が減少す
る。しかも窒素はドーパントではないため、抵抗率の制
御性が低下することはない。
によれば、窒素イオンがシリコン基板中のシリコン原子
と反応することにより窒化物が形成されることとなり、
窒素イオン注入領域ではＳｉ−Ｎ結合を切るために大き
なエネルギーが必要となり、部分的に酸化速度が減少す
る。しかも窒素はドーパントではないため、抵抗率の制
御性が低下することはない。
【００２９】また、窒素イオンの注入量等を調節するこ
とにより熱酸化時の条件とは独立して酸化速度が制御さ
れるため、所望箇所に所望厚さのシリコン酸化膜を容易
に形成することが可能となる。ただし、窒素イオンの注
入量が多すぎると前記シリコン基板に欠陥が生じること
があるので、シリコンイオンを合わせて注入するのが好
ましい。
とにより熱酸化時の条件とは独立して酸化速度が制御さ
れるため、所望箇所に所望厚さのシリコン酸化膜を容易
に形成することが可能となる。ただし、窒素イオンの注
入量が多すぎると前記シリコン基板に欠陥が生じること
があるので、シリコンイオンを合わせて注入するのが好
ましい。
【００３０】また上記（２）記載のシリコン基板の酸化
方法によれば、アルゴンイオンを注入することにより前
記シリコン基板の表面における原子空孔濃度が高まり、
アルゴンイオン注入領域では小さなエネルギーでＳｉ−
Ｓｉ結合が切れ、しかもアルゴンはドーパントではない
ため、前記シリコン基板中のドーパント濃度を変化させ
ることなく部分的に酸化速度を増大させることが可能と
なり、抵抗率の制御性の向上が図られ、半導体製造にお
ける利用範囲が広がる。また、アルゴンイオンの注入量
等を調節することにより熱酸化時の条件とは独立して酸
化速度が制御されるため、所望箇所に所望厚さのシリコ
ン酸化膜を容易に形成することが可能となる。
方法によれば、アルゴンイオンを注入することにより前
記シリコン基板の表面における原子空孔濃度が高まり、
アルゴンイオン注入領域では小さなエネルギーでＳｉ−
Ｓｉ結合が切れ、しかもアルゴンはドーパントではない
ため、前記シリコン基板中のドーパント濃度を変化させ
ることなく部分的に酸化速度を増大させることが可能と
なり、抵抗率の制御性の向上が図られ、半導体製造にお
ける利用範囲が広がる。また、アルゴンイオンの注入量
等を調節することにより熱酸化時の条件とは独立して酸
化速度が制御されるため、所望箇所に所望厚さのシリコ
ン酸化膜を容易に形成することが可能となる。
【００３１】また上記（３）記載のシリコン基板の酸化
方法によれば、上記（１）及び（２）記載の方法による
作用と同様の作用が得られ、これに加えて例えばシリコ
ン基板に素子分離領域を形成する場合や異なるゲート酸
化膜厚を有するＭＯＳトランジスタを形成する場合にお
いて、熱酸化前の前記シリコン基板に窒素イオン注入領
域とアルゴンイオン注入領域とを形成しておくことによ
り、酸化速度の速い部分と遅い部分とが形成され、酸化
膜厚の異なる領域が１度の熱酸化で容易に形成される。
このため、複数回の熱酸化によるドーパントの拡散がな
くなり、ドーパント分布の制御性が向上し、また熱酸化
工程やシリコン窒化膜の形成工程及びエッチング工程等
の省略化が図られ、製造コストが大幅に削減される。
方法によれば、上記（１）及び（２）記載の方法による
作用と同様の作用が得られ、これに加えて例えばシリコ
ン基板に素子分離領域を形成する場合や異なるゲート酸
化膜厚を有するＭＯＳトランジスタを形成する場合にお
いて、熱酸化前の前記シリコン基板に窒素イオン注入領
域とアルゴンイオン注入領域とを形成しておくことによ
り、酸化速度の速い部分と遅い部分とが形成され、酸化
膜厚の異なる領域が１度の熱酸化で容易に形成される。
このため、複数回の熱酸化によるドーパントの拡散がな
くなり、ドーパント分布の制御性が向上し、また熱酸化
工程やシリコン窒化膜の形成工程及びエッチング工程等
の省略化が図られ、製造コストが大幅に削減される。
【００３２】さらに上記（４）記載のシリコン基板の酸
化方法によれば、上記（１）、（３）記載の方法による
作用に加え、注入した窒素イオンがより有効に利用され
るため、窒素イオンの注入量を少なくすることが可能と
なる。
化方法によれば、上記（１）、（３）記載の方法による
作用に加え、注入した窒素イオンがより有効に利用され
るため、窒素イオンの注入量を少なくすることが可能と
なる。
【００３３】
【実施例】以下、本発明に係るシリコン基板の酸化方法
の実施例を図面に基づいて説明する。
の実施例を図面に基づいて説明する。
【００３４】図３は実施例に係るシリコン基板の酸化方
法を工程順に示した模式的断面図である。なお、ここで
は素子分離領域を形成する場合について説明する。ま
ず、シリコン基板１１上にレジスト（図示せず）を塗布
した後、後の工程で厚いシリコン酸化膜１５（図３
（ｄ））を形成する素子分離領域上にフォトリソグラフ
ィによりレジストパターン１２ａを形成する（図３
（ａ））。
法を工程順に示した模式的断面図である。なお、ここで
は素子分離領域を形成する場合について説明する。ま
ず、シリコン基板１１上にレジスト（図示せず）を塗布
した後、後の工程で厚いシリコン酸化膜１５（図３
（ｄ））を形成する素子分離領域上にフォトリソグラフ
ィによりレジストパターン１２ａを形成する（図３
（ａ））。
【００３５】次に、このレジストパターン１２ａをマス
クとして窒素イオンを例えば２５ｋＶ、５×１０15ｃｍ
-2の条件で注入し、窒素イオン注入領域１３を形成する
（図３（ｂ））。
クとして窒素イオンを例えば２５ｋＶ、５×１０15ｃｍ
-2の条件で注入し、窒素イオン注入領域１３を形成する
（図３（ｂ））。
【００３６】この後、レジストパターン１２ａをエッチ
ングにより除去した後、後の工程で薄いシリコン酸化膜
１６（図３（ｄ））を形成する素子領域上にフォトリソ
グラフィによりレジストパターン１２ｂを形成し、この
レジストパターン１２ｂをマスクとしてドーパントでは
ないアルゴンイオンを例えば５８．８ｋＶ、５×１０ 15
ｃｍ-2の条件で注入し、アルゴンイオン注入領域１４を
形成する（図３（ｃ））。なおこの時、同時に素子分離
用のドーパントイオンの注入を行うことができる。
ングにより除去した後、後の工程で薄いシリコン酸化膜
１６（図３（ｄ））を形成する素子領域上にフォトリソ
グラフィによりレジストパターン１２ｂを形成し、この
レジストパターン１２ｂをマスクとしてドーパントでは
ないアルゴンイオンを例えば５８．８ｋＶ、５×１０ 15
ｃｍ-2の条件で注入し、アルゴンイオン注入領域１４を
形成する（図３（ｃ））。なおこの時、同時に素子分離
用のドーパントイオンの注入を行うことができる。
【００３７】次に、レジストパターン１２ｂを除去した
後、酸素ガスを用い、１０５０℃で４時間の熱酸化を行
うと、図１に示したように窒素イオン注入領域１３では
酸化速度が減少し、膜厚が約７ｎｍの薄いシリコン酸化
膜１６が形成されるとともに、アルゴンイオン注入領域
１４では酸化速度が増大し、膜厚が約１７０ｎｍの厚い
シリコン酸化膜１５が形成される（図３（ｄ））。な
お、ここで形成された薄いシリコン酸化膜１６が素子領
域、厚いシリコン酸化膜１５が素子分離領域となる。
後、酸素ガスを用い、１０５０℃で４時間の熱酸化を行
うと、図１に示したように窒素イオン注入領域１３では
酸化速度が減少し、膜厚が約７ｎｍの薄いシリコン酸化
膜１６が形成されるとともに、アルゴンイオン注入領域
１４では酸化速度が増大し、膜厚が約１７０ｎｍの厚い
シリコン酸化膜１５が形成される（図３（ｄ））。な
お、ここで形成された薄いシリコン酸化膜１６が素子領
域、厚いシリコン酸化膜１５が素子分離領域となる。
【００３８】上記したように本実施例に係るシリコン基
板１１の酸化方法にあっては、シリコン基板１１に窒素
イオン及びアルゴンイオンを注入した後、シリコン基板
１１表面の熱酸化を行うので、窒素イオンがシリコン基
板１１中のシリコン原子と反応することにより窒化物が
形成され、窒素イオン注入領域１３ではＳｉ−Ｎ結合を
切るために大きなエネルギーが必要となり、また酸素の
拡散も抑制されるため、部分的に酸化速度を減少させる
ことができる。しかも、窒素はドーパントではないた
め、抵抗率の制御性が低下することはない。
板１１の酸化方法にあっては、シリコン基板１１に窒素
イオン及びアルゴンイオンを注入した後、シリコン基板
１１表面の熱酸化を行うので、窒素イオンがシリコン基
板１１中のシリコン原子と反応することにより窒化物が
形成され、窒素イオン注入領域１３ではＳｉ−Ｎ結合を
切るために大きなエネルギーが必要となり、また酸素の
拡散も抑制されるため、部分的に酸化速度を減少させる
ことができる。しかも、窒素はドーパントではないた
め、抵抗率の制御性が低下することはない。
【００３９】また、アルゴンイオンを注入することによ
りシリコン基板１１表面における原子空孔濃度が高ま
り、アルゴンイオン注入領域１４では小さなエネルギー
でＳｉ−Ｓｉ結合が切れ、しかもアルゴンはドーパント
ではないため、シリコン基板１１中のドーパント濃度が
変化することなく部分的に酸化速度が増大し、抵抗率の
制御性が向上し、半導体製造における利用範囲を広げる
ことができる。
りシリコン基板１１表面における原子空孔濃度が高ま
り、アルゴンイオン注入領域１４では小さなエネルギー
でＳｉ−Ｓｉ結合が切れ、しかもアルゴンはドーパント
ではないため、シリコン基板１１中のドーパント濃度が
変化することなく部分的に酸化速度が増大し、抵抗率の
制御性が向上し、半導体製造における利用範囲を広げる
ことができる。
【００４０】さらに、イオン注入量等を調節することに
より熱酸化時の条件とは独立して酸化速度を制御するこ
とができ、所望箇所に所望厚さのシリコン酸化膜を容易
に形成することができる。
より熱酸化時の条件とは独立して酸化速度を制御するこ
とができ、所望箇所に所望厚さのシリコン酸化膜を容易
に形成することができる。
【００４１】したがって、例えばシリコン基板１１に素
子分離領域を形成する場合において、熱酸化前のシリコ
ン基板１１に窒素イオン注入領域１３とアルゴンイオン
注入領域１４とを形成しておくことにより酸化速度の速
い部分と遅い部分とを形成することができ、一度の熱酸
化であっても厚いシリコン酸化膜１５からなる前記素子
分離領域と薄いシリコン酸化膜１６からなる前記素子領
域とを同時に形成することができる。このため、複数回
の熱酸化によるドーパントの拡散をなくしてドーパント
分布の制御性を向上させることができ、また熱酸化工程
やシリコン窒化膜の形成工程及びエッチング工程等を省
略して製造コストを大幅に削減することができる。
子分離領域を形成する場合において、熱酸化前のシリコ
ン基板１１に窒素イオン注入領域１３とアルゴンイオン
注入領域１４とを形成しておくことにより酸化速度の速
い部分と遅い部分とを形成することができ、一度の熱酸
化であっても厚いシリコン酸化膜１５からなる前記素子
分離領域と薄いシリコン酸化膜１６からなる前記素子領
域とを同時に形成することができる。このため、複数回
の熱酸化によるドーパントの拡散をなくしてドーパント
分布の制御性を向上させることができ、また熱酸化工程
やシリコン窒化膜の形成工程及びエッチング工程等を省
略して製造コストを大幅に削減することができる。
【００４２】また、上記した方法により前記素子分離領
域を形成した後にＭＯＳトランジスタを製造する場合、
薄いシリコン酸化膜１６をチャネル用イオン注入時の保
護酸化膜として用いることができ、通常のＬＯＣＯＳ法
における再酸化を省略することができ、製造コストの削
減をより一層図ることができる。
域を形成した後にＭＯＳトランジスタを製造する場合、
薄いシリコン酸化膜１６をチャネル用イオン注入時の保
護酸化膜として用いることができ、通常のＬＯＣＯＳ法
における再酸化を省略することができ、製造コストの削
減をより一層図ることができる。
【００４３】なお本実施例においては、窒素イオンを単
独で注入した場合を例にとって説明したが、別の実施例
において、窒素イオンとともにシリコンイオンも注入し
た場合には、窒素イオンの注入量を少なくしてもよく、
この場合も本実施例における効果と同等の効果を得るこ
とができ、これに加えてシリコン基板に欠陥を生じさせ
にくくすることができる。
独で注入した場合を例にとって説明したが、別の実施例
において、窒素イオンとともにシリコンイオンも注入し
た場合には、窒素イオンの注入量を少なくしてもよく、
この場合も本実施例における効果と同等の効果を得るこ
とができ、これに加えてシリコン基板に欠陥を生じさせ
にくくすることができる。
【００４４】また、図４は別の実施例に係るシリコン基
板の酸化方法を工程順に示した模式的断面図である。こ
こでは、膜厚の異なるゲート酸化膜を有するＭＯＳトラ
ンジスタを製造する場合について説明する。まず、フィ
ールド酸化膜２５が形成されたシリコン基板２１上にレ
ジスト（図示せず）を塗布した後、後の工程で厚いシリ
コン酸化膜２７を形成する領域（図４（ｃ）参照）上及
びその両側のフィールド酸化膜２５上にフォトリソグラ
フィによりレジストパターン２２ａを形成し、このレジ
ストパターン２２ａをマスクとして窒素イオンを例えば
２５ｋＶ、５×１０15ｃｍ-2の条件で注入する（図４
（ａ））。
板の酸化方法を工程順に示した模式的断面図である。こ
こでは、膜厚の異なるゲート酸化膜を有するＭＯＳトラ
ンジスタを製造する場合について説明する。まず、フィ
ールド酸化膜２５が形成されたシリコン基板２１上にレ
ジスト（図示せず）を塗布した後、後の工程で厚いシリ
コン酸化膜２７を形成する領域（図４（ｃ）参照）上及
びその両側のフィールド酸化膜２５上にフォトリソグラ
フィによりレジストパターン２２ａを形成し、このレジ
ストパターン２２ａをマスクとして窒素イオンを例えば
２５ｋＶ、５×１０15ｃｍ-2の条件で注入する（図４
（ａ））。
【００４５】次に、レジストパターン２２ａをエッチン
グにより除去した後、後の工程で薄いシリコン酸化膜２
６を形成する領域（図４（ｃ）参照）のシリコン基板２
１上及びその両側のフィールド酸化膜２５上にフォトリ
ソグラフィによりレジストパターン２２ｂを形成し、こ
のレジストパターン２２ｂをマスクとしてドーパントで
はないアルゴンイオンを例えば５８．８ｋＶ、５×１０
15ｃｍ-2の条件で注入する（図４（ｂ））。これらの注
入の時、同時にそれぞれのトランジスタのしきい値制御
用のドーパントイオンの注入を行うことができる。
グにより除去した後、後の工程で薄いシリコン酸化膜２
６を形成する領域（図４（ｃ）参照）のシリコン基板２
１上及びその両側のフィールド酸化膜２５上にフォトリ
ソグラフィによりレジストパターン２２ｂを形成し、こ
のレジストパターン２２ｂをマスクとしてドーパントで
はないアルゴンイオンを例えば５８．８ｋＶ、５×１０
15ｃｍ-2の条件で注入する（図４（ｂ））。これらの注
入の時、同時にそれぞれのトランジスタのしきい値制御
用のドーパントイオンの注入を行うことができる。
【００４６】次に、レジストパターン２２ｂをエッチン
グにより除去した後、酸素ガスを用い、９５０℃で１時
間の熱酸化を行うと、図１に示したように窒素イオン注
入領域２３では酸化速度が減少し、膜厚が約６ｎｍの薄
いシリコン酸化膜２６が形成されるとともに、アルゴン
イオン注入領域２４では酸化速度が増大し、膜厚が約３
９ｎｍの厚いシリコン酸化膜２７が形成される（図４
（ｃ））。ここで形成された薄いシリコン酸化膜２６及
び厚いシリコン酸化膜２７が膜厚の異なるゲート酸化膜
となる。
グにより除去した後、酸素ガスを用い、９５０℃で１時
間の熱酸化を行うと、図１に示したように窒素イオン注
入領域２３では酸化速度が減少し、膜厚が約６ｎｍの薄
いシリコン酸化膜２６が形成されるとともに、アルゴン
イオン注入領域２４では酸化速度が増大し、膜厚が約３
９ｎｍの厚いシリコン酸化膜２７が形成される（図４
（ｃ））。ここで形成された薄いシリコン酸化膜２６及
び厚いシリコン酸化膜２７が膜厚の異なるゲート酸化膜
となる。
【００４７】このような膜厚の異なる前記ゲート酸化膜
を形成した後に、ゲート電極３０、３１、ソース・ドレ
イン領域２８、２９を形成すれば、膜厚の異なる前記ゲ
ート酸化膜を有するＭＯＳトランジスタが製造される。
を形成した後に、ゲート電極３０、３１、ソース・ドレ
イン領域２８、２９を形成すれば、膜厚の異なる前記ゲ
ート酸化膜を有するＭＯＳトランジスタが製造される。
【００４８】以上説明したように本実施例に係るシリコ
ン基板２１の酸化方法によれば、膜厚の異なる前記ゲー
ト酸化膜を有するＭＯＳトランジスタを形成する場合に
おいて、上記した実施例に係るシリコン基板１１の酸化
方法の場合に得られた効果と略同様の効果を得ることが
できる。
ン基板２１の酸化方法によれば、膜厚の異なる前記ゲー
ト酸化膜を有するＭＯＳトランジスタを形成する場合に
おいて、上記した実施例に係るシリコン基板１１の酸化
方法の場合に得られた効果と略同様の効果を得ることが
できる。
【００４９】なお、本実施例では２種類の異なる厚さの
前記ゲート酸化膜を形成する場合について説明したが、
別の実施例では窒素イオン及びアルゴンイオンの注入量
や注入領域等の条件を変化させることにより、同一シリ
コン基板上に２種類以上の異なる厚さのゲート酸化膜を
有するＭＯＳトランジスタを製造することができる。
前記ゲート酸化膜を形成する場合について説明したが、
別の実施例では窒素イオン及びアルゴンイオンの注入量
や注入領域等の条件を変化させることにより、同一シリ
コン基板上に２種類以上の異なる厚さのゲート酸化膜を
有するＭＯＳトランジスタを製造することができる。
【００５０】
【発明の効果】以上詳述したように本発明に係るシリコ
ン基板の酸化方法（１）によれば、窒素イオン注入領域
では窒素イオン及びシリコン原子により形成された窒化
物のＳｉ−Ｎ結合を切るために大きなエネルギーが必要
となり、また酸素の拡散が抑制されるので、部分的に酸
化速度を減少させることができる。しかも窒素はドーパ
ントではないため、抵抗率の制御性が低下することはな
い。
ン基板の酸化方法（１）によれば、窒素イオン注入領域
では窒素イオン及びシリコン原子により形成された窒化
物のＳｉ−Ｎ結合を切るために大きなエネルギーが必要
となり、また酸素の拡散が抑制されるので、部分的に酸
化速度を減少させることができる。しかも窒素はドーパ
ントではないため、抵抗率の制御性が低下することはな
い。
【００５１】また、窒素イオンの注入量等を調節するこ
とにより熱酸化時の条件とは独立して酸化速度を制御す
ることができるため、所望箇所に所望厚さのシリコン酸
化膜を容易に形成することができる。
とにより熱酸化時の条件とは独立して酸化速度を制御す
ることができるため、所望箇所に所望厚さのシリコン酸
化膜を容易に形成することができる。
【００５２】また、本発明に係るシリコン基板の酸化方
法（２）によれば、アルゴンイオン注入領域では小さな
エネルギーでシリコン基板のＳｉ−Ｓｉ結合が切れ、し
かもアルゴンはドーパントではないため、前記シリコン
基板中のドーパント濃度が変化することなく部分的に酸
化速度が増大し、抵抗率の制御性が向上し、半導体製造
における利用範囲を広げることができる。
法（２）によれば、アルゴンイオン注入領域では小さな
エネルギーでシリコン基板のＳｉ−Ｓｉ結合が切れ、し
かもアルゴンはドーパントではないため、前記シリコン
基板中のドーパント濃度が変化することなく部分的に酸
化速度が増大し、抵抗率の制御性が向上し、半導体製造
における利用範囲を広げることができる。
【００５３】また、アルゴンイオンの注入量等を調節す
ることにより熱酸化時の条件とは独立して酸化速度を制
御することができ、所望箇所に所望厚さのシリコン酸化
膜を容易に形成することができる。
ることにより熱酸化時の条件とは独立して酸化速度を制
御することができ、所望箇所に所望厚さのシリコン酸化
膜を容易に形成することができる。
【００５４】また、本発明に係るシリコン基板の酸化方
法（３）によれば、上記（１）及び（２）記載の方法に
おける効果と同様の効果が得られ、これに加えて例えば
シリコン基板に素子分離領域を形成する場合や異なるゲ
ート酸化膜厚を有するＭＯＳトランジスタを形成する場
合において、熱酸化前の前記シリコン基板に窒素イオン
注入領域とアルゴンイオン注入領域とを形成しておくこ
とにより、酸化速度の速い部分と遅い部分とを形成する
ことができ、酸化膜厚の異なる領域を一度の熱酸化で形
成することができる。このため、複数回の熱酸化による
ドーパントの拡散をなくしてドーパント分布の制御性を
向上させることができ、また、熱酸化工程やシリコン窒
化膜の形成工程及びエッチング工程等を省略して製造コ
ストを大幅に削減することができる。
法（３）によれば、上記（１）及び（２）記載の方法に
おける効果と同様の効果が得られ、これに加えて例えば
シリコン基板に素子分離領域を形成する場合や異なるゲ
ート酸化膜厚を有するＭＯＳトランジスタを形成する場
合において、熱酸化前の前記シリコン基板に窒素イオン
注入領域とアルゴンイオン注入領域とを形成しておくこ
とにより、酸化速度の速い部分と遅い部分とを形成する
ことができ、酸化膜厚の異なる領域を一度の熱酸化で形
成することができる。このため、複数回の熱酸化による
ドーパントの拡散をなくしてドーパント分布の制御性を
向上させることができ、また、熱酸化工程やシリコン窒
化膜の形成工程及びエッチング工程等を省略して製造コ
ストを大幅に削減することができる。
【００５５】さらに本発明に係るシリコン基板の酸化方
法（４）によれば上記（１）、（３）記載の方法による
作用に加え、注入した窒素イオンがより有効に利用され
るため、窒素イオンの注入量を少なくすることができ、
前記シリコン基板に欠陥を生じにくくさせることができ
る。
法（４）によれば上記（１）、（３）記載の方法による
作用に加え、注入した窒素イオンがより有効に利用され
るため、窒素イオンの注入量を少なくすることができ、
前記シリコン基板に欠陥を生じにくくさせることができ
る。
【図１】窒素イオン、窒素イオン及びシリコンイオン、
アルゴンイオン、ひ素イオンを注入した各シリコン基板
と、イオンを注入しないシリコン基板とに酸化温度を９
００℃から９５０℃に変化させて乾燥酸素雰囲気中で６
０分間の熱酸化処理を施し、得られた各シリコン酸化膜
の厚みを比較したグラフである。
アルゴンイオン、ひ素イオンを注入した各シリコン基板
と、イオンを注入しないシリコン基板とに酸化温度を９
００℃から９５０℃に変化させて乾燥酸素雰囲気中で６
０分間の熱酸化処理を施し、得られた各シリコン酸化膜
の厚みを比較したグラフである。
【図２】乾燥酸素雰囲気中で９５０℃、６０分間の熱酸
化を行った場合における窒素イオン、窒素イオンとシリ
コンイオン、及びアルゴンイオンの注入量に対するシリ
コン酸化膜の膜厚の変化を示したグラフである。
化を行った場合における窒素イオン、窒素イオンとシリ
コンイオン、及びアルゴンイオンの注入量に対するシリ
コン酸化膜の膜厚の変化を示したグラフである。
【図３】本発明に係るシリコン基板の酸化方法の実施例
を工程順に示した模式的断面図である。
を工程順に示した模式的断面図である。
【図４】別の実施例に係るシリコン基板の酸化方法を工
程順に示した模式的断面図である。
程順に示した模式的断面図である。
【図５】従来のＬＯＣＯＳ法を用いたシリコン基板の酸
化方法を工程順に示した模式的断面図である。
化方法を工程順に示した模式的断面図である。
１１、２１ シリコン基板
Claims (4)
- 【請求項１】 シリコン基板に窒素イオンを注入した
後、前記シリコン基板表面の熱酸化を行うことを特徴と
するシリコン基板の酸化方法。 - 【請求項２】 シリコン基板にアルゴンイオンを注入し
た後、前記シリコン基板表面の熱酸化を行うことを特徴
とするシリコン基板の酸化方法。 - 【請求項３】 シリコン基板に窒素イオンおよびアルゴ
ンイオンを注入した後、前記シリコン基板表面の熱酸化
を行うことを特徴とするシリコン基板の酸化方法。 - 【請求項４】 窒素イオンとともにシリコンイオンも注
入することを特徴とする請求項１または請求項３記載の
シリコン基板の酸化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05238029A JP3102223B2 (ja) | 1993-09-24 | 1993-09-24 | シリコン基板の酸化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05238029A JP3102223B2 (ja) | 1993-09-24 | 1993-09-24 | シリコン基板の酸化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0794503A true JPH0794503A (ja) | 1995-04-07 |
| JP3102223B2 JP3102223B2 (ja) | 2000-10-23 |
Family
ID=17024115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05238029A Expired - Fee Related JP3102223B2 (ja) | 1993-09-24 | 1993-09-24 | シリコン基板の酸化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3102223B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999025018A1 (en) * | 1997-11-07 | 1999-05-20 | Advanced Micro Devices, Inc. | Semiconductor device having an improved isolation region and process of fabrication thereof |
| WO1999027578A1 (en) * | 1997-11-25 | 1999-06-03 | Advanced Micro Devices, Inc. | Ion implantation process to improve the gate oxide quality at the edge of a shallow trench isolation structure |
| US6063694A (en) * | 1997-10-01 | 2000-05-16 | Nec Corporation | Field-effect transistor with a trench isolation structure and a method for manufacturing the same |
| WO2001013421A1 (en) * | 1999-08-18 | 2001-02-22 | Infineon Technologies North America Corp. | Method of simultaneously growing oxide layers with different ticknesses on a semiconductor body using selective implantations of oxygen and nitrogen |
| EP0766870B1 (en) * | 1995-04-21 | 2001-10-10 | Koninklijke Philips Electronics N.V. | Method of manufacturing a progammable semiconductor device in the form of an anti-fuse |
| US6399448B1 (en) * | 1999-11-19 | 2002-06-04 | Chartered Semiconductor Manufacturing Ltd. | Method for forming dual gate oxide |
| DE19839079C2 (de) * | 1998-02-27 | 2002-08-01 | Lg Semicon Co Ltd | Verfahren zur Herstellung einer Isolierschicht und Struktur einer Isolierschicht für eine Halbleitervorrichtung |
| US6939771B2 (en) | 1999-02-04 | 2005-09-06 | International Business Machines Corporation | Discontinuous dielectric interface for bipolar transistors |
| US7172942B2 (en) | 2005-02-08 | 2007-02-06 | Oki Electric Industry Co., Ltd. | Method for manufacturing semiconductor elemental device |
| JP2012089802A (ja) * | 2010-10-22 | 2012-05-10 | Toyota Motor Corp | 半導体装置の製造方法 |
| CN105990133A (zh) * | 2015-03-03 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 防止高温工艺制程中掺杂晶圆掺杂物扩散的方法 |
-
1993
- 1993-09-24 JP JP05238029A patent/JP3102223B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0766870B1 (en) * | 1995-04-21 | 2001-10-10 | Koninklijke Philips Electronics N.V. | Method of manufacturing a progammable semiconductor device in the form of an anti-fuse |
| US6063694A (en) * | 1997-10-01 | 2000-05-16 | Nec Corporation | Field-effect transistor with a trench isolation structure and a method for manufacturing the same |
| WO1999025018A1 (en) * | 1997-11-07 | 1999-05-20 | Advanced Micro Devices, Inc. | Semiconductor device having an improved isolation region and process of fabrication thereof |
| WO1999027578A1 (en) * | 1997-11-25 | 1999-06-03 | Advanced Micro Devices, Inc. | Ion implantation process to improve the gate oxide quality at the edge of a shallow trench isolation structure |
| DE19839079C2 (de) * | 1998-02-27 | 2002-08-01 | Lg Semicon Co Ltd | Verfahren zur Herstellung einer Isolierschicht und Struktur einer Isolierschicht für eine Halbleitervorrichtung |
| US7008852B2 (en) | 1999-02-04 | 2006-03-07 | International Business Machines Corporation | Discontinuous dielectric interface for bipolar transistors |
| US6939771B2 (en) | 1999-02-04 | 2005-09-06 | International Business Machines Corporation | Discontinuous dielectric interface for bipolar transistors |
| WO2001013421A1 (en) * | 1999-08-18 | 2001-02-22 | Infineon Technologies North America Corp. | Method of simultaneously growing oxide layers with different ticknesses on a semiconductor body using selective implantations of oxygen and nitrogen |
| US6399448B1 (en) * | 1999-11-19 | 2002-06-04 | Chartered Semiconductor Manufacturing Ltd. | Method for forming dual gate oxide |
| SG105453A1 (en) * | 1999-11-19 | 2004-08-27 | Chartered Semiconductor Mfg | Method for forming dual gate oxide |
| US7172942B2 (en) | 2005-02-08 | 2007-02-06 | Oki Electric Industry Co., Ltd. | Method for manufacturing semiconductor elemental device |
| JP2012089802A (ja) * | 2010-10-22 | 2012-05-10 | Toyota Motor Corp | 半導体装置の製造方法 |
| CN105990133A (zh) * | 2015-03-03 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 防止高温工艺制程中掺杂晶圆掺杂物扩散的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3102223B2 (ja) | 2000-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6033998A (en) | Method of forming variable thickness gate dielectrics | |
| US6258673B1 (en) | Multiple thickness of gate oxide | |
| JP3770954B2 (ja) | 装置の製造方法 | |
| IE57557B1 (en) | Method of manufacturing a semiconductor device,in which a silicon slice is locally provided with field oxide with a channel stopper | |
| JP2001326352A (ja) | ゲート酸化物の上側表面の窒化物形成により向上した信頼性を有する薄いゲート酸化物を形成してゲート酸化物の上側表面に窒素原子のバリヤを形成する方法及びその結果得られる製品 | |
| JP3102223B2 (ja) | シリコン基板の酸化方法 | |
| US6699743B2 (en) | Masked nitrogen enhanced gate oxide | |
| EP0459398B1 (en) | Manufacturing method of a channel in MOS semiconductor devices | |
| WO2002037561A2 (en) | Dual gate oxide process for uniform oxide thickness | |
| JP3518122B2 (ja) | 半導体装置の製造方法 | |
| US5998843A (en) | Semiconductor device with stable threshold voltages | |
| US5612247A (en) | Method for fabricating isolation region for a semiconductor device | |
| JPH0272661A (ja) | 半導体装置の製造方法 | |
| JP2897636B2 (ja) | シリコン基板の酸化方法 | |
| JPH09213655A (ja) | 半導体装置およびその製造方法 | |
| JP4940514B2 (ja) | 半導体装置の製造方法 | |
| JPH0964346A (ja) | 半導体装置の製造方法 | |
| KR100514516B1 (ko) | 듀얼 게이트 절연막 제조 방법 | |
| JPH0590254A (ja) | 半導体装置の製造方法 | |
| JPH0774242A (ja) | 半導体装置及びその製造方法 | |
| KR100307540B1 (ko) | 반도체소자의 제조방법 | |
| JPH036844A (ja) | 半導体収積回路の製造方法 | |
| JPH06163450A (ja) | 半導体装置の製造方法 | |
| JP2003133304A (ja) | 半導体装置の製造方法 | |
| JPS60134469A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000725 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |