JPH0774242A

JPH0774242A - 半導体装置及びその製造方法

Info

Publication number: JPH0774242A
Application number: JP5219410A
Authority: JP
Inventors: Takeshi Matsutani; 毅松谷; Saneya Nakamura; 実也中村
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1993-09-03
Filing date: 1993-09-03
Publication date: 1995-03-17

Abstract

(57)【要約】【目的】半導体装置及びその製造方法に関し、分離用
の不純物拡散領域は活性層基板全体に亙って確実に基板
間絶縁膜に達するようにし、しかも、ウエルは基板間絶
縁膜に達しないか、若し、達した場合でも、表面不純物
濃度に影響を与えないようにしようとする。【構成】ＳＯＩ基板に於けるｎ型シリコン活性層基板
２３に選択的に形成され表面から下地である基板間絶縁
膜２２に到達してｐｎ接合分離を行うｐ型不純物拡散領
域２７と、ｐ型不純物拡散領域２７に依ってｐｎ接合分
離されたｎ型シリコン活性層基板２３内に選択的に且つ
表面から下地である基板間絶縁膜２２へと延びるととも
に前記基板間絶縁膜２２とは間隔をおくように形成され
るか、或いは、表面不純物濃度に影響を与えない範囲で
基板間絶縁膜２２に接して形成されたｐ型ウエル２９と
を備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＳＯＩ（ｓｉｌｉｃｏ
ｎｏｎｉｎｓｕｌａｔｏｒ或いはｓｅｍｉｃｏｎｄ
ｕｃｔｏｒｏｎｉｎｓｕｌａｔｏｒ）基板を用い且
つ素子分離構造を改良した半導体装置及びその製造方法
に関する。

【０００２】現在、半導体装置に於いては、多様な構成
のものが要求され、また、実現されつつある。例えば、
アナログ回路部分とディジタル回路部分とを混載した半
導体装置、或いは、パワー集積回路や整流回路を５
〔Ｖ〕以下の電圧で動作する論理回路と同一チップに混
載した半導体装置などが知られている。

【０００３】そのような半導体装置では、例えば、アナ
ログ回路部分に於ける素子とディジタル回路部分に於け
る素子との素子間干渉ノイズ、或いは、パワー集積回路
が発生するノイズの論理回路への干渉などの抑制が必要
とされている。前記抑制手段の一つとしてＳＯＩ基板を
用いた素子分離構造が期待されているところであるが、
未だ、解決しなければならない問題がある。

【０００４】

【従来の技術】図１１はＳＯＩ基板を用いた素子分離構
造の一従来例を解説する為の半導体装置を表す要部切断
側面図である（要すれば、「電子情報通信学会：信学技
報ＳＤＭ９２−１４７（１９９３−０１）ｐｐ．７５
〜ｐｐ．８２」、を参照）。

【０００５】図に於いて、１は支持基板、２はＳｉＯ₂
からなる基板間絶縁膜、３はｎ型シリコン（Ｓｉ）活性
層基板、４は二酸化シリコン（ＳｉＯ₂）からなるフィ
ールド絶縁膜、５はトレンチ（ｔｒｅｎｃｈ）、６は多
結晶シリコンからなるトレンチ埋め込み部分、７はゲー
ト絶縁膜、８Ａ及び８Ｄはアナログ部分及びディジタル
部分に於けるｐ型ウエル、９_AP及び９_DPはアナログ部分
及びディジタル部分に於けるｐチャネル・トランジス
タ、１０_AN及び１０_DNはアナログ部分及びディジタル部
分に於けるｎチャネル・トランジスタ、１１は接地線、
１２Ａ及び１２Ｄはアナログ部分及びディジタル部分に
於ける接地線、１３Ａ及び１３Ｄはアナログ部分及びデ
ィジタル部分に於けるＶ_DD供給線をそれぞれ示してい
る。

【０００６】この半導体装置では、アナログ回路とディ
ジタル回路との間を表面から基板間絶縁膜２に達する一
般にＵ溝と呼ばれているトレンチ５に依って遮断し、ア
ナログ回路に対するディジタル干渉ノイズを抑制してい
る。

【０００７】図１１に見られるように、ＳＯＩ基板とシ
リコン活性層基板深くまで分離するプロセスとを組み合
わせることで、これまで、外付けのモジュールであった
デバイスをオン・チップ化し、また、オン・チップ化す
ることで生ずる素子間干渉の抑制も可能となりつつあ
る。

【０００８】

【発明が解決しようとする課題】前記説明したＵ溝或い
はＶ溝などのトレンチに依って分離を行う場合、

【０００９】Ｓｉ活性層基板に深いエッチングを行
う必要がある。因みに、図１１に見られるトレンチ５で
あるＵ溝の深さは３〔μｍ〕が必要である。

【００１０】トレンチの埋め戻しが必要である。図
示例では、溝内壁に酸化膜を形成してから、厚い多結晶
Ｓｉの埋め込みを行い、その後、エッチ・バックして表
面を平坦化するので、製造プロセスは複雑である。など
の問題がある。

【００１１】本発明者らは、前記の問題を解消するに
は、縦方向分離をトレンチに依存することを止め、従
来、通常基板を用いた場合に利用されているｐｎ接合に
依る方が良いと判断した。

【００１２】図１２はｐｎ接合に依って分離を行う技術
を解説する為の半導体装置を表す要部切断側面図であ
り、図１１に関して説明した部分と同部分は同記号で指
示してある。尚、図示の半導体装置は、実際には相補型
ＭＩＳ（ｃｏｍｐｌｅｍｅｎｔａｒｙｍｅｔａｌｉ
ｎｓｕｌａｔｏｒｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＣＭ
ＩＳ）半導体装置なのであるが、ｎチャネル・トランジ
スタは省略してある。図に於いて、１４は分離用ｐ型不
純物拡散領域を示している。

【００１３】図１２に見られる素子分離構造は、前記
及びに記述した問題を全て解消することができ、有効
な手段なのであるが、分離用ｐ型不純物拡散領域１４を
形成する為のプロセスが余分に必要となる。

【００１４】ところで、半導体装置がＣＭＩＳであれ
ば、不純物拡散領域の形成をウエルの形成と同時に実施
すればプロセスを簡単化することができるのであるが、
実際には、それ程簡単ではない。

【００１５】一般に、半導体中に於ける不純物拡散係数
と絶縁物質中に於ける不純物拡散係数とは異なっている
為、前記したようなウエルを形成する場合、Ｓｉ活性層
基板表面のウエル形成予定部分に導入した不純物が拡散
されて基板間絶縁膜に到達するような状態になると、そ
の拡散速度は低下してくる。その結果、同じプロセスを
基板間絶縁膜をもたない通常の基板に応用した場合と比
較すると表面に於ける不純物濃度は高くなってしまう。

【００１６】図１３はＳＯＩ基板に不純物拡散を行った
場合の不純物濃度分布を解説する為の線図であり、横軸
にＳＯＩ基板の深さ方向を、そして、縦軸に不純物濃度
をそれぞれ採ってあり、図１１或いは図１２に関して説
明した部分と同部分は同記号で指示してある。

【００１７】図に於いて、Ｎ_D1はＳＯＩ基板のＳｉ活性
層基板３に於ける不純物濃度プロファイルを表す特性
線、Ｎ_D2は通常のＳｉ半導体基板に於ける不純物濃度プ
ロファイルを表す特性線をそれぞれ示しいる。

【００１８】図示の特性線Ｎ_D1及び特性線Ｎ_D2は、プロ
セス条件を全く同一にして不純物拡散を行った場合に得
られた結果であって、ＳＯＩ基板の場合に表面の不純物
濃度が高くなっていること、及び、不純物拡散される半
導体層の厚さに依存して表面の不純物濃度が変化するこ
とが明瞭に看取される。

【００１９】図１４はＭＩＳ電界効果トランジスタに於
けるしきい値電圧のＳｉ活性層基板厚さ依存性を表す線
図であり、横軸にはＳＯＩ基板に於けるＳｉ活性層基板
の厚さを、また、縦軸にはＭＩＳ電界効果トランジスタ
のしきい値電圧をそれぞれ採ってある。

【００２０】図に於いて、横軸に平行な一点鎖線Ｎ_Vth
は、ＳＯＩ基板に適用するプロセスと全く同じプロセス
を適用して通常基板にウエルを形成した場合に得られる
しきい値電圧のレベルを表している。

【００２１】図に見られるように、ＳＯＩ基板を用いた
場合、Ｓｉ活性層基板の厚さに依存してしきい値電圧Ｖ
_thが変動することが明らかである。

【００２２】通常、Ｓｉ活性層基板の厚さはウエハ内で
不均一であるから、ウエルを形成した場合、基板間絶縁
膜に到達する時間の遅速を生ずる。これは、取りも直さ
ず、表面不純物濃度が均一にならないことを意味し、そ
のようになると、ＭＩＳ電界効果トランジスタに於ける
しきい値電圧Ｖ_thや電流増幅率βなどの基本性能が変動
することになる。

【００２３】従って、前記のようなＭＩＳ電界効果トラ
ンジスタの特性変動を抑制する為には、ウエルが基板間
絶縁膜に達しないようにしなければならない（要すれ
ば、特開平４−２６３４６７号公報を参照）。

【００２４】さて、ウエルについては前記説明した通り
であるが、図１２について説明した分離用の不純物拡散
領域は、その機能上、確実に基板間絶縁膜まで到達させ
なければならない。

【００２５】この場合、当然のことながら、熱処理を必
要とするが、その熱処理がプロセス・コストの上昇を招
来したり、基板の反り、転位や結晶欠陥を誘起するなど
の問題を起こさないようにすることが肝要である。

【００２６】本発明は、分離用の不純物拡散領域は活性
層基板全体に亙って確実に基板間絶縁膜に達するように
し、しかも、ウエルは基板間絶縁膜に達しないか、若
し、達した場合でも、表面不純物濃度に影響を与えない
ようにしようとする。

【００２７】

【課題を解決するための手段】図１は本発明者らが行な
った数多くの実験で得られたデータを纏めて表した線図
であって、本発明の原理を理解するのに有用である。

【００２８】図に於いて、縦軸にはＳＯＩ基板に於ける
Ｓｉ活性層基板の厚さ〔μｍ〕を、そして、横軸にはウ
エル深さ〔μｍ〕をそれぞれ採ってある。但し、ここで
謂うウエル深さとは、ＳＯＩ基板に於けるＳｉ活性層基
板を通常基板と考えても良い程度に充分に厚くして形成
した場合のウエル深さである。

【００２９】このデータを得た実験では、Ｓｉ活性層基
板の厚さを異にするＳＯＩ基板を用意して、全く同じプ
ロセスを適用してＭＩＳ電界効果トランジスタを作成
し、しきい値Ｖ_thのＳｉ活性層基板厚さ依存性を測定し
た。因みに、図１４に見られるデータは図１に見られる
データを得た実験に依って得られたものである。

【００３０】図２及び図３は熱処理した場合の基板深さ
方向に関する不純物濃度分布の経時変化を見た線図であ
る。尚、時間変化は（ａ）→（ｂ）→（ｃ）→（ｄ）の
順である。

【００３１】各図に於いて、縦軸には不純物濃度を、そ
して、横軸には深さ方向をそれぞれ採ってある。

【００３２】さて、図１に見られる領域（Ａ）は、ウエ
ルが基板間絶縁膜に到達せず、従って、ウエルの表面不
純物濃度が全く変化しないので、ＭＩＳ電界効果トラン
ジスタに於ける重要な特性であるしきい値Ｖ_thや電流増
幅率βなどに影響がなく、これを図２で見ると（ａ）の
場合である。

【００３３】また、ハッチングを施した領域（Ｂ）は、
ウエルが基板間絶縁膜に到達してはいるが、表面不純物
濃度に変化がなく、領域（Ａ）と同様、ＭＩＳ電界効果
トランジスタに於けるしきい値Ｖ_thや電流増幅率βなど
に影響がなく、これを図２及び図３で見ると（ｂ）及び
（ｃ）の場合である。

【００３４】更にまた、領域（Ｃ）は、表面不純物濃度
が変化し、ＭＩＳ電界効果トランジスタに於けるしきい
値Ｖ_thや電流増幅率βなどに影響が現れ、これを図３で
見ると（ｄ）の場合である。

【００３５】本発明の場合、分離用の不純物拡散領域の
形成とウエルの形成とは、一部が別個の工程になるの
で、工程簡略化の面では効果が若干削がれるが、高温且
つ長時間の熱処理を複数回に亙って実施する必要がなく
なるので、その欠点を補って余りある。

【００３６】前記したところから、本発明に依る半導体
装置及びその製造方法に於いては、（１）ＳＯＩ基板
（例えばＳｉ半導体支持基板２１、ＳｉＯ₂基板間絶縁
膜２２、ｎ型Ｓｉ活性層基板２３等で構成されたＳＯＩ
基板）に於ける一導電型半導体活性層基板（例えばｎ型
Ｓｉ活性層基板２３）に選択的に形成され表面から下地
である基板間絶縁膜（例えばＳｉＯ₂基板間絶縁膜２
２）に到達してｐｎ接合分離を行う反対導電型不純物拡
散領域（例えば分離用ｐ型不純物拡散領域２７）と、前
記反対導電型不純物拡散領域に依ってｐｎ接合分離され
た前記一導電型半導体活性層基板内に選択的に且つ表面
から下地である前記基板間絶縁膜へと延びると共に前記
基板間絶縁膜とは間隔をおくように形成された反対導電
型或いは一導電型ウエル（例えばｐ型ウエル２９）とを
備えてなることを特徴とするか、或いは、

【００３７】（２）前記（１）に於いて、反対導電型或
いは一導電型ウエルが表面不純物濃度に影響を与えない
範囲で基板間絶縁膜に達して（例えば、反対導電型或い
は一導電型ウエルがぎりぎりで基板間絶縁膜２２に到
達）形成されてなることを特徴とするか、或いは、

【００３８】（３）ＳＯＩ基板に於ける一導電型半導体
活性層基板にｐｎ接合分離を行う反対導電型不純物拡散
領域を形成する為に選択的に反対導電型不純物を導入し
てから熱処理を行って浅く拡散させる工程と、次いで、
前記反対導電型不純物拡散領域に依ってｐｎ接合分離さ
れる前記一導電型半導体活性層基板内に反対導電型或い
は一導電型ウエルを形成する為に選択的に反対導電型或
いは一導電型不純物を導入してから前記ｐｎ接合分離を
行う反対導電型不純物拡散領域が前記基板間絶縁膜に到
達すると共に前記反対導電型或いは一導電型ウエルが前
記基板間絶縁膜とは間隔をおいて形成されるように熱処
理を行う工程とが含まれてなることを特徴とするか、或
いは、

【００３９】（４）前記（３）に於いて、ｐｎ接合分離
を行う反対導電型不純物拡散領域を前記基板間絶縁膜に
到達させる熱処理は反対導電型或いは一導電型ウエルが
表面不純物濃度に影響を与えない範囲で基板間絶縁膜に
達する程度であることを特徴とするか、或いは、

【００４０】（５）ＳＯＩ基板に於ける一導電型半導体
活性層基板にｐｎ接合分離を行う反対導電型不純物拡散
領域を形成する為に所定の熱処理で前記反対導電型不純
物拡散領域が基板間絶縁膜に到達するに必要な量の反対
導電型不純物を選択的に導入し、また、前記反対導電型
不純物拡散領域に依ってｐｎ接合分離される前記一導電
型半導体活性層基板内に反対導電型或いは一導電型ウエ
ルを形成する為に前記所定の熱処理で前記反対導電型或
いは一導電型ウエルが前記基板間絶縁膜とは間隔をおい
て形成されるに必要な量の反対導電型或いは一導電型不
純物を選択的に導入する工程と、次いで、前記ｐｎ接合
分離を行なう反対導電型不純物拡散領域が前記基板間絶
縁膜に到達すると共に前記反対導電型或いは一導電型ウ
エルが前記基板間絶縁膜とは間隔をおいて形成されるよ
うに同時熱処理する工程とが含まれてなることを特徴と
するか、或いは、

【００４１】（６）前記（５）に於いて、反対導電型或
いは一導電型ウエルを形成する為に選択的に導入される
反対導電型或いは一導電型不純物の量は所定の熱処理で
ｐｎ接合分離を行なう反対導電型不純物拡散領域が前記
基板間絶縁膜に到達すると共に反対導電型或いは一導電
型ウエルが表面不純物濃度に影響を受けない範囲で前記
基板間絶縁膜に達する程度であることを特徴とするか、
或いは、

【００４２】（７）ＳＯＩ基板に於ける一導電型半導体
活性層基板にｐｎ接合分離を行う反対導電型不純物拡散
領域を形成する為に所定の熱処理で前記反対導電型不純
物拡散領域が基板間絶縁膜に到達するに必要な量の反対
導電型不純物を選択的に導入すると同時に前記反対導電
型不純物拡散領域に依ってｐｎ接合分離される前記一導
電型半導体活性層基板内に反対導電型ウエルを形成する
為に前記所定の熱処理で前記反対導電型ウエルが前記基
板間絶縁膜に到達し且つ前記反対導電型ウエルの表面不
純物濃度が影響を受けない範囲で形成されるに必要な量
の反対導電型不純物を選択的に導入する工程と、次い
で、前記ｐｎ接合分離を行なう反対導電型不純物拡散領
域が前記基板間絶縁膜に到達すると共に前記反対導電型
ウエルが表面不純物濃度に影響を受けない範囲で前記基
板間絶縁膜に達するように同時熱処理する工程とが含ま
れてなることを特徴とするか、或いは、

【００４３】（８）ＳＯＩ基板に於ける一導電型半導体
活性層基板にｐｎ接合分離を行う反対導電型不純物拡散
領域を形成する為に所定の熱処理で前記反対導電型不純
物拡散領域が基板間絶縁膜に到達するに必要な量の反対
導電型不純物を選択的に導入すると同時に前記反対導電
型不純物拡散領域に依ってｐｎ接合分離される前記一導
電型半導体活性層基板内に反対導電型ウエルを形成する
為に前記所定の熱処理で前記反対導電型ウエルが前記基
板間絶縁膜とは間隔をおいて形成されるに必要な量の反
対導電型不純物を選択的に導入する工程と、次いで、前
記ｐｎ接合分離を行なう反対導電型不純物拡散領域が前
記基板間絶縁膜に到達すると共に前記反対導電型ウエル
が前記基板間絶縁膜とは間隔を於いて形成されるように
同時熱処理する工程とが含まれてなることを特徴とす
る。

【００４４】

【作用】前記手段を採ると、同一基板上に多種類のデバ
イスを混載した際に発生し易いノイズを低減させる為に
ＳＯＩ基板を用いた場合、ウエルの表面不純物濃度が不
均一になって、ＭＩＳ電界効果トランジスタに於けるし
きい値電圧Ｖ_th或いは電流増幅率βなどの基本性能が変
動するなどの欠点が解消され、高品質の半導体装置を得
ることができる。

【００４５】

【実施例】図４乃至図６は本発明の方法に関する第一実
施例を解説する為の工程要所に於ける半導体装置の要部
切断側面図であり、以下、これ等の図を参照しつつ詳細
に説明する。

【００４６】図４参照４−（１）Ｓｉ半導体支持基板２１及びＳｉＯ₂基板間絶縁膜２２
及びｎ型Ｓｉ活性層基板２３からなるＳＯＩ基板が完成
されているものとする。ここで、ｎ型Ｓｉ活性層基板２
３は、比抵抗：１０〔Ωｃｍ〕厚さ：３〔μｍ〕厚さばらつき：１〔μｍ〕即ち±０．５〔μｍ〕である。

【００４７】４−（２）熱酸化法を適用することに依り、厚さが例えば３００
〔Å〕のＳｉＯ₂からなる絶縁膜２４を形成する。４−（３）化学気相堆積（ｃｈｅｍｉｃａｌｖａｐｏｒｄｅｐ
ｏｓｉｔｉｏｎ：ＣＶＤ）法を適用することに依り、厚
さが例えば１０００〔Å〕のＳｉ₃Ｎ₄膜２５を形成す
る。

【００４８】４−（４）リソグラフィ技術に於けるレジスト・プロセスを適用す
ることに依り、分離用の不純物拡散領域形成予定部分に
開口２６Ａをもつレジスト膜２６を形成する。４−（５）イオン注入法を適用することに依り、ドーズ量を１×１
０¹³〔cm^-2〕、加速エネルギを１５０〔ｋｅＶ〕として
ホウ素（Ｂ）イオンの打ち込みを行う。

【００４９】４−（６）レジスト剥離液中に浸漬して、前記工程１−（５）でイ
オン注入のマスクとして用いたレジスト膜２６を除去す
る。４−（７）窒素（Ｎ₂）雰囲気中に於いて、温度を例えば１１００
〔℃〕、時間を例えば２１０〔分〕として不純物を活性
化する為の熱処理を行って分離用ｐ型不純物拡散領域２
７を形成する。

【００５０】図５参照５−（１）リソグラフィ技術に於けるレジスト・プロセスを適用す
ることに依り、ｐ型ウエル形成予定部分に開口２８Ａを
もつレジスト膜２８を形成する。

【００５１】５−（２）イオン注入法を適用することに依り、ｐ型ウエル形成予
定部分にドーズ量を例えば１×１０¹³〔cm^-2〕、加速エ
ネルギを例えば１５０〔ｋｅＶ〕としてホウ素（Ｂ）イ
オンの打ち込みを行う。尚、ｎ型ウエルも形成する場合
には、同じくイオン注入法を適用することに依り、ｎ型
ウエル形成予定部分にドーズ量を例えば８×１０¹²〔cm
^-2〕、加速エネルギを例えば１８０〔ｋｅＶ〕として燐
（Ｐ）イオンの打ち込みを行う。

【００５２】５−（３）レジスト剥離液中に浸漬して、前記工程２−（２）でイ
オン注入のマスクとして用いたレジスト膜２８を除去す
る。５−（４）窒素（Ｎ₂）雰囲気中に於いて、温度を例えば１１００
〔℃〕、時間を例えば１５０〔分〕として不純物を活性
化する為の熱処理を行ってｐ型ウエル２９を形成する。

【００５３】ここで、温度１１００〔℃〕、時間１５０
〔分〕の熱処理では、Ｂが２．５〔μｍ〕の深さまでし
か拡散されないので、ｐ型ウエル２９は、Ｓｉ活性層基
板２３の最も薄いところで基板間絶縁膜２２にぎりぎり
で到達する。

【００５４】このように、ｐ型ウエル２９が、ぎりぎり
で基板間絶縁膜２２に到達するような場合には表面の不
純物濃度が変動することはないので、ＭＩＳ電界効果ト
ランジスタの特性に悪影響は現れない。

【００５５】ところで、ｐ型ウエル２９を形成する為の
熱処理を行った場合、分離用ｐ型不純物拡散領域２７
は、１１００〔℃〕の温度で合計３６０〔分〕の熱処理
が加えられたことになって、Ｓｉ活性層基板２３が最も
厚い３．５〔μｍ〕の部分でもＢの拡散が基板間絶縁膜
２２に到達する。

【００５６】図６参照６−（１）この後、通常の技法を適用することに依り、アナログ回
路のｎチャネル・トランジスタ３０_AN及びディジタル回
路のｎチャネル・トランジスタ３０_DNやアナログ回路の
ｐチャネル・トランジスタ３１_AP及びディジタル回路の
ｐチャネル・トランジスタ３１_DPなどを作り込んで完成
する。

【００５７】前記説明した第一実施例に於いては、前記
工程４−（７）で説明したように、予め分離用ｐ型不純
物拡散領域２７を形成するに当たって、温度１１００
〔℃〕で、時間２１０〔分〕の熱処理を行なっている
が、その段階で、例えば、温度を１１００〔℃〕、時間
を３６０分として熱処理を行い、分離用ｐ型不純物拡散
領域２７を基板間絶縁膜２２に到達させてしまうことも
できる。

【００５８】然しながら、この場合の熱処理としては、
プロセス・コストの低減、基板の反り防止、転位や結晶
欠陥の誘起防止の観点からすると、控えめに行なうこと
が望ましい。

【００５９】本発明では、前記実施例の説明からも判る
ように、Ｓｉ活性層基板の厚さばらつきを考慮に入れた
上で、分離用の不純物拡散領域に於いては、Ｓｉ活性層基
板が最も厚い部分でも不純物が基板間絶縁膜に確実に到
達する。

【００６０】ウエルに於いては、Ｓｉ活性層基板が
最も薄い部分でも不純物が基板間絶縁膜に到達しない
か、或いは、到達しても、トランジスタのしきい値電圧
Ｖ_thに変動を生じない範囲、即ち、ぎりぎりで基板間絶
縁膜に到達する程度、若しくは、図１でハッチングを施
した領域（Ｂ）に止めるようにし、少なくとも領域
（Ｃ）には入らないようにする。ことが必要であり、この条件を満たすように不純物の導
入と熱処理を分割して実施する。

【００６１】前記のような熱処理を行うに際しては、本
発明者らが行った多くの実験に依って得られたデータを
纏めた線図を利用すると簡単である。尚、このデータで
は、ｐ型不純物はボロン（Ｂ）であり、また、ｎ型不純
物は燐（Ｐ）である。

【００６２】図７はｐ型Ｓｉ基板中のｐ型不純物の拡散
時間と拡散深さ及びｎ型不純物の拡散時間と拡散深さの
関係を説明する為の線図であって、横軸には不純物拡散
時間〔分〕を、また、縦軸には不純物拡散深さ〔μｍ〕
をそれぞれ採ってある。

【００６３】図に於いて、（Ａ）はｐ型Ｓｉ基板中のｐ
型不純物の拡散時間と拡散深さの関係、（Ｂ）はｐ型Ｓ
ｉ基板中のｎ型不純物の拡散時間と拡散深さの関係をそ
れぞれ示している。

【００６４】図８はｎ型Ｓｉ基板中のｐ型不純物の拡散
時間と拡散深さ及びｎ型不純物の拡散時間と拡散深さの
関係を説明する為の線図であって、横軸には不純物拡散
時間〔分〕を、また、縦軸には不純物拡散深さ〔μｍ〕
をそれぞれ採ってある。

【００６５】図に於いて、（Ａ）はｎ型Ｓｉ基板中のｐ
型不純物の拡散時間と拡散深さの関係、（Ｂ）はｎ型Ｓ
ｉ基板中のｎ型不純物の拡散時間と拡散深さの関係をそ
れぞれ示している。

【００６６】通常、不純物の拡散深さは、不純物のイオ
ン注入条件にも依存する。因みに、イオン注入の加速電
圧が１００〔ｋｅＶ〕乃至２００〔ｋｅＶ〕程度であれ
ば、ドーズ量依存性の方が加速電圧依存性よりも大きい
ことが知られていて、図７及び図８に見られるデータを
そのまま利用することができる。

【００６７】一般に、不純物を深く拡散するほど表面不
純物濃度は低下するから、本発明に開示したウエル深さ
の最適化を行なう場合、所望のしきい値電圧Ｖ_thを得る
為の表面不純物濃度の合わせ込みを行なう上で、不純物
の注入量について検討が必要である。

【００６８】図７及び図８には前記実施例のドーズ量で
イオン注入した場合に於ける不純物拡散深さについて示
してある。ウエル形成直後の表面不純物濃度が所望の値
に達していない場合でも、しきい値電圧Ｖ_th制御用のイ
オン注入を併用して所望の不純物濃度並びにしきい値電
圧Ｖ_thを得るのであれば、しきい値電圧Ｖ_thが±０．４
〔Ｖ〕乃至１．０〔Ｖ〕の範囲にある限り、図７及び図
８に示したデータを利用することができる。

【００６９】ところで、前記第一実施例に於いては、分
離用の不純物拡散領域とウエルの熱処理温度を同じにし
ているが、それにこだわる必要はなく、次に、その方法
に関する第二実施例について説明する。尚、この場合も
図４乃至図６を参照すると良い。

【００７０】（１）前記実施例と同様、熱酸化法を適
用することに依り、ｎ型Ｓｉ活性層基板２３上にＳｉＯ
₂からなる絶縁膜２４を形成する。（２）ＣＶＤ法を適用することに依り、Ｓｉ₃Ｎ₄膜
２５を形成する。

【００７１】（３）リソグラフィ技術に於けるレジス
ト・プロセスを適用することに依り、分離用の不純物拡
散領域形成予定部分に開口２６Ａをもつレジスト膜２６
を形成する。（４）イオン注入法を適用することに依って、ドーズ
量１×１０¹³〔cm^-2〕、加速エネルギ１５０〔ｋｅＶ〕
としてホウ素（Ｂ）イオンの打ち込みを行う。

【００７２】（５）レジスト剥離液中に浸漬して、前
記工程（３）でイオン注入のマスクとして用いたレジス
ト膜２６を除去する。（６）Ｎ₂雰囲気中に於いて、温度を１１５０
〔℃〕、時間を８０〔分〕として不純物を活性化する為
の熱処理を行って分離用ｐ型不純物拡散領域２７を形成
する。

【００７３】（７）リソグラフィ技術に於けるレジス
ト・プロセスを適用することに依り、ｐ型ウエル形成予
定部分に開口２８Ａをもつレジスト膜２８を形成する。（８）イオン注入法を適用することに依り、ｐ型ウエ
ル形成予定部分にドーズ量を１×１０¹³〔cm^-2〕、加速
エネルギを例えば１５０〔ｋｅＶ〕としてＢイオンの打
ち込みを行う。

【００７４】（９）Ｎ₂雰囲気中に於いて、温度を１
１００〔℃〕、時間を１５０〔分〕として不純物を活性
化する為の熱処理を行ってｐ型ウエル２９を形成する。

【００７５】図８から明らかなように、ｎ型Ｓｉ基板中
にＢを拡散する場合、温度１１００〔℃〕、時間１５０
〔分〕では、深さ２．５〔μｍ〕までしか到達しないの
で、ｐ型ウエル２９はｎ型Ｓｉ活性層基板２３の最も薄
いところで基板間絶縁膜２２にぎりぎりで到達すること
になり、この状態では、ｎチャネルＭＩＳ電界効果トラ
ンジスタの特性変動は生じない。

【００７６】ところで、分離用ｐ型不純物拡散領域２７
に於いては、当初に加えた熱処理が温度１１５０
〔℃〕、時間８０〔分〕であるから、その拡散深さは、
図８から明らかなように、温度１１００〔℃〕、時間２
１０〔分〕の熱処理に相当する拡散深さであり、結局、
第一実施例の場合と同じことになり、後の熱処理との合
計では、温度１１００〔℃〕、時間３６０〔分〕相当の
熱処理が行われたことになって、ｎ型Ｓｉ活性層基板２
３が最も厚い３．５〔μｍ〕の部分でも、Ｂは基板間絶
縁膜２２に充分に到達する。

【００７７】ここで、分離用の不純物拡散領域及びウエ
ルを形成するに際し、イオン注入及び熱処理を各々一回
で済ませ、そして、分離用の不純物拡散領域は基板間絶
縁膜に充分に到達させ、且つ、ウエルは基板間絶縁膜に
ぎりぎりで到達させる本発明の方法に関する第三実施例
を説明する。

【００７８】（１）第一実施例及び第二実施例と同
様、ｎ型Ｓｉ活性層基板２３上に厚さが例えば３００
〔Å〕のＳｉＯ₂からなる絶縁膜２４並びに厚さが１０
００〔Å〕のＳｉ₃Ｎ₄膜２５を形成する。

【００７９】（２）分離用の不純物拡散領域形成予定
部分及びｐ型ウエル形成予定部分に開口をもつレジスト
膜を形成する。

【００８０】（３）ドーズ量を１×１０¹³〔cm^-2〕、
加速エネルギを１５０〔ｋｅＶ〕としてホウ素イオンの
打ち込みを行なう。ｎ型ウエルも形成するのであれば、
ドーズ量を１．０×１０¹³〔cm^-2〕、加速エネルギを１
８０〔ｋｅＶ〕としてリン・イオンの打ち込みを行な
う。

【００８１】（４）Ｎ₂雰囲気中に於いて、温度を１
１５０〔℃〕、時間を２４０〔分〕とするか、或いは、
温度を１２００〔℃〕、時間を９０〔分〕として熱処理
を行なう。

【００８２】第三実施例では、ドーズ量が第一実施例及
び第二実施例と若干異なるが、不純物の拡散深さは、殆
ど図８に示した通りになり、その（Ａ）からすると約４
〔μｍ〕になる。因みに、ドーズ量を変えたのは、熱処
理後の表面不純物濃度を第一実施例及び第二実施例と合
わせる為である。

【００８３】さて、ここで、図１の横軸であるウエル深
さで４〔μｍ〕のところを見ると、Ｓｉ活性層基板２３
の厚さが３±０．５〔μｍ〕であれば、ハッチングを施
した領域（Ｂ）の範囲に入る。

【００８４】従って、ｐｎ接合分離に対する要求、即
ち、拡散した不純物が基板間絶縁膜に到達しているこ
と、及び、ウエルに対する要求、即ち、表面不純物濃度
に影響が現れないこと、の二つの要求を同時に満たして
いて、イオン注入及び熱処理が共に一回で済むことが理
解されよう。

【００８５】第三実施例では、イオン注入及び熱処理を
各々一回で済ませ、そして、分離用の不純物拡散領域は
基板間絶縁膜に充分に到達し、且つ、ウエルは基板間絶
縁膜にぎりぎりで到達する例を説明したが、ウエルが基
板間絶縁膜と間隔をおくように形成する例を第四実施例
として説明する。

【００８６】図９は本発明の方法に関する第四実施例を
解説する為の工程要所に於ける半導体装置の要部切断側
面図であり、図１０は熱処理する前の基板深さ方向に関
する不純物濃度分布を表す線図であって、以下、これ等
の図を随時参照しつつ説明する。尚、図２乃至図６に於
いて用いた記号と同記号は同部分を表すか或いは同じ意
味を持つものとする。

【００８７】（１）第一実施例乃至第三実施例と同
様、厚さ２．５〔μｍ〕乃至３．５〔μｍ〕のｎ型Ｓｉ
活性層基板２３上に厚さが例えば３００〔Å〕のＳｉＯ
₂からなる絶縁膜２４並びに厚さが１０００〔Å〕のＳ
ｉ₃Ｎ₄膜２５を形成する。

【００８８】（２）ＣＶＤ法を適用することに依り、
厚さ例えば４５００〔Å〕のＳｉＯ₂膜４１を形成す
る。

【００８９】（３）リソグラフィ技術に於けるレジス
ト・プロセス、及び、エッチャントをフッ化水素酸とす
るウエット・エッチング法を適用することに依り、少な
くともｐ型ウエル形成予定部分上にＳｉＯ₂膜４１が残
り、且つ、少なくとも分離用ｐ型不純物拡散領域形成予
定部分上のＳｉＯ₂膜４１は除去されるようにエッチン
グを行なう。

【００９０】（４）分離用ｐ型不純物拡散領域形成予
定部分及びｐ型ウエル形成予定部分に開口をもつレジス
ト膜を形成する。

【００９１】（５）ドーズ量を４．０×１０¹³〔c
m^-2〕、加速エネルギを１５０〔ｋｅＶ〕としてホウ素
イオンの打ち込みを行なう。図１０には、イオン注入直
後に於ける不純物濃度プロファイルが表されていて、
（Ａ）が分離用ｐ型不純物拡散領域に於ける分布であ
り、また、（Ｂ）がｐ型ウエルに於ける分布である。

【００９２】（６）Ｎ₂雰囲気中に於いて、温度を１
１５０〔℃〕、時間を１２０〔分〕とするか、或いは、
温度を１１００〔℃〕、時間を３００〔分〕として熱処
理を行なう。尚、ＳｉＯ₂膜４１は、この熱処理を行な
う前、或いは、行なった後に除去する。

【００９３】ここで、図９を参照すると理解できるが、
分離用ｐ型不純物拡散領域２７に於いては、第三実施例
と略同じ条件で不純物の注入及び拡散が行なわれるの
で、Ｓｉ活性層基板２３が最も厚い部分でも不純物は基
板間絶縁膜２２に確実に到達できる。

【００９４】また、ｐ型ウエル２９に於いては、厚さ３
００〔Å〕の絶縁膜２４並びに厚さ１０００〔Å〕のＳ
ｉ₃Ｎ₄膜２５に加え、更に厚さ４５００〔Å〕のＳｉ
Ｏ₂膜４１を通してイオン注入しなければならないか
ら、Ｓｉ活性層基板２３に導入される不純物の量は少な
くなっている。

【００９５】即ち、イオン注入に際し、ｐ型ウエル形成
予定部分では、他の部分に比較し、同じ加速エネルギ１
５０〔ｋｅＶ〕で、４５００〔Å〕の厚さをもったＳｉ
Ｏ₂膜４１を余分に通過しなければならないので、不純
物の量が少なくなることは当然の帰着であり、実質的に
ドーズ量を１．５×１０¹²〔cm^-2〕の条件で、３００
〔Å〕の絶縁膜２４及び１０００〔Å〕のＳｉ₃Ｎ₄膜
２５を通してイオン注入した場合、即ち、第三実施例の
場合と略同じ効果を持たせている。従って、ウエル２９
は基板間絶縁膜２２と間隔を於いて形成される。

【００９６】本実施例で用いた厚さ４５００〔Å〕のＳ
ｉＯ₂膜４１は、厚さを最適化したＳｉ₃Ｎ₄膜、多結
晶Ｓｉ膜、アモルファスＳｉ膜などに代替することがで
き、また、本実施例で用いた技法は、第三実施例のよう
に、ｐ型ウエル２９を基板間絶縁膜２２にぎりぎりで到
達させる場合に応用することもできる。

【００９７】第四実施例に於いて、ウエル２９の表面不
純物濃度を第一実施例及び第二実施例と同程度にしたけ
れば、例えば、厚さ１００〔Å〕乃至２００〔Å〕のゲ
ート酸化膜形成後、加速電圧４０〔ｋｅＶ〕、ドーズ量
３．０×１０¹¹〔cm^-2〕の条件の下で、しきい値電圧Ｖ
_th制御用としてボロンのイオン注入を行なうと良い。

【００９８】本発明では、前記実施例に限られることな
く、他に多くの改変を実施することができる。

【００９９】例えば、ウエル並びに分離用の不純物拡散
領域に於ける不純物のドーズ量を変えて導入し、熱処理
を一回で済ませる場合に於ける具体的条件は他にも種々
と選択することができる。

【０１００】他の具体的条件を説明すると、Ｓｉ活性層基板について導電型：ｎ型厚さ：２．５〔μｍ〕乃至３．５〔μｍ〕

【０１０１】ウエルについて不純物：ボロン加速エネルギ：１５０〔ＫｅＶ〕でドーズ量：１．５×１０¹²〔cm^-2〕

【０１０２】分離用の不純物拡散領域について不純物：ウエルと同じ加速エネルギ：ウエルと同じドーズ量を４×１０¹³〔cm^-2〕とし、温度１１５０〔℃〕で時間１２０〔分〕とする
か、或いは、温度１１００〔℃〕で時間を３００分とし
て熱処理する。

【０１０３】このようにすると、Ｓｉ活性層基板が最も
薄い部分でｐ型ウエルがぎりぎりで基板間絶縁膜に到達
し、最も厚い部分でも分離用の不純物拡散領域が確実に
基板間絶縁膜に到達する。

【０１０４】ウエルの表面不純物濃度を第一実施例及び
第二実施例と同程度とするには、例えば、厚さ１００
〔Å〕乃至２００〔Å〕のゲート酸化膜形成後、加速電
圧４０〔ｋｅＶ〕、ドーズ量３．０×１０¹¹〔cm^-2〕の
条件の下で、しきい値電圧Ｖ_th制御用としてボロンのイ
オン注入を行なうと良い。

【０１０５】

【発明の効果】本発明に依る半導体装置及びその製造方
法に於いては、ＳＯＩ基板に於ける一導電型シリコン活
性層基板の表面から下地である基板間絶縁膜に到達して
ｐｎ接合分離を行う反対導電型不純物拡散領域が形成さ
れ、反対導電型不純物拡散領域に依ってｐｎ接合分離さ
れた一導電型シリコン活性層基板内に表面から下地であ
る基板間絶縁膜へと延びると共に前記基板間絶縁膜とは
間隔をおくか、或いは、表面不純物濃度が影響を受けな
い程度に到達するように反対導電型或いは一導電型ウエ
ルが形成される。

【０１０６】前記構成を採ると、同一基板上に多種類の
デバイスを混載した際に発生し易いノイズを低減させる
為にＳＯＩ基板を用いた場合、ウエルの表面不純物濃度
が不均一になって、ＭＩＳ電界効果トランジスタに於け
るしきい値電圧Ｖ_th或いは電流増幅率βなどの基本性能
が変動するなどの欠点が解消され、高品質の半導体装置
を得ることができる。

【図面の簡単な説明】

【図１】本発明に於ける原理を解説する為に実験で得ら
れたデータを纏めて表した線図である。

【図２】熱処理した場合の基板深さ方向に関する不純物
濃度分布の経時変化を見た線図である。

【図３】熱処理した場合の基板深さ方向に関する不純物
濃度分布の経時変化を見た線図である。

【図４】本発明の方法に関する第一実施例を解説する為
の工程要所に於ける半導体装置の要部切断側面図であ
る。

【図５】本発明の方法に関する第一実施例を解説する為
の工程要所に於ける半導体装置の要部切断側面図であ
る。

【図６】本発明の方法に関する第一実施例を解説する為
の工程要所に於ける半導体装置の要部切断側面図であ
る。

【図７】ｐ型Ｓｉ基板中のｐ型不純物の拡散時間と拡散
深さ及びｎ型不純物の拡散時間と拡散深さの関係を説明
する為の線図である。

【図８】ｎ型Ｓｉ基板中のｐ型不純物の拡散時間と拡散
深さ及びｎ型不純物の拡散時間と拡散深さの関係を説明
する為の線図である。

【図９】本発明の方法に関する第四実施例を解説する為
の工程要所に於ける半導体装置の要部切断側面図であ
る。

【図１０】第四実施例に於いて熱処理する前の基板深さ
方向に関する不純物濃度分布を表す線図である。

【図１１】ＳＯＩ基板を用いた素子分離構造の一従来例
を解説する為の半導体装置を表す要部切断側面図であ
る。

【図１２】ｐｎ接合に依って分離を行う技術を解説する
為の半導体装置を表す要部切断側面図である。

【図１３】ＳＯＩ基板に不純物拡散を行った場合の不純
物濃度分布を解説する為の線図である。

【図１４】ＭＩＳ電界効果トランジスタに於けるしきい
値電圧のＳｉ活性層基板厚さ依存性を表す線図である。

【符号の説明】

２１シリコン半導体基板２２基板間絶縁膜２３ｎ型シリコン活性層基板２４ＳｉＯ₂からなる絶縁膜２５Ｓｉ₃Ｎ₄膜２６レジスト膜２６Ａ開口２７分離用ｐ型不純物拡散領域２８レジスト膜２８Ａ開口２９ｐ型ウエル３０_AN ｎチャネル・トランジスタ３０_DN ｎチャネル・トランジスタ３１_AP ｐチャネル・トランジスタ３１_DP ｐチャネル・トランジスタ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 27/092 27/12 Ｆ 9170−4ＭＨ０１Ｌ 27/08 ３２１Ｂ

Claims

【特許請求の範囲】

【請求項１】ＳＯＩ基板に於ける一導電型半導体活性層
基板に選択的に形成され表面から下地である基板間絶縁
膜に到達してｐｎ接合分離を行う反対導電型不純物拡散
領域と、前記反対導電型不純物拡散領域に依ってｐｎ接合分離さ
れた前記一導電型半導体活性層基板内に選択的に且つ表
面から下地である前記基板間絶縁膜へと延びると共に前
記基板間絶縁膜とは間隔をおくように形成された反対導
電型或いは一導電型ウエルとを備えてなることを特徴と
する半導体装置。
【請求項２】反対導電型或いは一導電型ウエルが表面不
純物濃度に影響を与えない範囲で基板間絶縁膜に達して
形成されてなることを特徴とする請求項１記載の半導体
装置。
【請求項３】ＳＯＩ基板に於ける一導電型半導体活性層
基板にｐｎ接合分離を行う反対導電型不純物拡散領域を
形成する為に選択的に反対導電型不純物を導入してから
熱処理を行って浅く拡散させる工程と、次いで、前記反対導電型不純物拡散領域に依ってｐｎ接
合分離される前記一導電型半導体活性層基板内に反対導
電型或いは一導電型ウエルを形成する為に選択的に反対
導電型或いは一導電型不純物を導入してから前記ｐｎ接
合分離を行う反対導電型不純物拡散領域が前記基板間絶
縁膜に到達すると共に前記反対導電型或いは一導電型ウ
エルが前記基板間絶縁膜とは間隔をおいて形成されるよ
うに熱処理を行う工程とが含まれてなることを特徴とす
る半導体装置の製造方法。
【請求項４】ｐｎ接合分離を行う反対導電型不純物拡散
領域を基板間絶縁膜に到達させる熱処理は反対導電型或
いは一導電型ウエルが表面不純物濃度に影響を与えない
範囲で基板間絶縁膜に達する程度であることを特徴とす
る請求項３記載の半導体装置の製造方法。
【請求項５】ＳＯＩ基板に於ける一導電型半導体活性層
基板にｐｎ接合分離を行う反対導電型不純物拡散領域を
形成する為に所定の熱処理で前記反対導電型不純物拡散
領域が基板間絶縁膜に到達するに必要な量の反対導電型
不純物を選択的に導入し、また、前記反対導電型不純物
拡散領域に依ってｐｎ接合分離される前記一導電型半導
体活性層基板内に反対導電型或いは一導電型ウエルを形
成する為に前記所定の熱処理で前記反対導電型或いは一
導電型ウエルが前記基板間絶縁膜とは間隔をおいて形成
されるに必要な量の反対導電型或いは一導電型不純物を
選択的に導入する工程と、次いで、前記ｐｎ接合分離を行なう反対導電型不純物拡
散領域が前記基板間絶縁膜に到達すると共に前記反対導
電型或いは一導電型ウエルが前記基板間絶縁膜とは間隔
をおいて形成されるように同時熱処理する工程とが含ま
れてなることを特徴とする半導体装置の製造方法。
【請求項６】反対導電型或いは一導電型ウエルを形成す
る為に選択的に導入される反対導電型或いは一導電型不
純物の量は所定の熱処理でｐｎ接合分離を行なう反対導
電型不純物拡散領域が前記基板間絶縁膜に到達すると共
に反対導電型或いは一導電型ウエルが表面不純物濃度に
影響を受けない範囲で前記基板間絶縁膜に達する程度で
あることを特徴とする請求項５記載の半導体装置の製造
方法。
【請求項７】ＳＯＩ基板に於ける一導電型半導体活性層
基板にｐｎ接合分離を行う反対導電型不純物拡散領域を
形成する為に所定の熱処理で前記反対導電型不純物拡散
領域が基板間絶縁膜に到達するに必要な量の反対導電型
不純物を選択的に導入すると同時に前記反対導電型不純
物拡散領域に依ってｐｎ接合分離される前記一導電型半
導体活性層基板内に反対導電型ウエルを形成する為に前
記所定の熱処理で前記反対導電型ウエルが前記基板間絶
縁膜に到達し且つ前記反対導電型ウエルの表面不純物濃
度が影響を受けない範囲で形成されるに必要な量の反対
導電型不純物を選択的に導入する工程と、次いで、前記ｐｎ接合分離を行なう反対導電型不純物拡
散領域が前記基板間絶縁膜に到達すると共に前記反対導
電型ウエルが表面不純物濃度に影響を受けない範囲で前
記基板間絶縁膜に達するように同時熱処理する工程とが
含まれてなることを特徴とする半導体装置の製造方法。
【請求項８】ＳＯＩ基板に於ける一導電型半導体活性層
基板にｐｎ接合分離を行う反対導電型不純物拡散領域を
形成する為に所定の熱処理で前記反対導電型不純物拡散
領域が基板間絶縁膜に到達するに必要な量の反対導電型
不純物を選択的に導入すると同時に前記反対導電型不純
物拡散領域に依ってｐｎ接合分離される前記一導電型半
導体活性層基板内に反対導電型ウエルを形成する為に前
記所定の熱処理で前記反対導電型ウエルが前記基板間絶
縁膜とは間隔をおいて形成されるに必要な量の反対導電
型不純物を選択的に導入する工程と、次いで、前記ｐｎ接合分離を行なう反対導電型不純物拡
散領域が前記基板間絶縁膜に到達すると共に前記反対導
電型ウエルが前記基板間絶縁膜とは間隔を於いて形成さ
れるように同時熱処理する工程とが含まれてなることを
特徴とする半導体装置の製造方法。