JP2001326352A - ゲート酸化物の上側表面の窒化物形成により向上した信頼性を有する薄いゲート酸化物を形成してゲート酸化物の上側表面に窒素原子のバリヤを形成する方法及びその結果得られる製品 - Google Patents

ゲート酸化物の上側表面の窒化物形成により向上した信頼性を有する薄いゲート酸化物を形成してゲート酸化物の上側表面に窒素原子のバリヤを形成する方法及びその結果得られる製品

Info

Publication number
JP2001326352A
JP2001326352A JP2001067081A JP2001067081A JP2001326352A JP 2001326352 A JP2001326352 A JP 2001326352A JP 2001067081 A JP2001067081 A JP 2001067081A JP 2001067081 A JP2001067081 A JP 2001067081A JP 2001326352 A JP2001326352 A JP 2001326352A
Authority
JP
Japan
Prior art keywords
gate oxide
thin
oxide
nitrogen
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001067081A
Other languages
English (en)
Inventor
Sheldon Aronowitz
シェルドン・アロノウィッツ
John Haywood
ジョン・ヘイウッド
James P Kimball
ジェームズ・ピー・キンボール
Helmut Puchner
ヘルマット・パックナー
Ravindra M Kapre
ラビンドラ・マノハール・カプレ
Eibu Nicolas
ニコラス・エイブ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Publication of JP2001326352A publication Critical patent/JP2001326352A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 ゲート空乏の最小化及び向上したデバイス性
能を得る。 【解決手段】 薄いポリシリコン・ゲート電極をゲート
酸化物の上側表面上に形成する前にゲート酸化物の上側
表面領域の窒化物形成を行い、それによりゲート酸化物
とゲート電極との境界に隣接したゲート酸化物の上側表
面領域に窒素原子のバリヤを形成して、ホウ素原子のよ
うなドーパント原子が薄いポリシリコン・ゲート電極か
ら薄いゲート酸化物の中に、又はその構造のアニーリン
グ中に薄いゲート酸化物を通してゲート酸化物の下のシ
リコン基板のチャネル領域の中に移動するのを阻止す
る。

Description

【発明の詳細な説明】
【０００１】［発明の背景］ ［１．発明の分野］本発明は、集積回路構造のＭＯＳデ
バイスのための向上した信頼性を有する薄いゲート酸化
物を形成する方法及びその結果得られる製品に関する。
詳細には、本発明は、薄いゲート酸化物の上側表面の窒
化物形成により薄いポリシリコン・ゲート電極の下の薄
いゲート酸化物の上側表面領域に窒素原子のドーパント
・バリヤを形成することによる製品及びその製品を形成
する方法に関し、それによりゲート空乏の最小化及び向
上したデバイス性能が、ゲート電極ドーパントが半導体
基板内のＭＯＳデバイスのゲート酸化物又は下に横たわ
るチャネル領域の中に侵入するのを阻止しながら、薄い
ポリシリコン・ゲート電極及び薄いゲート酸化物を設け
ることにより維持され得る。
【０００２】［２．従来技術の説明］集積回路構造は個
々の構成要素のサイズが小さくなり続けるにつれ、集積
回路構造上に形成されたシリコン酸化物及びポリシリコ
ンのような材料の厚さを正確に制御することが必要とな
ってきた。例えば、ＭＯＳトランジスタの形成は、厚さ
が４．０ナノメートル（ｎｍ）以下の高品質のゲート酸
化物、及びその上の３００ｎｍ以下の薄いポリシリコン
・ゲート電極の形成を必要とする場合がある。そのよう
な薄いポリシリコン・ゲート電極の使用は、ゲート欠乏
に対する救済手段を与える一方、その結果得られたＭＯ
Ｓデバイスの向上した性能は、薄いゲート酸化物及び薄
いポリシリコン・ゲート電極の両方からもたらされる。
【０００３】しかしながら、ポリシリコン・ゲート電極
は電極の所望の導電率を与えるためドーピングを必要と
するので、ゲート酸化物の下の半導体基板の下に横たわ
るゲート酸化物及びチャネル領域の中にポリシリコン・
ゲート・ドーパントが侵入する問題は、そのような薄い
ゲート酸化物及び薄いポリシリコン・ゲート電極が利用
されたとき悪化される。
【０００４】シリコン基板上に後に成長されるシリコン
酸化物層の厚さを制御するための窒素のシリコン基板中
への注入は、先に文献で証明されている。従来技術の図
１に示されるように、シリコン基板２は、レジスト・マ
スク４によりマスクされ、薄い酸化物を後に成長させる
ことが望まれるシリコン基板２のその部分のみを露光す
る。次いで、マスクされた構造は、窒素のブランケット
注入にさらされ、その結果窒素原子が図１の参照番号５
で示されるように、露出したシリコン基板表面の中に注
入される。マスク４の除去の後にシリコン酸化物層６の
成長が続き、そのことが、図２の従来技術に示されるよ
うに、シリコン基板２の窒素注入された領域５上のシリ
コン酸化物層６の部分に形成された薄いシリコン酸化物
領域８をもたらす。
【０００５】次いで、酸化物層６の薄い酸化物領域８
は、薄いポリシリコン層をシリコン酸化物層６の上に被
着し、次いで、図３に示されるように、ポリシリコン層
及び下に横たわるシリコン酸化物層６の両方にパターン
ニングして、シリコン酸化物層６の薄いシリコン酸化物
部分８から形成された薄いゲート酸化物９の上に薄いポ
リシリコン・ゲート電極１６を形成する。次いで、絶縁
側壁スペーサ２０が、ポリシリコン・ゲート電極１６の
側壁上に通常に形成され、そして（例えば、ＰＭＯＳデ
バイスを構成すべきときはホウ素、又はＮＭＯＳデバイ
スを構成しつつあるときはリン又はヒ素のような）ドー
パントを用いた注入が続いて、ゲート電極１６をドープ
し且つシリコン基板２にソース／ドレイン領域２２及び
２４を形成する。
【０００６】その構造を次いでアニールしてドーパント
を活性化したとき、ドーパント原子（特にホウ素原子）
の移動度、及び薄いポリシリコン・ゲート電極及び薄い
ゲート酸化物の両方の薄さは、ホウ素原子のようなドー
パント原子が薄いポリシリコン・ゲートを通して下に横
たわるゲート酸化物の中に、並びに薄いゲート酸化物を
通して、ＭＯＳデバイスのチャネルを形成するであろう
ゲート酸化物の下のシリコン基板の領域の中に移動する
ことをもたらすことができる。
【０００７】（シリコン基板の窒素注入された表面に成
長されたシリコン酸化物層の厚さを制御するための）シ
リコン基板の前の窒素注入がまた、ドーパント原子がシ
リコン基板のチャネル領域の中に侵入することに対抗し
たあるバリヤ保護を与える一方、注入された基板の上及
びその中に後に成長された薄い酸化物の中に組み入れら
れたそのような注入された窒素の量は、数原子パーセン
トの濃度を超えない。更に、酸化物に組み入れられた窒
素は、基板／酸化物境界１０（酸化物／ポリシリコン境
界１２ではない）近くの領域に組み入れられる。従っ
て、従来技術の図３に示されるように、ポリシリコン・
ゲート電極からゲート酸化物の中に拡散するいずれのド
ーパント原子は、ゲート酸化物を通って拡散することが
でき、そしてこのより低い境界近くのゲート酸化物に積
み上がり、それによりゲート酸化物の信頼性を低下させ
るであろう。
【０００８】従って、ゲート電極ドーパントが、下に横
たわる薄いゲート酸化物又はゲート酸化物の下のシリコ
ン基板のチャネル領域のいずれかに侵入することに対抗
したバリヤを形成する一方、薄いシリコン酸化物ゲート
酸化物及び薄いポリシリコン・ゲート電極の形成及びそ
れらの使用を相変わらず可能にして、所望のゲート欠乏
保護及び向上したデバイス性能を与えるであろうプロセ
スを提供することが望ましいであろう。
【０００９】［発明の概要］本発明は、ドーパントが薄
いポリシリコン・ゲート電極からゲート電極の下の薄い
ゲート酸化物の中へ移動することを阻止し、それにより
またそのようなドーパントが薄いゲート酸化物を通って
ゲート酸化物の下のシリコン基板のチャネル領域の中へ
更に移動することを阻止する方法を備える。当該方法
は、薄いポリシリコン・ゲート電極をゲート酸化物の窒
化物形成された表面上に形成する前に薄いゲート酸化物
の上側表面領域の窒化物形成を備え、それによりゲート
電極とゲート酸化物との境界に隣接したゲート酸化物の
上側表面領域に窒素原子のバリヤを形成して、ポリシリ
コン・ゲート電極内のドーパント原子がゲート酸化物の
中に、又は続いてのその構造のアニーリング中にゲート
酸化物を通ってゲート酸化物の下のシリコン基板のチャ
ネル領域の中へ移動するのを阻止する。
【００１０】一実施形態において、薄いゲート酸化物
は、最初に、シリコン酸化物がその上に形成されるであ
ろう領域内のシリコン基板の表面の中に窒素原子を注入
することによりシリコン基板上に形成される。シリコン
酸化物層の続いての成長は、シリコン基板の窒素注入さ
れた表面領域における薄いシリコン酸化物の形成をもた
らすであろう。次いで、シリコン基板表面における注入
された窒素原子のうちの少なくとも幾らかが薄いゲート
酸化物の中に組み入れられ、それにより本発明の窒化物
形成ステップに起因してゲート酸化物層の上側表面領域
に存在する窒素原子により形成されたドーパント・バリ
ヤを補足する。
【００１１】別の実施形態において、シリコン基板上の
シリコン酸化物層の選択的部分は、続いて形成されたゲ
ート酸化物のための所望の厚さまでそのシリコン酸化物
を薄くするよう選択的にエッチングされ得る。そのよう
なシリコン酸化物のエッチングは、バイアスをシリコン
基板に印加した状態での窒素プラズマを用いて実行され
得て、その場合、エッチングされたシリコン酸化物の表
面の窒化物形成は、シリコン酸化物層の所望の厚さが達
成された後で、バイアスをシリコン基板から取り去るこ
とにより、同じ装置で実行され得る。
【００１２】［発明の詳細な説明］本発明は、ドーパン
トが薄いポリシリコン・ゲート電極からそのゲート電極
の下の薄いゲート酸化物の中に、又はゲート酸化物を通
してそのゲート酸化物の下のシリコン基板のチャネル領
域の中へ移動するのを阻止する方法を備える。当該方法
は、薄いポリシリコン・ゲート電極をゲート酸化物の窒
化物形成された表面上に形成する前にゲート酸化物の上
側表面領域の窒化物形成を備え、それによりゲート酸化
物とゲート電極との境界に隣接したゲート酸化物の上側
表面領域に窒素原子のバリヤを形成して、ドーパント原
子がポリシリコン・ゲート電極からゲート酸化物の中
に、又はその構造のアニーリング中にゲート酸化物の下
のシリコン基板のチャネル領域の中に移動するのを阻止
する。
【００１３】一実施形態において、薄いゲート酸化物
は、最初に、シリコン酸化物がその上に形成されるであ
ろう領域内のシリコン基板の表面の中に窒素原子を注入
することによりシリコン基板上に形成される。シリコン
酸化物層の続いての成長は、シリコン基板の窒素注入さ
れた表面領域における薄いシリコン酸化物の形成をもた
らす。次いで、シリコン基板表面における注入された窒
素原子のうちの少なくとも幾らかが薄いゲート酸化物の
中に組み入れられ、それにより窒化物形成ステップに起
因してゲート酸化物層の上側表面領域に存在する窒素原
子により形成されたドーパント・バリヤを補足する。
【００１４】別の実施形態において、シリコン基板上の
シリコン酸化物層の選択的部分は、続いて形成されたゲ
ート酸化物のための所望の厚さまでそのシリコン酸化物
を薄くするよう選択的にエッチングされ得る。そのよう
なシリコン酸化物のエッチングは、バイアスをシリコン
基板に印加した状態での窒素プラズマを用いて実行され
得て、その場合、エッチングされたシリコン酸化物の表
面の窒化物形成は、シリコン酸化物層の所望の厚さが達
成された後で、バイアスをシリコン基板から取り去るこ
とにより、同じ装置で実行され得る。
【００１５】用語「薄いゲート酸化物」の使用により、
１０ｎｍより薄い厚さを有するシリコン酸化物ゲート酸
化物が意味される。用語「薄いゲート電極」の使用によ
り、３００ｎｍより薄い厚さを有するポリシリコン・ゲ
ート電極が意味される。
【００１６】窒素原子のバリヤを形成するため窒化物形
成されたゲート酸化物層の部分に関する、用語「上側表
面領域」の使用により、ゲート酸化物の上側表面からそ
のゲート酸化物における下側に向けてゲート酸化物層の
全厚さを超えない距離の間拡張する領域が意味される。
【００１７】［ａ．薄いゲート酸化物の形成］本発明の
実施に用いられる薄いゲート酸化物は、一実施形態にお
いては、図４におけるシリコン基板２の表面に注入され
た窒素原子により示されるように、薄いゲート酸化物の
後の形成が望まれるシリコン基板のマスクされない部分
の表面領域に窒素原子を最初に注入することにより、形
成され得る。注入は、約５×１０14原子／ｃｍ2の供与
量濃度及び約２０から約３０Ｋｅｖのエネルギ・レベル
で実行され得る。次いで、シリコン酸化物層１０６は、
注入された領域を含むシリコン基板２上に成長され、窒
素を注入されてないシリコン基板の部分における厚いシ
リコン酸化物、及び注入された窒素が存在する参照番号
１０８におけるそれより薄いシリコン酸化物の成長をも
たらす。酸化物成長時間を調整することにより、２．５
ｎｍより薄い厚さを有する薄い酸化物が、シリコン基板
の窒素注入された部分上に成長され得る一方、より厚い
酸化物が、例えば、アナログ適用のため、その他の場所
で成長される。この方法による薄いゲート酸化物の形成
は、シリコン基板の中に注入された窒素の幾らかが後に
成長されたゲート酸化物の中に組み入れられて、ゲート
電極ドーパントがゲート酸化物を通って薄いゲート酸化
物の下のシリコン基板のチャネル部分の中に移動するこ
とに対抗するある追加の保護を与える。
【００１８】所望の薄いゲート酸化物はまた、シリコン
酸化物層の所望の厚さを達成するため、シリコン基板上
の選択された電気的バイアスを維持しながら、窒素プラ
ズマを用いてシリコン酸化物層を選択的にエッチングす
るか又はブランケット・エッチングするかのいずれかが
続く、シリコン酸化物のブランケット層をシリコン基板
上に初期形成することにより形成され得る。所望の薄い
ゲート酸化物を形成するこの方法は、シリコン酸化物を
エッチングするのに用いられた同じ窒素プラズマ装置が
また、後に形成されるポリシリコン・ゲート電極の下の
ゲート酸化物として利用されるべきその結果生じる薄い
シリコン酸化物の表面の窒化物形成のため用いられ得
る。除去すべき酸化物量を制御するため選択されたバイ
アスを下に横たわるシリコン基板に用いてシリコン酸化
物に対して制御されたエッチングを行うこの方法は、１
９９９年１２月１５日に別のものと共に我々により出願
され、発明の名称が「窒素プラズマ及び基板に印加され
るＲＦバイアスを用いた半導体基板の集積回路構造上の
制御可能な厚さの酸化物をエッチングする方法」であ
り、本発明の譲受人に譲渡された同時係属出願Ｎｏ．０
９／４６４，２９７に一層詳細に記載され、その出願は
本明細書に援用されている。
【００１９】［ｂ．窒化物形成］ＭＯＳデバイスが続い
て構成されるであろうシリコン基板上の薄いシリコン酸
化物層部分の形成後に、薄いシリコン酸化物は、（薄い
シリコン酸化物のエッチングを避けるため）シリコン基
板上にゼロ・バイアスを維持しながら、真空チャンバ内
で、窒素プラズマ、好ましくは遠隔プラズマに対してシ
リコン酸化物表面を暴露することにより、図４に示され
るように本発明に従って窒化され、それにより、ゲート
酸化物とその上に構成されるべきポリシリコン・ゲート
電極との間の境界となるであろう表面１１２に隣接した
酸化物層１０６の薄い部分１０８の上側表面領域に窒素
原子のドーパント・バリヤを与える。
【００２０】窒化物形成は、最小の約２秒から約１０分
の期間までの範囲である時間期間実行される。窒化物形
成時間は、約５秒から約１分の範囲であり、１０秒が窒
化物形成のための典型的な時間期間である。
【００２１】窒化物形成プロセスは、真空チャンバ内の
プラズマの維持を可能にするに十分な程であるが、しか
しシステムへの損傷を回避するため且つシステムの能力
内で圧力を維持するに十分な程低く真空チャンバ内の圧
力を維持しながら実行される。好ましくは、圧力は約１
ミリトールから約１０００ミリトールの範囲内に維持さ
れ、最も好ましくは約１ミリトールから約５００ミリト
ールの範囲内に維持され、約１ミリトールから約１００
ミリトールの範囲の圧力が典型的である。真空チャンバ
内の圧力をこれらの範囲内に維持することは、通常上記
の基準を満足させるであろう。窒素のガス源のチャンバ
への流れは、チャンバ内で維持された所望の圧力及び装
置の圧送量と関連するであろう。
【００２２】真空チャンバ内の窒素プラズマは、Ｎ2、
又はＮ2Ｏ又はＮＯのような別の窒素含有ガスのような
窒素のガス源をエッチ装置の中に流し、そして真空チャ
ンバ内のプラズマを維持することができる最小パワーか
ら設備も基板も損傷させない最大パワー・レベルまでの
パワー範囲内に維持されるｒｆプラズマ・パワー源を用
いて、プラズマを点火することにより確立される。プラ
ズマ・パワー源を約２５０ワットから約２０００ワット
までの範囲内に維持することは、これらの基準を満足さ
せるであろう。
【００２３】窒化物形成が実行される温度は、最大温度
が真空装置、又は半導体基板上の集積回路構造の他の部
分に損傷を与えるかも知れない温度より下であるべきで
あることを除いて、極めて重大であると見なされない。
約２５０℃より下の温度は、装置損傷の視点から十分で
あるはずである。しかしながら、６０℃以下のようなよ
り低い最大温度は、窒化物形成中の集積回路構造に存在
するレジスト・マスクのような、集積回路構造に対する
損傷の視点から好ましい。熱の予算要件はまた、より低
い最大温度の窒化物形成中での使用を支持する。いずれ
のイベントにおいて、窒化物形成の再現可能な特性を保
持するため、上記の考慮内の単一の動作温度が窒化物形
成プロセスを行うため選択されるのが好ましい。
【００２４】用語「遠隔プラズマ」の使用により、イオ
ン種の束がプラズマ源で生成された初期の束から低減さ
れるように、少なくとも幾らかの電子とイオンの窒素種
との再結合が起こるプラズマ源から十分遠い基板目標か
らの距離に発生されるプラズマが意味される。そのよう
な遠隔プラズマ発生能力を有するプラズマ装置は、例え
ば、ＬＡＭ９４００ＳＥトランスフォーマ結合されたプ
ラズマ（ＴＣＰ）反応器又はＡｐｐｌｉｅｄ Ｍａｔｅ
ｒｉａｌｓ ＤＰＳ反応器のように、商業的に入手可能
である。
【００２５】［ｃ．薄いゲート電極］構成されるべきＭ
ＯＳデバイスのゲート酸化物として働くであろう薄いシ
リコン酸化物の形成、及びこの薄いシリコン酸化物の窒
化物形成後に、図５に示される薄いポリシリコン・ゲー
ト電極１１６は、最初にポリシリコンのブランケット層
を図４の窒化物形成された酸化物層１０６上に被着する
ことにより形成される。この被着されたポリシリコン層
は、初期に所望の厚さに被着されるか、又はより厚い層
として被着され、次いでそのポリシリコンの部分がウエ
ットエッチングによるか又はドライエッチングによるか
又は化学的／機械的研磨（ＣＭＰ）によるようなことに
より除去され、約３００ｎｍより薄い所望の厚さを達成
する。次いで、ポリシリコン層は、下に横たわる窒化物
形成されたシリコン酸化物層１０６と一緒に、マスクさ
れ、そして選択的にエッチングされ、所望の薄いポリシ
リコン・ゲート電極１１６を、酸化物層１０６の薄くさ
れた部分１０８から形成された薄いシリコン酸化物ゲー
ト酸化物１０９上に形成する。次いで、酸化物スペーサ
２０は、当業者に周知のように、ブランケット被着され
た酸化物層の異方性エッチングが続く酸化物層のブラン
ケット被着により、ポリシリコン・ゲート電極の側壁上
に形成される。
【００２６】［ｄ．アニーリングが続くドーパントを用
いた注入］次いで、その構造は、図５に示されるよう
に、ドーパントを用いて注入され、ポリシリコン・ゲー
ト電極１１６をドープし且つソース／ドレイン領域２２
及び２４をシリコン基板２に形成する。本発明のこのプ
ロセスがいずれのドーパントに対する窒素原子のバリヤ
層の形成に関して用いられ得る一方、それは、ドーパン
トがホウ素であるＰＭＯＳデバイスの形成に関して、ホ
ウ素ドーパントの高移動度故に特定の有用性がある。こ
の理由のため、そのドーパントは、以降、実例として且
つ限定するものではなくホウ素ドーパントと呼ばれる。
【００２７】例えば、３×１０15原子／ｃｍ2の供与量
及び約３０Ｋｅｖのエネルギ・レベルでの、ホウ素ドー
パント注入後に、上記構造は、約８００℃から約１００
０℃の温度で約１０分から約３０分の期間アニールされ
ることができ、ソース／ドレイン領域の中の注入された
ドーパントを活性化し且つホウ素ドーパントをポリシリ
コン・ゲート電極全体にわたり拡散することを可能にす
る。代替として、構造は、当業者に周知のように、約１
０００℃から約１０５０℃の温度で約１秒から約２分の
期間迅速な熱アニール（ＲＴＡ）にさらされることがで
きる。
【００２８】図５に示されるように、ポリシリコン・ゲ
ート電極１１６内のホウ素ドーパントは、交差境界１１
２に隣接するゲート酸化物１０９の上側表面領域に示さ
れた窒素原子を備える窒素バリヤ１３０の存在により、
ポリシリコン・ゲート電極１１６と下に横たわるゲート
酸化物１０９との間の交差境界１１２から阻止される。
【００２９】更に本発明のプロセスの実施を説明するた
め、多数のＰＭＯＳデバイスが、ゲート酸化物の窒化物
形成を用いて、並びに本発明の窒化物形成なしに構成さ
れた制御デバイスを有するよう構成された。２つのタイ
プのＰＭＯＳデバイスが構成され、１つは「高性能」と
して等級付けされ、他方は「低漏洩」として等級付けさ
れている。各タイプの長いチャネル（１０μｍ）及び短
いチャネル（０．２１μｍ）デバイスが構成された。各
例において、薄いゲート酸化物の厚さは３．０ｎｍであ
り、薄いポリシリコン・ゲート電極の厚さは２００ｎｍ
であった。
【００３０】窒素は、ゲート酸化物を形成するためシリ
コン基板上に後に成長された酸化物の厚さを制御するた
め、各サンプルのシリコン基板に注入された。各窒化物
形成されたサンプルにおいて、窒化物形成が、ＬＡＭ９
４００ＳＥ ＴＣＰ遠隔プラズマ反応器で実行され、そ
の反応器において真空チャンバは、４０ミリトールの圧
力及び約６０℃の温度に維持され、プラズマ発生器パワ
ー・レベルは約５００ワットに維持された。制御デバイ
スのソース／ドレイン領域は、１０００℃でアニールさ
れ、一方本発明の窒化物形成ステップで構成されたＰＭ
ＯＳデバイスの一部のソース／ドレイン領域は、示され
たように、１０００℃で３０秒間アニールされ、また一
部は１０２５℃で３０秒間アニールされた。１０００℃
でアニールするソース／ドレインを有するデバイスに対
して、窒化物形成ステップは、１０秒間実行され、一方
１０２５℃でアニールするソース／ドレインを有するデ
バイスは、２０秒の窒化物形成ステップにさらされた。
それぞれのデバイスのスレッショルド電圧（ミリボルト
単位で）は、次のように表にされた。
【００３１】
【表１】
【００３２】その結果は、各タイプのデバイスの、及び
幾つかのアニーリング温度でのスレッショルド電圧が本
発明に従って薄いゲート酸化物の上側表面領域に窒素原
子のバリヤを形成することにより改善されることを示
す。
【００３３】従って、本発明は、ＭＯＳデバイス及び特
にＰＭＯＳデバイスの薄いゲート酸化物の上側表面を窒
化物形成することにより、その薄いゲート酸化物の上側
表面領域に窒素原子のバリヤを形成する製品及び方法を
提供する。薄いゲート酸化物の上側表面領域に形成され
た窒素原子のバリヤは、ドーパントが薄いゲート酸化物
電極から薄いゲート酸化物の中に移動するのを阻止し、
並びにドーパントがゲート酸化物の下の基板のチャネル
領域の中に移動するのを防止し、従ってそのような窒素
原子のバリヤを有するように構成されたＭＯＳデバイス
のスレッショルド電圧を増大する。
【図面の簡単な説明】
【図１】図１は、シリコン基板のマスクされていない部
分の中に窒素を選択的に注入することを示す従来技術の
シリコン基板の部分縦断面図である。
【図２】図２は、マスクの除去及びシリコン基板上のシ
リコン酸化物層の成長後の図１の窒素注入された従来技
術の構造であって、酸化物層の薄いシリコン酸化物部分
が基板の窒素注入された部分上に形成されている状態の
構造の部分縦断面図である。
【図３】図３は、前に形成された酸化物層の薄い部分か
ら形成された薄いゲート酸化物上にポリシリコン・ゲー
ト電極を形成した後の図２の従来技術の構造であって、
ホウ素ドーパントによるその構造のブランケット注入を
示している構造の部分縦断面図である。
【図４】図４は、図２に示されるように、シリコン酸化
物層上に形成された薄い領域を備える当該シリコン酸化
物層を有する選択的に窒素注入されたシリコン基板であ
るが、酸化物層の表面が本発明に従って窒化物形成され
ている状態である当該シリコン基板の部分縦断面図であ
る。
【図５】図５は、前に形成された酸化物層の薄い部分か
ら形成された薄いゲート酸化物上にポリシリコン・ゲー
ト電極を形成した後の図４の構造であって、本発明に従
った、ホウ素ドーパントによるその構造のブランケット
注入、及びポリシリコン・ゲート電極とゲート酸化物と
の接合部に形成されたドーパント・バリヤを示している
構造の部分縦断面図である。
【図６】図６は、本発明のプロセスを図示するフロー・
シートである。
フロントページの続き (72)発明者 ジョン・ヘイウッド アメリカ合衆国カリフォルニア州95054, サンタ・クララ，マンション・パーク・ド ライブ 550，ナンバー 205 (72)発明者 ジェームズ・ピー・キンボール アメリカ合衆国カリフォルニア州95124, サン・ホセ，ストラットフォード・ドライ ブ 15123 (72)発明者 ヘルマット・パックナー アメリカ合衆国カリフォルニア州95051, サンタ・クララ，クーパー・ドライブ 3457 (72)発明者 ラビンドラ・マノハール・カプレ アメリカ合衆国カリフォルニア州95135, サン・ホセ，ベル・ミラ・ウェイ 3339 (72)発明者 ニコラス・エイブ アメリカ合衆国カリフォルニア州95120, サン・ホセ，アーモンドウッド・ウェイ 781

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 薄いポリシリコン・ゲート電極から薄い
    ゲート酸化物の中へのドーパントの移動を阻止するため
    窒素原子のバリヤをＭＯＳデバイスの薄いゲート酸化物
    と薄いポリシリコン・ゲート電極との間に形成する方法
    において、 ａ） 薄いゲート酸化物をシリコン基板の上に形成する
    ステップと、 ｂ） 薄いゲート酸化物の上側表面を窒化物形成して、
    窒素原子のバリヤをゲート酸化物の上側表面領域に形成
    するステップと、 ｃ） 薄いポリシリコン・ゲート電極を前記窒化物形成
    されたゲート酸化物上に形成するステップと、 ｄ） 前記ポリシリコン・ゲート電極及び前記シリコン
    基板の露出した部分をドーパントでドーピングして、前
    記ポリシリコン・ゲート電極の導電率を増大し且つソー
    ス／ドレイン領域を前記シリコン基板に形成するステッ
    プと、 ｅ） 前記の構造をアニールして、前記ソース／ドレイ
    ン領域内の前記ドーパントを活性化し且つ当該ドーパン
    トを前記ポリシリコン・ゲート電極全体にわたり拡散す
    るステップと、を備え、 それにより、前記ゲート酸化物の前記上側表面領域の前
    記窒化物形成により形成された窒素原子の前記バリヤ
    は、前記ドーパントが前記アニール中に前記バリヤを通
    って更に前記ゲート酸化物の中へ移動するのを阻止す
    る、方法。
  2. 【請求項２】 前記ドーパントがホウ素である請求項１
    記載の方法。
  3. 【請求項３】 薄いゲート酸化物の上側表面を窒化物形
    成する前記ステップは更に、前記薄いゲート酸化物の前
    記上側表面を窒素プラズマに暴露するステップを備える
    請求項１記載の方法。
  4. 【請求項４】 前記窒素プラズマは、窒素を含むガスを
    前記シリコン基板を含む真空装置の中に流し、次いで前
    記真空装置内の前記窒素プラズマを点火することにより
    形成される請求項３記載の方法。
  5. 【請求項５】 前記窒素プラズマは、約２５０ワットか
    ら約１０００ワットのパワー・レベルに維持される請求
    項４記載の方法。
  6. 【請求項６】 前記窒素プラズマが遠隔プラズマを備え
    る請求項４記載の方法。
  7. 【請求項７】 前記の窒化物形成プロセスは、前記の真
    空チャンバ内の圧力を約１ミリトールから約１０００ミ
    リトールに維持しながら前記の真空チャンバで実行され
    る請求項４記載の方法。
  8. 【請求項８】 前記薄いゲート酸化物をシリコン基板上
    に形成する前記ステップは更に、 ａ） 前記薄いゲート酸化物が形成されるであろう前記
    基板の領域に窒素原子を注入するステップと、 ｂ） その後に酸化物層を前記基板上に成長させるステ
    ップと、を備え、 それにより、窒素を注入された前記基板の前記領域上に
    成長された前記酸化物層の部分が、前記酸化物層の残り
    の部分より薄い、請求項３記載の方法。
  9. 【請求項９】 前記薄いゲート酸化物をシリコン基板上
    に形成する前記ステップは更に、 ａ） 酸化物層を前記基板上に成長させるステップと、 ｂ） 前記薄いゲート酸化物が形成されるであろう前記
    酸化物層の部分を選択的にエッチングするステップであ
    って、電気的バイアスを前記基板に印加しながら前記酸
    化物層の前記部分を窒素プラズマに暴露することにより
    実行される前記選択的にエッチングステップと、を備
    え、 それにより、前記基板を電気的にバイアスしながら前記
    窒素プラズマを用いて続いてエッチングされる前記基板
    の前記領域上に成長された前記酸化物層の部分が前記酸
    化物層の残りの部分より薄い、請求項３記載の方法。
  10. 【請求項１０】 薄いポリシリコン・ゲート電極から薄
    いゲート酸化物の中へのホウ素ドーパントの移動を阻止
    するため窒素原子のバリヤをＰＭＯＳデバイスの薄いゲ
    ート酸化物と薄いポリシリコン・ゲート電極との間に形
    成する方法において、 ａ） 薄いゲート酸化物をシリコン基板の上に形成する
    ステップと、 ｂ） 前記薄いゲート酸化物の前記上側表面を窒素プラ
    ズマに暴露することにより薄いゲート酸化物の上側表面
    を窒化物形成して、ゲート酸化物の上側表面領域に窒素
    原子のバリヤを形成するステップと、 ｃ） 薄いポリシリコン・ゲート電極を前記窒化物形成
    されたゲート酸化物上に形成するステップと、 ｄ） 前記ポリシリコン・ゲート電極及び前記シリコン
    基板の露出した部分をホウ素ドーパントでドーピングし
    て、前記ポリシリコン・ゲート電極の導電率を増大し且
    つソース／ドレイン領域を前記シリコン基板に形成する
    ステップと、 ｅ） 前記の構造をアニールして、前記ソース／ドレイ
    ン領域内の前記ホウ素ドーパントを活性化し且つ当該ホ
    ウ素ドーパントを前記ポリシリコン・ゲート電極全体に
    わたり拡散するステップと、を備え、 それにより、前記ゲート酸化物の前記上側表面領域の前
    記窒化物形成により形成された窒素原子の前記バリヤ
    は、前記ホウ素ドーパントが前記アニール中に前記バリ
    ヤを通って更に前記ゲート酸化物の中へ移動するのを阻
    止する、方法。
  11. 【請求項１１】 前記窒素プラズマは、窒素を含むガス
    を前記シリコン基板を含む真空装置の中に流し、次いで
    前記真空装置内の前記窒素プラズマを点火することによ
    り形成される請求項１０記載の方法。
  12. 【請求項１２】 前記窒素プラズマは、約２５０ワット
    から約２０００ワットのパワー・レベルに維持される請
    求項１１記載の方法。
  13. 【請求項１３】 前記窒素プラズマが遠隔プラズマを備
    える請求項１１記載の方法。
  14. 【請求項１４】 前記の窒化物形成プロセスは、前記の
    真空チャンバ内の圧力を約１ミリトールから約１０００
    ミリトールに維持しながら前記の真空チャンバで実行さ
    れる請求項１１記載の方法。
  15. 【請求項１５】 前記の窒化物形成プロセスは、前記の
    真空チャンバ内の圧力を約１ミリトールから約５００ミ
    リトールに維持しながら前記の真空チャンバで実行され
    る請求項１１記載の方法。
  16. 【請求項１６】 前記薄いゲート酸化物をシリコン基板
    上に形成する前記ステップは更に、 ａ） 前記薄いゲート酸化物が形成されるであろう前記
    基板の領域に窒素原子を注入するステップと、 ｂ） その後に酸化物層を前記基板上に成長させるステ
    ップと、を備え、 それにより、窒素を注入された前記基板の前記領域上に
    成長された前記酸化物層の部分が、前記酸化物層の残り
    の部分より薄い、請求項１０記載の方法。
  17. 【請求項１７】 前記薄いゲート酸化物をシリコン基板
    上に形成する前記ステップは更に、 ａ） 酸化物層を前記基板上に成長させるステップと、 ｂ） 前記薄いゲート酸化物が形成されるであろう前記
    酸化物層の部分を選択的にエッチングするステップであ
    って、電気的バイアスを前記基板に印加しながら前記酸
    化物層の前記部分を窒素プラズマに暴露することにより
    実行される前記選択的にエッチングステップと、を備
    え、 それにより、前記基板を電気的にバイアスしながら前記
    窒素プラズマを用いて続いてエッチングされる前記基板
    の前記領域上に成長された前記酸化物層の部分が前記酸
    化物層の残りの部分より薄い、請求項１０記載の方法。
  18. 【請求項１８】 ＭＯＳデバイスの薄いゲート酸化物と
    薄いポリシリコン・ゲート電極との間の前記薄いゲート
    酸化物の上側表面領域に窒素原子のバリヤを有し、ドー
    パントが前記薄いポリシリコン・ゲート電極から前記薄
    いゲート酸化物の中へ移動するのを阻止する集積回路構
    造のＭＯＳデバイスにおいて、 前記窒素原子のバリヤが、 ａ） 薄いゲート酸化物をシリコン基板の上に形成する
    ことと、 ｂ） 薄いゲート酸化物の上側表面領域を窒化物形成し
    て、窒素原子のバリヤをゲート酸化物の上側表面領域に
    形成することと、 ｃ） 薄いポリシリコン・ゲート電極を前記窒化物形成
    されたゲート酸化物上に形成することと、 ｄ） 前記ポリシリコン・ゲート電極及び前記シリコン
    基板の露出した部分をドーパントでドーピングして、前
    記ポリシリコン・ゲート電極の導電率を増大し且つソー
    ス／ドレイン領域を前記シリコン基板に形成すること
    と、 ｅ） 前記の構造をアニールして、前記ソース／ドレイ
    ン領域内の前記ドーパントを活性化し且つ当該ドーパン
    トを前記ポリシリコン・ゲート電極全体にわたり拡散す
    ることと、により形成され、 それにより、前記ゲート酸化物の前記上側表面領域の前
    記窒化物形成により形成された窒素原子の前記バリヤ
    は、前記ドーパントが前記アニール中に前記バリヤを通
    して更に前記ゲート酸化物の中へ移動するのを阻止す
    る、ＭＯＳデバイス。
JP2001067081A 2000-03-09 2001-03-09 ゲート酸化物の上側表面の窒化物形成により向上した信頼性を有する薄いゲート酸化物を形成してゲート酸化物の上側表面に窒素原子のバリヤを形成する方法及びその結果得られる製品 Pending JP2001326352A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/521312 2000-03-09
US09/521,312 US6413881B1 (en) 2000-03-09 2000-03-09 Process for forming thin gate oxide with enhanced reliability by nitridation of upper surface of gate of oxide to form barrier of nitrogen atoms in upper surface region of gate oxide, and resulting product

Publications (1)

Publication Number Publication Date
JP2001326352A true JP2001326352A (ja) 2001-11-22

Family

ID=24076253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001067081A Pending JP2001326352A (ja) 2000-03-09 2001-03-09 ゲート酸化物の上側表面の窒化物形成により向上した信頼性を有する薄いゲート酸化物を形成してゲート酸化物の上側表面に窒素原子のバリヤを形成する方法及びその結果得られる製品

Country Status (2)

Country Link
US (1) US6413881B1 (ja)
JP (1) JP2001326352A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417546B2 (en) * 1999-08-30 2002-07-09 Micron Technology, Inc. P-type FET in a CMOS with nitrogen atoms in the gate dielectric
US6949479B2 (en) 2001-06-13 2005-09-27 Micron Technology, Inc. Methods of forming transistor devices
JP2005268798A (ja) * 2004-03-15 2005-09-29 Sharp Corp 酸化物薄膜を製造する方法
JP2007504652A (ja) * 2003-08-26 2007-03-01 インターナショナル・ビジネス・マシーンズ・コーポレーション 窒化シリコン酸化物ゲート誘電体を製造する方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6833329B1 (en) 2000-06-22 2004-12-21 Micron Technology, Inc. Methods of forming oxide regions over semiconductor substrates
US6649543B1 (en) 2000-06-22 2003-11-18 Micron Technology, Inc. Methods of forming silicon nitride, methods of forming transistor devices, and transistor devices
US6686298B1 (en) * 2000-06-22 2004-02-03 Micron Technology, Inc. Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates
US6660657B1 (en) * 2000-08-07 2003-12-09 Micron Technology, Inc. Methods of incorporating nitrogen into silicon-oxide-containing layers
US6878585B2 (en) * 2001-08-29 2005-04-12 Micron Technology, Inc. Methods of forming capacitors
US6723599B2 (en) * 2001-12-03 2004-04-20 Micron Technology, Inc. Methods of forming capacitors and methods of forming capacitor dielectric layers
US7176094B2 (en) * 2002-03-06 2007-02-13 Chartered Semiconductor Manufacturing Ltd. Ultra-thin gate oxide through post decoupled plasma nitridation anneal
US6849512B1 (en) 2002-10-30 2005-02-01 Lsi Logic Corporation Thin gate dielectric for a CMOS transistor and method of fabrication thereof
US6864141B1 (en) 2003-06-03 2005-03-08 Lsi Logic Corporation Method of incorporating nitrogen into metal silicate based dielectrics by energized nitrogen ion beams
KR100568859B1 (ko) * 2003-08-21 2006-04-10 삼성전자주식회사 디램 반도체 장치의 트랜지스터 제조방법
US7314812B2 (en) * 2003-08-28 2008-01-01 Micron Technology, Inc. Method for reducing the effective thickness of gate oxides by nitrogen implantation and anneal
US7183143B2 (en) * 2003-10-27 2007-02-27 Macronix International Co., Ltd. Method for forming nitrided tunnel oxide layer
US7405125B2 (en) * 2004-06-01 2008-07-29 Macronix International Co., Ltd. Tunnel oxynitride in flash memories
US7060594B2 (en) * 2004-10-19 2006-06-13 Macronix International Co., Ltd. Memory device and method of manufacturing including deuterated oxynitride charge trapping structure
AU2005313883B2 (en) * 2004-12-09 2011-03-31 Alnylam Pharmaceuticals, Inc. Compositions and methods for inducing an immune response in a mammal and methods of avoiding an immune response to oligonucleotide agents such as short interfering RNAs
JP2006186245A (ja) * 2004-12-28 2006-07-13 Tokyo Electron Ltd トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびにコンピュータプログラムおよび記録媒体
US7212457B2 (en) * 2005-05-18 2007-05-01 Macronix International Co., Ltd. Method and apparatus for implementing high speed memory
JP5032056B2 (ja) * 2005-07-25 2012-09-26 株式会社東芝 不揮発性半導体メモリ装置の製造方法
KR100683854B1 (ko) * 2005-09-06 2007-02-15 삼성전자주식회사 비휘발성 기억 소자의 형성 방법
US20070069383A1 (en) * 2005-09-28 2007-03-29 Tokyo Electron Limited Semiconductor device containing a ruthenium diffusion barrier and method of forming

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4900396A (en) * 1987-08-19 1990-02-13 Agency Of Industrial Science And Technology Method of forming modified layer and pattern
US7232728B1 (en) * 1996-01-30 2007-06-19 Micron Technology, Inc. High quality oxide on an epitaxial layer
US6110842A (en) * 1996-06-07 2000-08-29 Texas Instruments Incorporated Method of forming multiple gate oxide thicknesses using high density plasma nitridation
US6136654A (en) * 1996-06-07 2000-10-24 Texas Instruments Incorporated Method of forming thin silicon nitride or silicon oxynitride gate dielectrics
KR980012639A (ko) * 1996-07-29 1998-04-30 윌리엄 비. 켐플러 초박 적층형 게이트 유전체 구조물
EP0847079A3 (en) * 1996-12-05 1999-11-03 Texas Instruments Incorporated Method of manufacturing an MIS electrode
US5891798A (en) * 1996-12-20 1999-04-06 Intel Corporation Method for forming a High dielectric constant insulator in the fabrication of an integrated circuit
US6048769A (en) * 1997-02-28 2000-04-11 Intel Corporation CMOS integrated circuit having PMOS and NMOS devices with different gate dielectric layers
US5763922A (en) * 1997-02-28 1998-06-09 Intel Corporation CMOS integrated circuit having PMOS and NMOS devices with different gate dielectric layers
US5872376A (en) * 1997-03-06 1999-02-16 Advanced Micro Devices, Inc. Oxide formation technique using thin film silicon deposition
JP3222404B2 (ja) * 1997-06-20 2001-10-29 科学技術振興事業団 半導体基板表面の絶縁膜の形成方法及びその形成装置
US6080682A (en) * 1997-12-18 2000-06-27 Advanced Micro Devices, Inc. Methodology for achieving dual gate oxide thicknesses
US6258673B1 (en) * 1999-12-22 2001-07-10 International Business Machines Corporation Multiple thickness of gate oxide

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417546B2 (en) * 1999-08-30 2002-07-09 Micron Technology, Inc. P-type FET in a CMOS with nitrogen atoms in the gate dielectric
US6541395B1 (en) 1999-08-30 2003-04-01 Micron Technology, Inc. Semiconductor processing method of forming field effect transistors
US6744102B2 (en) 1999-08-30 2004-06-01 Micron Technology, Inc. MOS transistors with nitrogen in the gate oxide of the p-channel transistor
US6949479B2 (en) 2001-06-13 2005-09-27 Micron Technology, Inc. Methods of forming transistor devices
JP2007504652A (ja) * 2003-08-26 2007-03-01 インターナショナル・ビジネス・マシーンズ・コーポレーション 窒化シリコン酸化物ゲート誘電体を製造する方法
JP2005268798A (ja) * 2004-03-15 2005-09-29 Sharp Corp 酸化物薄膜を製造する方法

Also Published As

Publication number Publication date
US6413881B1 (en) 2002-07-02

Similar Documents

Publication Publication Date Title
JP2001326352A (ja) ゲート酸化物の上側表面の窒化物形成により向上した信頼性を有する薄いゲート酸化物を形成してゲート酸化物の上側表面に窒素原子のバリヤを形成する方法及びその結果得られる製品
KR100535953B1 (ko) Ｎ 채널 트랜지스터 및 ｐ 채널 트랜지스터의 성능을 독립적으로 최적화하기 위해 제거가능한 측벽 스페이서를 이용하는 ｃｍｏｓ 제조 방법
JP3007437B2 (ja) Ｃｍｏｓデバイスの製造方法
US6033998A (en) Method of forming variable thickness gate dielectrics
JP4597531B2 (ja) チャネル領域のドーパント分布がレトログレードな半導体デバイスおよびそのような半導体デバイスの製造方法
US4717683A (en) CMOS process
TWI247384B (en) Method for forming transistor of semiconductor device
KR100954874B1 (ko) 채널 영역에서 레트로그레이드 도펀트 프로필을 구비한반도체 디바이스 및 그 제조 방법
EP1190442A2 (en) Semiconductor device manufacturing using low energy high tilt angle ion implantation
WO2005064644A2 (en) Strained silicon mosfets having reduced diffusion of n-type dopants
JP4751004B2 (ja) 厚さが異なる領域を有するデバイスまたはデバイス層の製造方法
KR100718823B1 (ko) 실리콘-게르마늄 트랜지스터 및 관련 방법들
JP2002025931A (ja) 半導体素子の製造方法
US6342437B1 (en) Transistor and method of making the same
EP0459398B1 (en) Manufacturing method of a channel in MOS semiconductor devices
JP4846167B2 (ja) 半導体装置の製造方法
JPH03102868A (ja) Ｃｍｏｓ装置の製造方法
KR100396709B1 (ko) 반도체 소자의 제조방법
JP3102223B2 (ja) シリコン基板の酸化方法
JP2004165470A (ja) 半導体装置及びその製造方法
KR100281397B1 (ko) 초박형 ｓｏｉ 정전기방전 보호 소자의 형성 방법
JP2000357689A (ja) 酸化物領域を有する集積回路デバイス
JPH01214172A (ja) 半導体装置の製造方法
JPS6384162A (ja) 半導体装置の製造方法
KR100720405B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050819

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20051121

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20051125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060323