JP2004165470A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004165470A JP2004165470A JP2002330399A JP2002330399A JP2004165470A JP 2004165470 A JP2004165470 A JP 2004165470A JP 2002330399 A JP2002330399 A JP 2002330399A JP 2002330399 A JP2002330399 A JP 2002330399A JP 2004165470 A JP2004165470 A JP 2004165470A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- insulating film
- oxidizing
- forming
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 86
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 230000003647 oxidation Effects 0.000 claims abstract description 33
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 33
- 239000003638 chemical reducing agent Substances 0.000 claims abstract description 15
- 239000007800 oxidant agent Substances 0.000 claims abstract description 15
- 239000012298 atmosphere Substances 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 9
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 48
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 19
- 229910005793 GeO 2 Inorganic materials 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 18
- 230000001590 oxidative effect Effects 0.000 claims description 16
- 239000013078 crystal Substances 0.000 claims description 14
- 229910052739 hydrogen Inorganic materials 0.000 claims description 13
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 9
- 239000001257 hydrogen Substances 0.000 claims description 9
- 229910002091 carbon monoxide Inorganic materials 0.000 claims description 8
- 239000000126 substance Substances 0.000 abstract description 16
- 230000015572 biosynthetic process Effects 0.000 abstract description 12
- 238000009413 insulation Methods 0.000 abstract 3
- 238000007669 thermal treatment Methods 0.000 abstract 2
- 238000009792 diffusion process Methods 0.000 description 48
- 239000012535 impurity Substances 0.000 description 33
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 239000002019 doping agent Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000000295 complement effect Effects 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 230000004913 activation Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/2807—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being Si or Ge or C and their alloys except Si
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/933—Germanium or silicon or Ge-Si on III-V
Abstract
【解決手段】半導体基板上に形成された絶縁膜上に第1の半導体と第2の半導体からなるSiGeなどの導電膜(ゲート電極107)を形成し、次に、前記第1の半導体が酸化し前記第2の半導体が酸化しない雰囲気で熱処理を行って、前記導電膜上に前記第1の半導体の酸化膜(側壁絶縁膜109)を形成する。また、半導体基板上の2種類以上の半導体からなるSiGeなどの単結晶層の表面上に前記単結晶層に対する酸化種として還元剤及び酸化剤を含む雰囲気による熱酸化によって絶縁膜(ゲート酸化膜)を形成する。ゲート酸化膜形成後の薬液処理や熱処理耐性の高いゲート酸化膜が得られる。
【選択図】 図3
Description
【発明の属する技術分野】
本発明は、導電材料として少なくとも2種の半導体からなる、例えば、SiGeのような材料を用いたMOSトランジスタの構造及びその製造方法に関するものである。
【0002】
【従来の技術】
高性能のMOSトランジスタとして、その導電材料にSiGeを用いることが注目されている。例えば、図11に示すように、SiGeは、ゲート電極として、PMOSトランジスタの活性化率を向上させ、空乏化を抑制することができる。通常ゲート電極表面には、加工によるRIE(Reactive Ion Etching)ダメージの回復や側壁絶縁膜を形成する目的で数nm〜10nm程度の酸化膜(ここでは側壁酸化膜と呼ぶ)が形成される。さらに、SiGe電極を用いる世代になると、側壁酸化膜は、ドーパントの外方拡散を抑制する役割を併せ持つことになる。
【0003】
また、例えば、図12に示すように、MOSトランジスタではチャネル領域のキャリア移動度を高めるために、SiGe層をエピタキシャル成長させてSiGeチャネル層とする構造が有望視されている。このMOSトランジスタは、通常のMOSトランジスタと同様にSiGeチャネル形成後、ゲート酸化膜が形成される。この場合SiGeの酸化であるため、ゲート酸化膜中にはSiO2 とGeO2 が含まれることになる。ところが、このSiGeの酸化により形成されるSiO2 とGeO2 を比較すると、前述のようにGeO2 は、耐薬品性でSiO2 より劣っており、且つSiO2 よりも揮発性が高い。したがって、ゲート酸化膜形成後の薬液処理や熱処理によりゲート酸化膜は、ダメージを受ける。ゲート酸化膜の薄膜化がさらに進むとこの問題はより顕在化することになる。なお、SiGe膜をゲート電極に用いることは特許文献1に記載されている。
【0004】
【特許文献1】
特開2002−26318号公報(図1、2〜3頁)
【0005】
【発明が解決しようとする課題】
しかし、SiGeを酸化して形成されるSiO2 とGeO2 とを比較すると、GeO2 は、H2 O2 、H2 SO4 、HF等の耐薬品性がSiO2 より劣っており、且つSiO2 よりも揮発性が高い。したがって、側壁酸化膜形成後の薬液処理や熱処理により側壁酸化膜は、ダメージを受けてドーパントの外方拡散抑制効果が低下するという問題があった。また、前述のように、GeO2 が耐薬品性でSiO2 より劣っており、且つSiO2 よりも揮発性が高いところから、ゲート酸化膜形成後の薬液処理や熱処理によりゲート酸化膜は、ダメージを受ける。ゲート酸化膜の薄膜化がさらに進むとこの問題はより顕在化することになる。
本発明は、この様な事情によりなされたものであり、少なくとも2種類の半導体からなる半導体層、例えば、SiGeを導電材料として用いるMOSトランジスタにおいて、前記少なくとも2種類の半導体からなる半導体層、例えば、SiGeの表面を所望の形状に酸化処理を施す半導体装置及びこの酸化処理を効率的に行うことができる製造方法を提供するものである。
【0006】
【課題を解決するための手段】
第1の発明は、半導体基板上に形成された絶縁膜上に第1の半導体と第2の半導体からなる導電膜を形成し、次に、前記第1の半導体が酸化し前記第2の半導体が酸化しない雰囲気で熱処理を行って、前記導電膜上に前記第1の半導体の酸化膜を形成することを特徴としている。例えば、SiGeを導電材料として用いるMOSトランジスタにおいて、SiGeの表面にシリコン酸化膜のみを形成することを特徴とし、SiGeの酸化処理において、シリコンが酸化され、ゲルマニウムが還元される雰囲気で処理が行われることを特徴としている。例えば、SiGeゲート電極の側壁酸化において、酸化種として還元剤及び酸化剤を含む系、例えば、H2 及びH2 Oを含む雰囲気或いはCO及びCO2 を含む雰囲気等を用いて、シリコンは酸化され、Geは還元される分圧比PH2 /PH2 O或いはPCO/PCO2 の範囲で選択酸化を行う。これはSiO2 、GeO2 の標準生成自由エネルギーの計算結果から得られるものである。
【0007】
SiGeの選択酸化により、側壁酸化膜としてSiO2 のみが形成されるため側壁酸化膜形成後の薬液処理や熱処理耐性の高い側壁酸化膜がえられ、ドーパントの外方拡散を効果的に抑制することができる。ゲート電極の側壁酸化は、主としてゲート電極加工時のRIEにより、半導体基板側ゲートエッジ部に入るダメージを除去するために行われる。また、側壁酸化は、ゲート電極中のドーパントがその後の活性化アニール等の熱処理により外方拡散することを抑制するバリア層としての働きを併せ持っている。SiGeをゲート電極に用いる世代のMOSトランジスタでは、ゲート空乏化を抑制する目的からゲート電極中に高い濃度のキャリアが必要とされる為、外方拡散抑止効果がより重要となってくる。さらに、微細MOSでは短チャネル効果抑止等の目的で、拡散領域へのイオン注入の際にゲート電極の位置とイオン注入箇所にオフセットを設けるためのスペーサとして側壁酸化膜を用いる場合もある。
【0008】
従来、SiGeゲート電極を酸化するとSiO2 と同時にGeO2 が生成される。このGeO2 は熱処理により揮発しやすく、また半導体製造プロセス頻繁に用いられるH2 O2 、HF等への耐薬品性がSiO2 に比して低いことが知られている。従って生成したSiO2 とGeO2 よりなる側壁酸化膜は、薬液処理や熱処理を経ると疎な膜となり、ドーパントの外方拡散抑制効果が著しく劣化してしまう。また、オフセットスペーサとして用いる場合も膜厚均一性が劣化してしまう等の問題を生じる。これに対して、本発明の半導体装置の製造方法により得られた半導体装置では、SiGeの選択酸化により側壁酸化膜としてSiO2 のみが形成されるため、側壁酸化膜形成後の薬液処理や熱処理耐性の高い側壁酸化膜を形成することができる。この結果、稠密で均一な側壁酸化膜によりドーパントの外方拡散を効果的に抑制することができ、拡散層イオン注入のオフセットも正確に制御できるようになる。
【0009】
第2の発明は、半導体基板上に少なくとも2種類の半導体からなる単結晶層を形成する工程と、前記単結晶層の表面上に前記単結晶層に対する酸化種として還元剤及び酸化剤を含む雰囲気による熱酸化によって絶縁膜を形成する工程と、前記絶縁膜上に電極を形成する工程とからなることを特徴としている。例えば、SiGeチャネル形成後のゲート酸化において、上記側壁酸化と同様に、シリコンは酸化されゲルマニウムは還元される分圧比PH2 /PH2 或いはPCO/PCO2 の範囲で選択酸化を行う。SiGeの選択酸化により、ゲート酸化膜としてSiO2 のみ形成されるため、ゲート酸化膜形成後の薬液処理や熱処理耐性の高いゲート酸化膜を得ることができる。なお、SiGeは、化合物ではなく混晶であり、実際にはSi1−x Gex と表現される。SiGeのGe濃度は、通常2〜50atom%程度である。
【0010】
【発明の実施の形態】
以下、図面を参照して発明の実施の形態を説明する。
本発明の第1の発明は、半導体基板上に形成された絶縁膜上に第1の半導体と第2の半導体からなる導電膜を形成し、これを前記第1の半導体が酸化し前記第2の半導体が酸化しない雰囲気で熱処理を行って、実質的に前記第1の半導体のみの緻密な酸化膜を形成するというものでる。
【0011】
まず、図1乃至図6を参照して第1の実施例を説明する。
図1乃至図5は、この実施例の相補型MOSトランジスタ(CMOSFET)の製造工程断面図、図6は、シリコン(Si)及びゲルマニウム(Ge)酸化物の平衡水素水蒸気分圧の温度依存性を示す特性図であり、縦軸がH2 OとH2 との分圧比(PH2O /PH2)、横軸が熱処理温度(絶対温度)(°K)を表し、GeO2 の平衡水素水蒸気分圧曲線AとSiO2 の平衡水素水蒸気分圧曲線Bが示されている。
【0012】
シリコン半導体基板101上にフォトリソグラフィ技術を用いて所望の領域にレジストパターンを形成し、これをマスクとして半導体基板101にB、Ga、或いはInをイオン注入する。同じ様に所望の領域にレジストパターンをマスクとしてAs、P或いはSbをイオン注入する。引き続き熱拡散を行うことにより基板表面からの深さ1μm程度のP型不純物拡散領域(Pウエル)102及びN型不純物拡散領域(Nウエル)103を形成する(図1(a))。次に、半導体基板101表面の所定の領域にトレンチ(溝)を形成し、その中に膜厚400nm程度のCVD(Chemical Vapour Deposition)等により形成されたシリコン酸化膜を埋め込み、この領域をSTI(Shallow Trench Isolation)構造の素子分離領域104とする(図1(b))。次に、熱処理等により膜厚10nm程度のシリコン酸化膜105を形成してこれを保護絶縁膜とする。その後、トランジスタのしきい値を合わせるためのイオン注入を行う(図1(c))。
【0013】
次に、シリコン酸化膜を剥離した後、再び数nm程度のゲート絶縁膜106を形成する。ゲート絶縁膜にはシリコン酸化膜(SiO2 )の他、窒素を数%程度含んだオキシナイトライド膜やタンタル酸化膜(TaO2 )、ジルコニウム酸化膜(ZrOx )やハフニウム酸化膜(HfOx )等の高誘電率絶縁膜或いはそれらのシリケート等を用いても良い(図2(a))。次に、CVD法等を用いて150nm程度のSiGe膜107を堆積させ、P型不純物拡散領域102及びN型不純物拡散領域にそれぞれB、As等をドーピングする(図2(b))。
次に、SiGe膜107上にフォトレジスト108を塗布し、これをパターニングする。パターニングされたフォトレジスト108をマスクとしてSiGe膜107をエッチングし、エッチングされたSiGe膜107からなるゲート電極を形成する(図2(c))。
【0014】
次に、フォトレジスト除去後、H2 OとH2 を用いた選択酸化技術により2nm程度の側壁酸化膜109を形成する。ここでH2 OとH2 の分圧比PH2 O/PH2 を図6に示す範囲内において酸化を行うことにより、SiO2 を生成しGeO2 を生成しない選択酸化が可能となる(図3(a))。次に、半導体基板101上にフォトレジスト110を塗布し、これをパターニングする。パターニングされたフォトレジスト110によりN不純物拡散領域103のみをマスクし、As、1keV、1e15cm−2程度のイオン注入により、浅いN型不純物拡散領域111を形成する(図3(b))。
【0015】
同じようにして、フォトレジスト110を除去後、パターニングされたフォトレジスト110′をマスクにして、P型不純物拡散領域102のみをマスクし、BF2 1.5keV、1e15cm−2程度のイオン注入により、浅いP型不純物拡散領域112を形成する。以上によりLDD構造構成する極浅の不純物拡散領域111、112を得る(図4(a))。フォトレジスト110′を除去した後、膜厚20nm程度のシリコン酸化膜(SiO2 )113を、TEOSを用いたCVDにより被覆性良く成膜し、引き続きこの成膜上に膜厚20nm程度のシリコン窒化膜(SiN)114をCVDより被覆性良く堆積させる(図4(b))。次に、積層されたシリコン酸化膜113及びシリコン窒化膜114をRIE(Reactive Ion Etching)等の異方性エッチングによりエッチングして、ゲート電極側壁にシリコン酸化膜113及びシリコン窒化膜114の積層膜を残すようにする。これによりシリコン窒化膜114に覆われたSiGeゲート電極が得られる(図5(a))。
【0016】
次に、フォトレジスト(図示しない)によりN型不純物拡散領域103のみをマスクし、P型不純物拡散領域102にP(リン)、10keV、3e15cm−2程度のイオン注入を行う。同様にフォトレジスト(図示しない)によりP型不純物拡散領域102のみをマスクし、N型不純物拡散領域103にB、5keV、3e15cm−2程度のイオン注入を行う。このとき不純物拡散領域と同時にゲート電極にもイオン注入が行われる。引き続きN2 雰囲気において1050℃、10秒程度の活性化アニールを行い、N型高濃度不純物拡散領域115及びP型高濃度不純物拡散領域116を形成する。浅いN型不純物拡散領域111及びN型高濃度不純物拡散領域115は、P型不純物拡散領域(Pウエル)に形成されるトランジスタのソース/ドレイン領域を構成し、浅いP型不純物拡散領域112及びP型高濃度不純物拡散領域116は、N型不純物拡散領域(Nウエル)に形成されるトランジスタのソース/ドレイン領域を構成する。
【0017】
この活性化アニールにおいて、従来の側壁酸化を行ったSiGeゲート電極では、側壁酸化膜が十分にドーパントの外方拡散を抑制することができず、所望のキャリア濃度を実現することが困難であったが、この実施例の選択酸化を用いることにより稠密な側壁酸化膜が形成されているため、ドーパントの外方拡散抑制効果が高く、ゲート電極中に高濃度のキャリアを保持することが可能となり、その結果ゲート空乏化の問題を回避することが可能となる。
これ以降の工程ではNi、Pt等のサリサイドを用いても良いし、エレベーテッド(Elevated)ソース/ドレイン領域等を導入しても良く、公知の技術でコンタクト、配線等の形成を行って半導体装置を完成する。
【0018】
次に、図7乃至図10を参照して第2の発明に係る実施例(第2の実施例)を説明する。
図7乃至図10は、P型MOSトランジスタ(PMOSFET )の製造方法を示す工程断面図である。まず、シリコン半導体基板201上にSiGe層202をエピタキシャル成長させる。次に、フォトリソグラフィ技術を用いて所望の領域にレジストパターン(図示しない)を形成し、これをマスクとしてシリコン半導体基板にAs、P、Sbなどをイオン注入する。引き続き熱拡散を行うことにより深さ1μm程度のN型不純物拡散領域203を形成する(図7(a))。次に、所定の領域に膜厚400nm程度のシリコン酸化膜204を埋め込み、素子分離領域(STI)を形成する(図7(b))。
【0019】
次に、膜厚10nm程度の保護酸化膜(シリコン酸化膜)205を形成し、トランジスタの閾値を合わせるためのイオン注入を行う(図7(c))。次に、酸化膜205を剥離した後に再び数nm程度のゲート絶縁膜206を形成する。ゲート絶縁膜の形成には、酸化種として還元剤及び酸化剤を含む系、例えば、H2 及びH2 Oを含む系もしくはCO及びCO2 を含む系を用いる。ここで、これら酸化剤と還元剤の分圧比は、Siは、酸化されGeは還元される分圧比(PH2 /PH2 O或いはPCO/PCO2 )の範囲を適用し、この範囲で選択酸化を行う。これはSiO2 、GeO2 の標準生成自由エネルギーの計算結果から得ることができる。
【0020】
図6は、この分圧比(平衡水素水蒸気分圧比)と温度の関係を示したグラフである。縦軸が分圧比PH2 /PH2 Oを表し、横軸が温度(゜K(絶対温度))を表している。この図6において、GeO2 の平衡水素水蒸気圧分圧曲線A及びSiO2 の平衡水素水蒸気圧分圧曲線Bに挟まれた範囲に相当する分圧比及び温度(゜K)を選択することにより、SiO2 からなる酸化膜中にGeO2 を含まない酸化膜を形成することができる。ゲート絶縁膜にはSiO2 膜の他に、窒素を数%程度含んだオキシナイトライド膜やTaO2 、ZrOx やHfOx 等の高誘電体、或いはそれらのシリケート等を用いても良い。当然これらのベース酸化膜として用いる熱酸化膜は、上記の選択酸化方法を適用して形成する(図8(a))。
【0021】
次に、CVD法等を用いて膜厚150nm程度の多結晶Si膜207を堆積し、膜中にB、BF2 等をドーピングする(図8(b))。次に、フォトレジスト208をマスクとして多結晶Si膜をエッチングし、多結晶Siゲート電極207を得る。引き続きフォトレジスト208を除去する。このとき従来の熱酸化により形成されたゲート絶縁膜206は、GeO2 を含み、これがレジスト除去に用いられるH2 O2 、H2 SO4 に可溶なため、ゲート絶縁膜は疎な構造となってしまい、必要とされる電気的特性を満たさなくなってしまう。本発明では、選択酸化によりSiO2 のみを形成しているためこのような問題は生じない(図8(c))。
【0022】
次に、膜厚2nm程度の側壁酸化膜209を形成する(図9(a))。次に、フォトレジスト210をマスクとして、BF2 1.5eV 1e15cm−2程度のイオン注入により、浅いP型不純物拡散領域210を形成する。以上の工程によりLDDと呼ばれる極浅の拡散領域を得る(図9(b))。次に、膜厚20nm程度のシリコン酸化膜(SiO2 )211をTEOSを用いたCVDにより被覆性良く成膜し、引き続いて、膜厚20nm程度のシリコン窒化膜(SiN)212をCVDにより被覆性良く堆積した後、RIEなどによりゲート側壁にシリコン窒化膜を残す形でエッチングを行い(図9(c))、シリコン窒化膜212に覆われた多結晶Siゲート電極を得る(図10(a))。
次に、半導体基板201にB 5keV 3e15cm−2程度のイオン注入を行う。このとき不純物拡散領域210と同時にゲート電極207にもイオン注入が行われる。引き続いて、N2 雰囲気において、1050℃、10秒程度の活性化アニールを行い、P型不純物拡散領域210の下にP型高濃度不純物拡散領域213を形成する(図10(b))。
【0023】
これらの各種熱工程により、従来の酸化法で形成された酸化膜では、含まれるGeO2 が揮発して疎な膜となり、耐圧等求められる電気的特性を満たさなくなってしまう。本発明では酸化膜中にはSiO2 のみを含むためこのような問題は生じない。
以降の工程では通常のNi、Pt等のサリサイドを用いても良いし、エレベーテッド(Elevated)ソース/ドレイン領域等を導入しても良く、公知の技術でコンタクト、配線等を行ってMOSトランジスタを完成させる。
【0024】
【発明の効果】
以上の構成により、第1の発明は、第1の半導体と第2の半導体からなる導電膜、例えば、SiGe表面に、第1の半導体、例えば、シリコン酸化物のみからなる緻密な酸化膜が形成される。また、例えば、SiGeの選択酸化により、側壁酸化膜としてSiO2 のみが形成されるため側壁酸化膜の形成後における薬液処理や熱処理耐性の高い側壁酸化膜がえられ、ドーパントの外方拡散を効果的に抑制することができる。また、例えば、SiGeの選択酸化により、SiGe層上にゲート酸化膜としてSiO2 のみが形成されるため、ゲート酸化膜の形成後における薬液処理や熱処理耐性の高いゲート酸化膜を得ることができる。
第2の発明は、少なくとも2種類の半導体からなる単結晶層の表面上に前記単結晶層に対する酸化種として還元剤及び酸化剤を含む雰囲気による熱酸化によって第1の半導体が酸化され、第2の半導体が還元される選択酸化によりゲート絶縁膜として緻密な膜のみが形成されるため、ゲート絶縁膜形成後の薬液処理や熱処理耐性の高い絶縁膜となり、高ゲート耐圧等の所望の電気特性を得ることができ、また、ゲート電極からチャネル領域へのドーパントの拡散を効果的に抑制することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例において説明する相補型MOSトランジスタの製造工程断面図。
【図2】本発明の第1の実施例において説明する相補型MOSトランジスタの製造工程断面図。
【図3】本発明の第1の実施例において説明する相補型MOSトランジスタの製造工程断面図。
【図4】本発明の第1の実施例において説明する相補型MOSトランジスタの製造工程断面図。
【図5】本発明の第1の実施例において説明する相補型MOSトランジスタの製造工程断面図。
【図6】シリコン(Si)及びゲルマニウム(Ge)酸化物の平衡水素水蒸気分圧の温度依存性を示す特性図。
【図7】本発明の第2の実施例におけるP型MOSトランジスタ(PMOSFET )の製造方法を示す工程断面図。
【図8】本発明の第2の実施例におけるP型MOSトランジスタ(PMOSFET )の製造方法を示す工程断面図。
【図9】本発明の第2の実施例におけるP型MOSトランジスタ(PMOSFET )の製造方法を示す工程断面図。
【図10】本発明の第2の実施例におけるP型MOSトランジスタ(PMOSFET )の製造方法を示す工程断面図。
【図11】MOSFETのSiGeゲート電極と側壁酸化膜を説明する構造模式図。
【図12】MOSFETのSiGeチャネルとゲート酸化膜を説明する構造模式図。
【符号の説明】
101、201・・・シリコン半導体基板
102・・・P型不純物拡散領域(Pウエル)
103、203・・・N型不純物拡散領域(Nウエル)
104、204・・・素子分離領域
105、205・・・シリコン酸化膜
106、206・・・ゲート絶縁膜
107・・・SiGe膜
108、110、110′、208・・・フォトレジスト
109、209・・・側壁酸化膜
111・・・N型不純物拡散領域
112、210・・・P型不純物拡散領域
113、211・・・シリコン酸化膜
114、212・・・シリコン窒化膜
115、213・・・N型高濃度不純物拡散領域
116・・・P型高濃度不純物拡散領域
202・・・SiGe層
207・・・Si膜(ゲート電極)
Claims (18)
- 半導体基板と、
半導体基板に形成されたソース/ドレイン領域と、
前記ソース/ドレイン領域間のチャネル領域上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記半導体基板上に形成され、前記ゲート電極の側壁に形成された側壁絶縁膜とを具備し、
前記ゲート電極は、SiGeからなり、前記ゲート電極側壁には前記ゲート電極表面を酸化して得られる側壁絶縁膜が形成され、且つこの側壁絶縁膜はシリコン酸化膜を主成分とすることを特徴とする半導体装置。 - 前記側壁絶縁膜のGe/Si組成比が前記ゲート電極のGe/Si組成比より小さいことを特徴とする請求項1に記載の半導体装置。
- 前記側壁絶縁膜は、実質的にシリコン酸化膜からなることを特徴とする請求項1に記載の半導体装置。
- SiGe単結晶層が形成された半導体基板と、
半導体基板に形成されたソース/ドレイン領域と、
前記ソース/ドレイン領域間のチャネル領域上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極とを具備し、
前記チャネル領域は、前記SiGe単結晶層からなり、前記チャネル領域表面には前記SiGe単結晶層を酸化することにより得られるゲート絶縁膜が形成され、且つこのゲート絶縁膜は、シリコン酸化膜を主成分とすることを特徴とする半導体装置。 - 前記ゲート絶縁膜中のGe/Si組成比が、前記単結晶層中のGe/Si組成比より小さいことを特徴とする請求項4に記載の半導体装置。
- 前記ゲート絶縁膜は、実質的にシリコン酸化膜からなることを特徴とする請求項4に記載の半導体装置。
- 半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に第1の半導体と第2の半導体からなる導電膜を形成する工程と、
前記第1の半導体及び第2の半導体を酸化する酸化剤及び前記第1の半導体及び第2の半導体を還元する還元剤を含む雰囲気で熱処理を行って、前記導電膜上に前記第1の半導体の酸化膜を形成する工程とを備えたことを特徴とする半導体装置の製造方法。 - 前記第1の半導体及び第2の半導体がC、Si、Geのいずれからなることを特徴とする請求項7に記載の半導体装置の製造方法。
- 前記第1の半導体がSiであり、前記第2の半導体がGeであることを特徴とする請求項7に記載の半導体装置の製造方法。
- 前記Siを酸化する酸化剤はH2 O、CO2 及びO2 の少なくとも1つからなり、前記Geを還元する還元剤はH2 及びCOの少なくとも1つからなることを特徴とする請求項9に記載の半導体装置の製造方法。
- 半導体基板にソース/ドレイン領域を形成する工程と、
前記ソース/ドレイン領域間のチャネル領域上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にSiGeからなるゲート電極を形成する工程と、
前記SiGeからなるゲート電極表面をSiを酸化する酸化剤及びGeを還元する還元剤を含む雰囲気での熱処理により、Siの酸化膜からなる側壁絶縁膜を形成する工程とを具備したことを特徴とする半導体装置の製造方法。 - 前記Siを酸化する酸化剤はH2 O、CO2 及びO2 の少なくとも1つからなり、前記Geを還元する還元剤はH2 及びCOの少なくとも1つからなることを特徴とする請求項11に記載の半導体装置の製造方法。
- 半導体基板上に少なくとも2種類の半導体からなる単結晶層を形成する工程と、
前記単結晶層の表面上に前記単結晶層に対する酸化種として還元剤及び酸化剤を含む雰囲気による熱酸化によって前記少なくとも2種類の半導体の内の1つの半導体の酸化膜からなる絶縁膜を形成する工程と、
前記絶縁膜上に電極を形成する工程とを具備したことを特徴とする半導体装置の製造方法。 - 前記少なくとも2種類の半導体がC、Si、Geいずれかより成ることを特徴とする請求項12に記載の半導体装置の製造方法。
- 前記還元剤として、H2 、COのうち少なくとも1つを含み、酸化剤として、H2 O、CO2 、O2 のうち少なくとも1つを含むことを特徴とする請求項13又は請求項14に記載の半導体装置の製造方法。
- 半導体基板上にチャネル領域が形成されるSiGe単結晶層を形成する工程と、
前記チャネル領域が形成された半導体基板にソース/ドレイン領域を形成する工程と、
前記ソース/ドレイン領域間の前記チャネル領域上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程とを備え、
前記ゲート絶縁膜は、前記SiGe単結晶層表面に、Siを酸化する酸化剤及びGeを還元する還元剤を含む雰囲気での熱処理により形成され、且つ実質的にシリコン酸化膜のみからなることを特徴とする半導体装置の製造方法。 - 前記Siを酸化する酸化剤はH2 O、CO2 及びO2 の少なくとも1つからなり、前記Geを還元する還元剤はH2 及びCOの少なくとも1つからなることを特徴とする請求項16に記載の半導体装置の製造方法。
- 前記雰囲気が、前記Siを酸化する酸化剤としてH2 Oを用い前記Geを還元する還元剤としてH2 を用いる場合において、H2 OとH2 との分圧比(PH2O /PH2)が10−1〜10−21 の範囲であり、前記熱処理の温度が0°K〜2500゜Kの範囲であって、図6に示されるGeO2 の平衡水素水蒸気分圧曲線(A)とSiO2 の平衡水素水蒸気分圧曲線(B)との間の領域内の分圧比を有することを特徴とする請求項9乃至請求項12、請求項15乃至請求項17のいずれかに記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002330399A JP3874716B2 (ja) | 2002-11-14 | 2002-11-14 | 半導体装置の製造方法 |
US10/706,034 US7148130B2 (en) | 2002-11-14 | 2003-11-13 | Semiconductor device and method of manufacturing the same |
US11/593,532 US20070052026A1 (en) | 2002-11-14 | 2006-11-07 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002330399A JP3874716B2 (ja) | 2002-11-14 | 2002-11-14 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004165470A true JP2004165470A (ja) | 2004-06-10 |
JP3874716B2 JP3874716B2 (ja) | 2007-01-31 |
Family
ID=32652553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002330399A Expired - Fee Related JP3874716B2 (ja) | 2002-11-14 | 2002-11-14 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7148130B2 (ja) |
JP (1) | JP3874716B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006135240A (ja) * | 2004-11-09 | 2006-05-25 | Toshiba Corp | 半導体装置及びその製造方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7247534B2 (en) * | 2003-11-19 | 2007-07-24 | International Business Machines Corporation | Silicon device on Si:C-OI and SGOI and method of manufacture |
JP4040602B2 (ja) * | 2004-05-14 | 2008-01-30 | Necエレクトロニクス株式会社 | 半導体装置 |
US7279756B2 (en) * | 2004-07-21 | 2007-10-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with high-k gate dielectric and quasi-metal gate, and method of forming thereof |
US7332407B2 (en) * | 2004-12-23 | 2008-02-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for a semiconductor device with a high-k gate dielectric |
US7790561B2 (en) * | 2005-07-01 | 2010-09-07 | Texas Instruments Incorporated | Gate sidewall spacer and method of manufacture therefor |
US20080160707A1 (en) * | 2006-12-27 | 2008-07-03 | Jin Hyo Jung | Method for fabricating sesmiconductor device |
US20100102393A1 (en) * | 2008-10-29 | 2010-04-29 | Chartered Semiconductor Manufacturing, Ltd. | Metal gate transistors |
DE102009010883B4 (de) * | 2009-02-27 | 2011-05-26 | Amd Fab 36 Limited Liability Company & Co. Kg | Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses |
US8883598B2 (en) * | 2012-03-05 | 2014-11-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Thin capped channel layers of semiconductor devices and methods of forming the same |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4920076A (en) * | 1988-04-15 | 1990-04-24 | The United States Of America As Represented By The United States Department Of Energy | Method for enhancing growth of SiO2 in Si by the implantation of germanium |
US5516724A (en) * | 1994-11-30 | 1996-05-14 | Cornell Research Foundation, Inc. | Oxidizing methods for making low resistance source/drain germanium contacts |
JPH0945903A (ja) | 1995-07-28 | 1997-02-14 | Matsushita Electric Ind Co Ltd | 半導体素子及びその配線の形成方法とゲート電極の形成方法 |
US5907188A (en) | 1995-08-25 | 1999-05-25 | Kabushiki Kaisha Toshiba | Semiconductor device with conductive oxidation preventing film and method for manufacturing the same |
US6130144A (en) * | 1997-01-02 | 2000-10-10 | Texas Instruments Incorporated | Method for making very shallow junctions in silicon devices |
US6579805B1 (en) * | 1999-01-05 | 2003-06-17 | Ronal Systems Corp. | In situ chemical generator and method |
JP4447128B2 (ja) * | 2000-07-12 | 2010-04-07 | 富士通マイクロエレクトロニクス株式会社 | 絶縁ゲート型半導体装置の製造方法 |
JP3572268B2 (ja) * | 2001-04-03 | 2004-09-29 | 三菱重工業株式会社 | 半導体装置の作製方法 |
US6762468B2 (en) * | 2001-12-26 | 2004-07-13 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
AU2003235175A1 (en) * | 2002-04-17 | 2003-10-27 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and its manufacturing method |
US6995430B2 (en) * | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
-
2002
- 2002-11-14 JP JP2002330399A patent/JP3874716B2/ja not_active Expired - Fee Related
-
2003
- 2003-11-13 US US10/706,034 patent/US7148130B2/en not_active Expired - Fee Related
-
2006
- 2006-11-07 US US11/593,532 patent/US20070052026A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006135240A (ja) * | 2004-11-09 | 2006-05-25 | Toshiba Corp | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3874716B2 (ja) | 2007-01-31 |
US20040124476A1 (en) | 2004-07-01 |
US20070052026A1 (en) | 2007-03-08 |
US7148130B2 (en) | 2006-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7312137B2 (en) | Transistor with shallow germanium implantation region in channel | |
US7531436B2 (en) | Highly conductive shallow junction formation | |
CN102549755B (zh) | 具有氧扩散阻挡层的半导体器件及其制造方法 | |
US6849516B2 (en) | Methods of forming drain/source extension structures of a field effect transistor using a doped high-k dielectric layer | |
US7652336B2 (en) | Semiconductor devices and methods of manufacture thereof | |
US7582934B2 (en) | Isolation spacer for thin SOI devices | |
US6440807B1 (en) | Surface engineering to prevent EPI growth on gate poly during selective EPI processing | |
US8222100B2 (en) | CMOS circuit with low-k spacer and stress liner | |
WO2011079596A1 (zh) | Mosfet结构及其制作方法 | |
JP2006278974A (ja) | 半導体装置及びその製造方法 | |
JP2009283496A (ja) | 半導体装置 | |
US8318571B2 (en) | Method for forming P-type lightly doped drain region using germanium pre-amorphous treatment | |
US20070052026A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2009152342A (ja) | 半導体装置の製造方法 | |
US8586440B2 (en) | Methods for fabricating integrated circuits using non-oxidizing resist removal | |
JP2004527127A (ja) | Mosトランジスタ・ゲート・コーナの増速酸化を行う方法 | |
US20090186457A1 (en) | Anneal sequence integration for cmos devices | |
JP2006005056A (ja) | 半導体装置およびその製造方法 | |
US20050098818A1 (en) | Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers | |
JP2005340329A (ja) | 半導体装置およびその製造方法 | |
US20100032813A1 (en) | Ic formed with densified chemical oxide layer | |
US20110001197A1 (en) | Method for manufacturing semiconductor device and semiconductor device | |
KR100586178B1 (ko) | 쇼트키 장벽 관통 트랜지스터 및 그 제조방법 | |
JP2008085306A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006108251A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040831 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060529 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060622 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060804 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060808 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061023 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061024 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |