JP2004527127A - Ｍｏｓトランジスタ・ゲート・コーナの増速酸化を行う方法 - Google Patents

Ｍｏｓトランジスタ・ゲート・コーナの増速酸化を行う方法 Download PDF

Info

Publication number
JP2004527127A
JP2004527127A JP2002586382A JP2002586382A JP2004527127A JP 2004527127 A JP2004527127 A JP 2004527127A JP 2002586382 A JP2002586382 A JP 2002586382A JP 2002586382 A JP2002586382 A JP 2002586382A JP 2004527127 A JP2004527127 A JP 2004527127A
Authority
JP
Japan
Prior art keywords
silicon
gate
transistor
ions
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002586382A
Other languages
English (en)
Inventor
ドクマシ、オメール
グルシェコフ、オレグ
ヘッジ、スリャナラメン、ジー
カプラン、リチャード
カール、ムケシ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2004527127A publication Critical patent/JP2004527127A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】プロセス・スキーム全体のサーマル・バジェットを大きく増大させることなく、トランジスタ・ゲート・コーナの酸化速度を増速する方法を提供すること。
【解決手段】具体的には、本発明の方法は、シリコン含有トランジスタのゲート・コーナにイオンを注入すること、および注入を受けたトランジスタ・ゲート・コーナを含むトランジスタを酸化雰囲気に露出することを含む。この注入ステップに使用するイオンには、シリコン、非遅延酸化イオン、たとえば、酸素、ゲルマニウム、ヒ素、ホウ素、リン、インジウム、アンチモン、ガリウム、フッ素、塩素、ヘリウム、アルゴン、クリプトンおよびキセノン、ならびにそれらの混合物が含まれる。

Description

【技術分野】
【０００１】
本発明は、半導体デバイスの製作に関し、より詳細には、プロセス・スキーム全体のサーマル・バジェットを大きく増大させることなく、コーナ酸化速度を増速させるＭＯＳ（金属酸化膜半導体）トランジスタを製作する方法に関する。
【背景技術】
【０００２】
現在のシリコン・ベースのＭＩＳ（金属絶縁体半導体）ＦＥＴ（電界効果トランジスタ）は、ゲート・コーナのいわゆる側壁酸化またはコーナ酸化を用いて製作する。側壁酸化プロセスは、従来方式のプロセス・フロー、たとえば、ＣＭＯＳ（相補型金属酸化膜半導体）ロジック、ＳＲＡＭ（スタティック・ランダム・アクセス・メモリ）、ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）、埋込みＤＲＡＭ、フラッシュ・メモリその他の同様なプロセス・フローでごく普通に用いられている。
【０００３】
当業者には周知のように、ゲート・コ−ナの側壁酸化により、ゲート・コ−ナのところでゲート絶縁体が厚くなる。コーナ部の絶縁体が厚くなると、デバイス・コーナにおける絶縁破壊が妨げられる。酸化中にコ−ナを効果的に丸めることによって、絶縁体コ−ナでは電界も小さくなる。コ−ナ部の電界が大きくなると、ホット・キャリア効果が大きくなり、トランジスタの信頼性が劣化することがあり得る。さらに、コ−ナ酸化中に成長させた平面状の酸化物は、後続のイオン注入ステップでスクリーン酸化物として使用されるので、プロセス統合フローが簡略化される。側壁（またはコ−ナ）酸化によるこうした利益はすべて当技術分野ではよく知られており、したがって、ここではそれらに関する詳細な議論は必要ない。
【０００４】
一般に、従来方式のプロセスでは、ゲート・コ−ナの酸化はプロセス・フローの比較的後半に行われる。たとえば、ゲート・コ−ナの酸化は、通常、基板上にゲート・スタックがすでに存在する状態で、ウエルおよびチャネルの注入が実施された後に行われる。したがって、コーナ酸化のサーマル・バジェットは、トランジスタ・デバイスを製作する際に考慮しなければならない極めて重要なパラメータである。プロセス・フローの後半段階でサーマル・バジェットが大きくなると、望ましくないドーパント拡散が生じ、ゲート・スタック、ゲート絶縁体およびチャネルの材料が反応し相互に混合する恐れがある。したがって、コ−ナ酸化物の品質と信頼性を損なうことなく、コーナ酸化のサーマル・バジェットを低減することが極めて望ましい。
【０００５】
通常、コーナ酸化は、酸素、水蒸気または酸素ラジカルなどの酸化雰囲気中で行われる。ウェット（水蒸気）酸化プロセスあるいはフリー・ラジカル支援酸化プロセスが好ましい。というのは、それらによれば、酸化速度が速く、したがって、サーマル・バジェットが小さくなるからである。しかし、ゲート・スタック中に新しい材料が導入されると、こうした傾向が妨げられることがある。金属ゲートおよび誘電率ｋの大きいゲート絶縁体は、高速酸化プロセスに適合しないことがある。たとえば、ゲート・コ−ナの酸化中に、水分子および酸素ラジカルにより、ゲート金属が酸化される恐れがある。金属ではなくシリコンを選択的に酸化するために、特定の酸化雰囲気が必要である。選択的コ−ナ酸化を行うためのこうした混合物が低速な酸化雰囲気であることは当技術分野ではよく知られている。コ−ナ酸化雰囲気に関する様々な適合要件のため、酸化雰囲気とは独立にコーナ酸化のサーマル・バジェットを低減することが極めて望ましい。
【０００６】
従来技術のコーナ酸化プロセスに伴う上記欠点に鑑みて、プロセス・フロー全体のサーマル・バジェットを大きく増加することなく、コーナ酸化速度を増速させる改善された新しいコーナ酸化方法を開発することが引き続き求められている。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の１つの目的は、トランジスタ・ゲート・コ−ナの酸化を増速する方法を提供することである。
【０００８】
本発明の別の目的は、プロセス・フロー全体のサーマル・バジェットを大きく増大させることなく、ゲート・コ−ナの酸化を増速する方法を提供することである。
【０００９】
本発明の別の目的は、用いる酸化雰囲気とは独立にゲート・コ−ナの酸化を増速する方法を提供することである。
【００１０】
本発明の別の目的は、金属ゲートおよび高誘電率ゲート絶縁体を様々に実装した様々なゲート・スタック構造に適合する加工ステップを用いて、ゲート・コ−ナの酸化を増速する方法を提供することである。本明細書では、「高誘電率」という用語を用いて、二酸化シリコンよりも大きい（真空に関して表した）誘電率を有する誘電体材料を示すことに注意されたい。
【００１１】
上記その他の目的および利点は、トランジスタのゲート・コ−ナに非遅延酸化イオン（non-retardingoxidation ions）またはシリコン・イオンを注入し、その後、注入されたゲート・コ−ナを酸化雰囲気に露出させることによって実現される。本発明で用いるトランジスタは、ゲート・コ−ナを有するＭＩＳ、ＭＯＳＦＥＴその他の同様なトランジスタを含むが、それらに限定されるものではない。
【課題を解決するための手段】
【００１２】
具体的には、本発明の方法は以下のステップを含む。
（ａ）シリコン含有トランジスタのゲート・コ−ナに、非遅延酸化イオン、シリコン・イオンおよびそれらの混合物から選択するイオンを注入するステップ。
（ｂ）注入されたゲート・コ−ナを含むシリコン含有トランジスタを酸化雰囲気に露出させるステップ。
【００１３】
本明細書では、「非遅延酸化イオン」という用語を用いて、シリコンの酸化速度を低下させないイオンを示す。こうした非遅延酸化イオンの例には、酸素、ゲルマニウム、ヒ素、ホウ素、リン、インジウム、アンチモン、ガリウム、フッ素、塩素、ヘリウム、アルゴン、クリプトン、キセノンおよびシリコン・イオンとの混合物を含めてそれらの混合物が含まれるが、それらに限定されるものではない。
【００１４】
上記で述べたように、本発明で用いるトランジスタはシリコン含有トランジスタである。本明細書で使用する「シリコン含有トランジスタ」という用語は、基板、ゲート誘電体、ゲート導体またはそれらの任意の組合せの少なくとも１つの領域がシリコン含有材料を含むトランジスタを示す。
【発明を実施するための最良の形態】
【００１５】
次に、本出願に添付の図面を参照して、トランジスタ・ゲート・コーナの酸化を増速する方法を提供する本発明をより詳細に説明する。図面では、同じ要素または対応する要素あるいはその両方を同じ参照数字で示すことに留意されたい。
【００１６】
まず、本発明で用い得る初期構造を示す図１を参照する。具体的には、図１に示す初期構造は、シリコン含有基板１０、ゲート誘電体１２およびゲート・スタック１４を備える。
【００１７】
図１に示すトランジスタ構造は当技術分野では周知の従来型の材料を含み、やはり当技術分野では周知の従来方式の加工ステップを用いて製作される。たとえば、シリコン含有基板１０は、Ｓｉ、ＳｉＧｅ、ＳｉＧｅＣ、ＳｉＣおよび他の同様のシリコン含有半導体を含む任意のシリコン含有半導体材料を含むが、これらに限定されるものではない。Ｓｉ／Ｓｉ、Ｓｉ／ＳｉＧｅおよびＳＯＩ（シリコン・オン・インシュレータ）などの積層半導体も、シリコン含有基板１０として本発明で使用することができる。シリコン含有基板１０は、ドープしなくても、あるいはｎ型またはｐ型のドーパント・イオンでドープしてもよい。
【００１８】
この基板は、その表面に形成されるＳＴＩ（シャロー・トレンチ分離）やＬＯＣＯＳ（シリコン局所酸化）分離領域など様々な分離領域を含み得る。さらに、この基板は、ウエル領域、埋込み拡散領域その他の同様な領域も含み得る。見やすいように、本発明の図面では上記の領域の存在を具体的に示さないが、参照数字１０はこれらの領域を含むことを意味する。本発明で使用する１つの極めて好ましいシリコン含有基板は、シリコンを含む基板である。
【００１９】
次いで、ＣＶＤ（化学気相成長法）、プラズマ支援型ＣＶＤ、蒸着、スパッタリング、ＡＬＣＶＤ（原子層化学気相成長法）、ＭＢＥ（分子線エピタキシ）および化学溶液成長法など従来方式の被着プロセスを利用して、基板１０の表面上にゲート誘電体（またはゲート絶縁体）１２を形成する。あるいは、ゲート誘電体は、熱酸化、窒化または酸窒化プロセスによって形成することもできる。
【００２０】
ゲート誘電体１２は、酸化物、窒化物、酸窒化物およびそれらの混合物または積層物を含む誘電体材料からなるが、それらに限定されるものではない。ゲート誘電体１２として本発明で使用する極めて好ましい誘電体材料は、二酸化シリコンである。本発明で使用する誘電体は、その誘電率ｋが二酸化シリコンよりも高くても低くてもよいことに注意されたい。
【００２１】
ゲート誘電体１２の物理的な厚さは変化し得るが、一般に、ゲート誘電体は約０．４〜約２０ｎｍの厚さを有し、厚さ約０．５〜約１０ｎｍであることが極めて好ましい。
【００２２】
基板表面上にゲート誘電体を形成した後、ゲート誘電体１２の表面上にゲート・スタック１４を形成する。本発明で使用するゲート・スタックは、少なくともゲート導体１６を含む。任意選択で、ゲート・スタックは誘電体キャップ１８も含み得る。
【００２３】
ゲート・スタック１４のゲート導体１６は、タングステン、白金、パラジウム、ルテニウム、ロジウム、イリジウム、コバルト、ニッケル、モリブデン、チタン、クロム、オスミウムなどの元素金属またはそれらの組合せおよび積層物、前記元素金属のシリサイドおよび窒化物、ドープしていないポリシリコンまたはドープしたポリシリコン、アモルファス・シリコンおよびそれらの組合せまたは積層物を含む任意の従来型の導電材料からなり得るが、これらに限定されるものではない。ゲート・スタック１４のゲート導体１６として使用する１つの極めて好ましい導電材料は、ドープしたポリシリコン、チタンの拡散バリア層およびタングステンからなる積層物である。本発明では拡散バリア層は任意選択であり、Ｔａ、ＴｉＮ、ＴａＮおよびＷ２Ｎなど他の周知の拡散バリアも含まれ得ることに留意されたい。
【００２４】
ゲート導体１６は、ＣＶＤ、プラズマ支援型ＣＶＤ、スパッタリング、蒸着、化学溶液成長法およびメッキなど従来方式の被着プロセスを利用して形成される。金属シリサイドを使用するときには、それを形成する際に従来方式のシリサイド化プロセスを利用することができる。一方、ゲート導体１６としてドープしたポリシリコンを使用するときには、ｉｎ−ｓｉｔｕドープ被着プロセスによってドープしたポリシリコンを形成するか、あるいは、まずドープしていないポリシリコンの層を被着させ、その後ポリシリコン層をドープするのに従来方式のイオン注入を用いる。
【００２５】
本発明で形成されるゲート導体１６の物理的な厚さは、使用する導電材料ならびにそれを形成する際に使用するプロセスに応じて変化し得る。しかし、一般に、ゲート導体１６は、約１０〜約３００ｎｍの厚さを有し、厚さ約２０〜約２００ｎｍであることが極めて好ましい。
【００２６】
次いで、任意選択で、ゲート導体１６上に誘電体キャップ１８を形成し、それによって図１に示す積層構造が得られる。本発明によれば、誘電体キャップ１８は、当技術分野では周知の従来方式のプロセスを用いて付着させる酸化物、窒化物、酸窒化物およびそれらの組合せまたは積層物など任意の従来型のハードマスク材料を含む。たとえば、誘電体キャップは、ＣＶＤ、プラズマ支援型ＣＶＤ、蒸着、化学溶液成長法および他の同様な被着プロセスなど従来方式の被着プロセスを利用して付着させることができる。あるいは、誘電体キャップ１８を形成するのに従来方式の熱成長プロセスを使用することもできる。再度、誘電体キャップは任意選択であり、本発明で使用する必要はないことを強調しておく。
【００２７】
図面に示すように誘電体キャップがゲート導体上に存在する応用例では、次いで、誘電体キャップ上にフォトレジストの層（図示せず）を形成し、この構造を従来方式のリソグラフィにかける。このリソグラフィ・プロセスは、フォトレジスト層をパターン化した放射で露光し、適当な現像溶液を用いてパターンを形成し、反応性イオン・エッチングなど従来方式のドライ・エッチング・プロセスによってこのパターンを下にある誘電体キャップに転写することを含む。フォトレジストを剥離した後に得られるパターン付き構造をたとえば図２に示す。パターン化した誘電体キャップ１８は、得られた構造のゲート領域のチャネル長を画定するのに使用する。
【００２８】
誘電体キャップがゲート導体上に存在しないときは、従来方式のリソグラフィを用いてゲート導体上にパターン化したレジストが形成され、ゲート導体のパターン形成中は構造上にパターン化したレジストが残っていることに留意されたい。
【００２９】
図面では、ゲート導体上に１つのマスク領域を形成するところを示すが、ゲート導体上に２つ以上のマスク領域を形成するときでも本発明はうまく働くことに留意されたい。すなわち、本発明は、基板１０の表面上に複数のゲート領域を形成することができる。
【００３０】
パターン化した誘電体キャップを形成し、フォトレジストを剥離した後、パターン化した誘電体キャップ１８（またはパターン化したレジスト）で保護されないゲート導体１６の露出部分は、ゲート誘電体１２上で停止するように除去されて、図３に示す構造が得られる。本発明のこのステップによれば、ゲート導体１６の露出部分は、誘電体に比べてゲート導体材料を除去するのが極めて選択的である異方性エッチング・プロセスを用いて除去される。図３に示す構造を形成するのに本発明で使用することができる異方性エッチング・プロセスの１つのタイプは、エッチング・ガスとしてハロゲン含有プラズマを使用するＲＩＥ（反応性イオン・エッチング）プロセスである。本発明のこのエッチング・ステップ中に、パターン化した層を取り囲む一部またはすべてのゲート誘電体１２を除去することができることに留意されたい。
【００３１】
図３に示す構造は、パターン化した誘電体キャップ１８およびパターン化したゲート導体１６からなるゲート領域を有するトランジスタ構造であることに留意されたい。このトランジスタ構造は、ゲート誘電体１２および基板１０も含む。図３に示すトランジスタ構造は、パターン化したゲート導体の基部に位置するゲート・コーナ領域２０を含むことに注意されたい。誘電体キャップを使用しないときは、この構造は、パターン化した誘電体キャップが構造上に存在しない点を除き、図３に示すものと同様に見えるはずであることに留意されたい。
【００３２】
本発明の次のステップによれば、トランジスタ・ゲート・コーナ２０にイオンを注入して、ゲート・コーナのところで注入領域２２を形成する（図４参照）。本発明のこのステップで使用するイオンは、側壁の酸化速度を増速することができ、非遅延酸化イオン、シリコン・イオンおよびそれらの混合物を含むが、それらに限定されるものではない。本明細書では、「非遅延酸化イオン」という用語を用いて、シリコンの酸化速度を遅らせないイオンを示す。このような非遅延酸化イオンの例には、酸素、ゲルマニウム、ヒ素、ホウ素、リン、インジウム、アンチモン、ガリウム、フッ素、塩素、ヘリウム、アルゴン、クリプトン、キセノンおよびシリコン・イオンとの混合物を含めてそれらの混合物が含まれるが、それらに限定されるものではない。
【００３３】
本発明のこの注入ステップにより、ゲート・コーナ領域２０のところで注入領域２２が形成される。この注入ステップは、約１×１０１３〜約１×１０１７個／ｃｍ２のイオン・ドーズ量を用いて行われるが、約１×１０１４〜約１×１０１６個／ｃｍ２のイオン・ドーズ量が極めて好ましい。さらに、本発明のこのイオン注入ステップは、約１ｅＶ〜約１ＭｅＶのエネルギーで行われるが、約１００ｅＶ〜約１００ｋｅＶのエネルギーで行われるのが極めて好ましい。上記の条件を用いることによって、トランジスタ構造内に存在するドーパントの大きな拡散は認められないことに留意されたい。本発明では、垂直イオン注入プロセスを用いて注入を行うこともできるし、傾斜イオン注入プロセスを用いることもできる。
【００３４】
上記で述べたイオンをゲート・コーナ領域２０に注入した後、図４に示す構造を従来方式の側壁酸化プロセスにかけて、基板１０（または残りのゲート誘電体１２）の上面上またはパターン化したゲート導体１６の露出した側壁上あるいはその両方に熱酸化物層２４を形成することができる。それによって得られた熱酸化物層２４を含む構造を、たとえば図５に示す。
【００３５】
熱酸化物層２４を形成する際に用いる条件は、実際に実施する側壁酸化プロセスに応じて変化し得る。しかし、一般に、本発明で用いる側壁酸化は、約０．１秒〜約２時間の間、約６００℃〜約１２００℃の温度で行われる。より好ましくは、本発明で用いる側壁酸化プロセスは、約１秒〜約１時間の間、約８００℃〜約１１００℃の温度で行われる。本発明では、側壁の急速熱酸化プロセスまたは炉による側壁酸化プロセスの使用も企図していることに留意されたい。
【００３６】
側壁酸化は、１つの目標設定した酸化温度で行うこともできるし、あるいは、様々な昇降ソーク・サイクルを使用してこの側壁酸化を行うこともできる。この場合、加熱および冷却の昇降速度は、毎分約０．１℃〜毎秒約１０００℃とすることができる。
【００３７】
用いる条件にかかわらず、本発明の側壁酸化ステップは、酸化雰囲気で行われる。本明細書で用いる「酸化雰囲気」という用語は、酸素、水蒸気、一酸化二窒素、一酸化窒素、酸素ラジカルおよびそれらの混合物を含め、任意の酸素含有雰囲気を示すが、それらに限定されるものではない。本発明のいくつかの実施形態では、水素で酸化雰囲気を希釈し、その結果、得られた酸化雰囲気は選択的にシリコン含有基板およびシリコン含有ゲート導体を酸化するが、ゲート導体の金属は酸化しないようにすることができる。選択的な酸化雰囲気を利用するときには、一般に、その選択的雰囲気には、約０．１〜約４０％の酸素含有雰囲気と、約６０〜約９９．９％の水素が含まれる。
【００３８】
本発明の側壁酸化ステップで形成して得られた熱酸化物層の物理的な厚さは、実際に使用する条件に応じて変化し得る。しかし、一般に、熱酸化物層２４は、約１〜約２０ｎｍの厚さを有し、約２〜約１０ｎｍの厚さとなるのが極めて好ましい。
【００３９】
注入イオンの存在およびそれによってゲート・コーナで生じた損傷のために、ゲート・コーナ領域で注入物が存在しない従来方式のプロセスに比べて、側壁酸化速度が大きく増速されることに留意されたい。いくつかの例では、約５０％以上のゲート・コーナ酸化速度の向上が認められる。したがって、本発明の方法は、従来技術によるゲート・コーナ酸化プロセスに比べかなりの向上を示す。
【００４０】
ゲート側壁酸化プロセスの後、当業者には周知の従来方式のＣＭＯＳ／ＤＲＡＭ加工ステップを実施することができる。図６に示すように、たとえば、イオン注入および活性化アニールを用いて、パターン化したゲート導体の下に拡散領域２６（すなわち、ソース／ドレイン領域）を形成することができる。
【００４１】
好ましい実施形態を参照して具体的に本発明を示し説明してきたが、本発明の趣旨および範囲から逸脱することなく、その形態および細部に上記その他の変更を加えることができることが当業者には理解されよう。したがって、本発明は、説明し例示したそのものの形態および細部に限定されず、添付の特許請求の範囲に含まれるものとする。
【図面の簡単な説明】
【００４２】
【図１】ゲート・コーナの増速酸化を行ってトランジスタを製作するために本発明で用いる加工ステップを示す断面図である。
【図２】ゲート・コーナの増速酸化を行ってトランジスタを製作するために本発明で用いる加工ステップを示す断面図である。
【図３】ゲート・コーナの増速酸化を行ってトランジスタを製作するために本発明で用いる加工ステップを示す断面図である。
【図４】ゲート・コーナの増速酸化を行ってトランジスタを製作するために本発明で用いる加工ステップを示す断面図である。
【図５】ゲート・コーナの増速酸化を行ってトランジスタを製作するために本発明で用いる加工ステップを示す断面図である。
【図６】ゲート・コーナの増速酸化を行ってトランジスタを製作するために本発明で用いる加工ステップを示す断面図である。

Claims (22)

  1. （ａ）シリコン含有トランジスタのゲート・コーナに、非遅延酸化イオン、シリコン・イオンおよびそれらの混合物からなる群から選択されるイオンを注入するステップと、
    （ｂ）注入を受けたトランジスタ・ゲート・コーナを含むシリコン含有トランジスタを酸化雰囲気に露出するステップとを含む、トランジスタのゲート・コーナを酸化する方法。
  2. 前記非遅延酸化イオンが、酸素、ゲルマニウム、ヒ素、ホウ素、リン、インジウム、アンチモン、ガリウム、フッ素、塩素、ヘリウム、アルゴン、クリプトン、キセノンおよびそれらの混合物からなる群から選択される、請求項１に記載の方法。
  3. 前記シリコン含有トランジスタが、シリコン含有基板、ゲート誘電体、ゲート導体および任意選択の誘電体キャップを含む、請求項１に記載の方法。
  4. 前記シリコン含有基板が、Ｓｉ、ＳｉＧｅ、ＳｉＧｅＣ、ＳｉＣ、Ｓｉ／Ｓｉ、Ｓｉ／ＳｉＧｅおよびシリコン・オン・インシュレータからなる群から選択されるシリコン含有半導体材料を含む、請求項３に記載の方法。
  5. 前記ゲート誘電体が、酸化物、窒化物、酸窒化物またはそれらの混合物かつ積層物である、請求項３に記載の方法。
  6. 前記ゲート導体が、元素金属、元素金属のシリサイドまたは窒化物、ポリシリコン、アモルファス・シリコンおよびそれらの組合せまたは積層物からなる群から選択される導電材料である、請求項３に記載の方法。
  7. 前記ゲート導体が、ドープしたポリシリコン、チタン・バリアおよびタングステンからなる積層物である、請求項６に記載の方法。
  8. 前記任意選択の誘電体キャップが、酸化物、窒化物、酸窒化物またはそれらの組合せかつ積層物である、請求項３に記載の方法。
  9. ステップ（ａ）が約１×１０１３〜約１×１０１７個／ｃｍ２のイオン・ドーズ量を用いて行われる、請求項１に記載の方法。
  10. 前記イオン・ドーズ量が約１×１０１４〜約１×１０１６個／ｃｍ２である、請求項９に記載の方法。
  11. ステップ（ａ）が約１ｅＶ〜約１ＭｅＶのエネルギーで行われる、請求項１に記載の方法。
  12. 前記エネルギーが約１００ｅＶ〜約１００ｋｅＶである、請求項１１に記載の方法。
  13. ステップ（ａ）が傾斜注入プロセスを用いて行われる、請求項１に記載の方法。
  14. 前記シリコン含有トランジスタがＭＯＳ型またはＦＥＴ型のトランジスタである、請求項１に記載の方法。
  15. ステップ（ｂ）が、約０．１秒〜約２時間の間、約６００℃〜約１２００℃の温度で行われる、請求項１に記載の方法。
  16. 前記温度が、約１秒〜約１時間の間、約８００℃〜約１１００℃である、請求項１５に記載の方法。
  17. 前記酸化雰囲気が酸素含有雰囲気を含む、請求項１に記載の方法。
  18. 前記酸素含有雰囲気が、酸素、水蒸気、一酸化二窒素、一酸化窒素、酸素ラジカルまたはそれらの混合物を含む、請求項１７に記載の方法。
  19. 前記酸化雰囲気を水素で希釈する、請求項１に記載の方法。
  20. 前記希釈した酸化雰囲気が、約０．１〜約４０％の酸素含有雰囲気と、約６０〜約９９．９％の水素を含む、請求項１９に記載の方法。
  21. 前記基板中で拡散領域を形成するステップをさらに含む、請求項１に記載の方法。
  22. イオン注入およびアニールによって前記拡散領域を形成する、請求項２１に記載の方法。
JP2002586382A 2001-04-27 2001-12-27 Ｍｏｓトランジスタ・ゲート・コーナの増速酸化を行う方法 Pending JP2004527127A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/844,977 US6514843B2 (en) 2001-04-27 2001-04-27 Method of enhanced oxidation of MOS transistor gate corners
PCT/US2001/049571 WO2002089180A2 (en) 2001-04-27 2001-12-27 Method of enhanced oxidation of mos transistor gate corners

Publications (1)

Publication Number Publication Date
JP2004527127A true JP2004527127A (ja) 2004-09-02

Family

ID=25294103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002586382A Pending JP2004527127A (ja) 2001-04-27 2001-12-27 Ｍｏｓトランジスタ・ゲート・コーナの増速酸化を行う方法

Country Status (8)

Country Link
US (1) US6514843B2 (ja)
EP (1) EP1382064A4 (ja)
JP (1) JP2004527127A (ja)
KR (1) KR100588035B1 (ja)
CN (1) CN1284214C (ja)
AU (1) AU2002239671A1 (ja)
TW (1) TW541631B (ja)
WO (1) WO2002089180A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009026777A (ja) * 2007-07-17 2009-02-05 Renesas Technology Corp 半導体装置の製造方法
WO2020129694A1 (ja) * 2018-12-21 2020-06-25 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030153157A1 (en) * 2001-10-18 2003-08-14 Foad Majeed A. Low energy ion implantation into SiGe
US20030098489A1 (en) * 2001-11-29 2003-05-29 International Business Machines Corporation High temperature processing compatible metal gate electrode for pFETS and methods for fabrication
JP4219838B2 (ja) * 2004-03-24 2009-02-04 シャープ株式会社 半導体基板の製造方法、並びに半導体装置の製造方法
KR100575449B1 (ko) * 2004-05-10 2006-05-03 삼성전자주식회사 반도체 장치의 제조방법
US7037818B2 (en) * 2004-08-20 2006-05-02 International Business Machines Corporation Apparatus and method for staircase raised source/drain structure
US20090081859A1 (en) * 2007-09-20 2009-03-26 Macronix International Co., Ltd. Metallization process
US9660049B2 (en) 2011-11-03 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor transistor device with dopant profile
US8993424B2 (en) * 2011-11-03 2015-03-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a semiconductor transistor device with optimized dopant profile
CN103633008B (zh) * 2012-08-20 2018-03-30 中国科学院微电子研究所 浅沟槽隔离制造方法
US9257327B2 (en) 2013-04-09 2016-02-09 Samsung Electronics Co., Ltd. Methods of forming a Field Effect Transistor, including forming a region providing enhanced oxidation
CN105226061B (zh) * 2014-06-10 2018-04-24 旺宏电子股份有限公司 半导体结构及其制造方法
US9252155B2 (en) * 2014-06-20 2016-02-02 Macronix International Co., Ltd. Memory device and method for manufacturing the same
CN106571300A (zh) * 2015-10-12 2017-04-19 南京励盛半导体科技有限公司 一种碳化硅半导体器件的栅极介质层的制造工艺
US10729012B2 (en) 2018-04-24 2020-07-28 Micron Technology, Inc. Buried lines and related fabrication techniques
US10825867B2 (en) * 2018-04-24 2020-11-03 Micron Technology, Inc. Cross-point memory array and related fabrication techniques
US11735672B2 (en) * 2021-03-29 2023-08-22 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0136932B1 (ko) * 1994-07-30 1998-04-24 문정환 반도체 소자 및 그의 제조방법
US5707888A (en) * 1995-05-04 1998-01-13 Lsi Logic Corporation Oxide formed in semiconductor substrate by implantation of substrate with a noble gas prior to oxidation
US5869385A (en) * 1995-12-08 1999-02-09 Advanced Micro Devices, Inc. Selectively oxidized field oxide region
US6037639A (en) * 1997-06-09 2000-03-14 Micron Technology, Inc. Fabrication of integrated devices using nitrogen implantation
US5920782A (en) * 1997-07-18 1999-07-06 United Microelectronics Corp. Method for improving hot carrier degradation
US6355580B1 (en) * 1998-09-03 2002-03-12 Micron Technology, Inc. Ion-assisted oxidation methods and the resulting structures
US6229184B1 (en) * 1999-02-16 2001-05-08 Advanced Micro Devices, Inc. Semiconductor device with a modulated gate oxide thickness
US6358788B1 (en) * 1999-08-30 2002-03-19 Micron Technology, Inc. Method of fabricating a wordline in a memory array of a semiconductor device
US6329704B1 (en) * 1999-12-09 2001-12-11 International Business Machines Corporation Ultra-shallow junction dopant layer having a peak concentration within a dielectric layer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009026777A (ja) * 2007-07-17 2009-02-05 Renesas Technology Corp 半導体装置の製造方法
WO2020129694A1 (ja) * 2018-12-21 2020-06-25 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
JPWO2020129694A1 (ja) * 2018-12-21 2020-06-25
US12046605B2 (en) 2018-12-21 2024-07-23 Sony Semiconductor Solutions Corporation Imaging element and imaging device

Also Published As

Publication number Publication date
US20020160593A1 (en) 2002-10-31
CN1284214C (zh) 2006-11-08
WO2002089180A2 (en) 2002-11-07
CN1529906A (zh) 2004-09-15
KR20040015074A (ko) 2004-02-18
EP1382064A4 (en) 2008-05-07
WO2002089180A3 (en) 2003-02-06
US6514843B2 (en) 2003-02-04
KR100588035B1 (ko) 2006-06-09
TW541631B (en) 2003-07-11
EP1382064A2 (en) 2004-01-21
AU2002239671A1 (en) 2002-11-11

Similar Documents

Publication Publication Date Title
US6136636A (en) Method of manufacturing deep sub-micron CMOS transistors
JP4493536B2 (ja) 半導体装置及びその製造方法
US6720630B2 (en) Structure and method for MOSFET with metallic gate electrode
US5930617A (en) Method of forming deep sub-micron CMOS transistors with self-aligned silicided contact and extended S/D junction
US7075150B2 (en) Ultra-thin Si channel MOSFET using a self-aligned oxygen implant and damascene technique
US6849516B2 (en) Methods of forming drain/source extension structures of a field effect transistor using a doped high-k dielectric layer
JP4988091B2 (ja) ダマシンコンタクトおよびゲートプロセスで作製された自己整列ソースおよびドレイン延在部
JP5630185B2 (ja) 半導体装置及びその製造方法
US7718506B2 (en) Isolation structure for MOS transistor and method for forming the same
JPH10209440A (ja) 半導体デバイス製造方法及びこの方法によるｐｍｏｓトランジスタ
JP2004527127A (ja) Ｍｏｓトランジスタ・ゲート・コーナの増速酸化を行う方法
WO1998048457A1 (en) Method of making nmos and pmos devices with reduced masking steps
WO2011079596A1 (zh) Mosfet结构及其制作方法
JP2008527755A (ja) Ｃｍｏｓｆｅｔ内の歪みを最適化するための構造体及び方法
US20070052026A1 (en) Semiconductor device and method of manufacturing the same
US20060189066A1 (en) Semiconductor device having optimized shallow junction geometries and method for fabrication thereof
US20080054363A1 (en) Dual gate cmos semiconductor device and method for manufacturing the same
US6265293B1 (en) CMOS transistors fabricated in optimized RTA scheme
US6333244B1 (en) CMOS fabrication process with differential rapid thermal anneal scheme
US20050098818A1 (en) Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers
JP4031408B2 (ja) Ｍｏｓトランジスタの製造方法
JPH04715A (ja) 半導体装置の製造方法
KR100685905B1 (ko) 풀리 실리사이드 게이트 및 그 것을 가진 반도체 소자의제조 방법
JP2005294549A (ja) Ｍｏｓ型トランジスタ
JP2004095766A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20061222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20061222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070305

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070330

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20070412