JP2009026777A

JP2009026777A - 半導体装置の製造方法

Info

Publication number: JP2009026777A
Application number: JP2007185164A
Authority: JP
Inventors: Koji Umeda; 浩司梅田
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2007-07-17
Filing date: 2007-07-17
Publication date: 2009-02-05

Abstract

【課題】ＭＩＳ構造に於けるゲート長を、ゲート電極異方性ドライエッチング後のゲート長よりも更に確実に且つ低コストで短くすること。
【解決手段】レジストパターン４を形成し、それをマスクとして異方性ドライエッチングを行うことによりゲート電極５をゲート絶縁膜２上に形成し、レジストパターン４を除去する。次に、Ｏ₂ガス等の酸化性ガスを用いて酸化処理を半導体基板１に対して行い、ゲート電極６の上面部及び側壁部の全体を被覆する酸化膜７を形成する。次に、酸化膜７に対して異方性ドライエッチングを行うことにより、ゲート電極６の側壁部上に、ＬＤＤイオン注入のためのオフセットスペーサ絶縁膜９を形成する。ゲート電極６のゲート長Ｌは、寸法Ｌｒ及びゲート長Ｌｇよりも小さくなる。活性酸化種を用いて酸化処理を行っても良い。その場合、６００℃以下でＨ₂ガス又は／及びＮ₂ガスをも用いても良い。
【選択図】図１

Description

この発明は、ＭＩＳ構造を有する半導体装置の製造技術に関する。

一般的なMOS型トランジスタ（以下、トランジスタをTr.と記す。）を製造する場合は、図３のフローに示す様に、レジストパターンを形成し(a)、当該レジストパターンをマスクとして異方性ドライエッチングによりゲート電極を形成し、その後、レジストパターンを除去する(b)。その上で、CVD法により絶縁膜を成膜し(c)、異方性ドライエッチングを行って、ゲート電極の側壁部上にLDDイオン注入の為のオフセットスペーサ絶縁膜を形成していた(d)。

上記一般的なMOS型Tr.の製造方法では、Tr.のゲート長Lは、レジスト解像時のパターン寸法Lr、及び、ゲート電極形成のための異方性ドライエッチング後のゲート長Lgと等しい。Tr.の性能向上にはゲート長Lを小さくする事が有効であるため、露光時の波長を短くする等により、リソグラフィーの解像度を上げ、パターン寸法Lrを小さくする工夫が成されている。

しかるに、短波長の露光を行うプロセス装置は、その波長が短くなる程にその構造が複雑化し、プロセス装置の価格が高価になってしまうと言う問題点があった。

又、ゲート電極形成のための異方性ドライエッチングの方法を工夫して、パターン寸法Lrよりも異方性ドライエッチング後のゲート長Lgを小さくする工夫が成されている。しかしながら、パターン疎密間差が大きくなり、一定のゲート長Lgを形成し難いと言う問題点があった。

そこで、本発明の主目的は、リソグラフィーの解像度によって決定されるレジスト解像時のパターン寸法Lr、及び、ゲート電極形成のための異方性ドライエッチング方法によって決定される異方性ドライエッチング後のゲート長Lgよりも、Tr.のゲート長Lを更に短くすることを可能とする技術を提供することにある。

従来技術通りに、レジストパターンを形成し、それをマスクとして異方性ドライエッチングを行うことによりゲート電極をゲート絶縁膜上に形成する。その上で、上記レジストパターンを除去する。次に、Ｏ₂ガス等の酸化性ガスを用いて酸化処理を半導体基板に対して行う。これにより、ゲート電極の上面部及び側壁部の全体を被覆する酸化膜を形成する。次に、当該酸化膜に対して異方性ドライエッチングを行うことにより、ゲート電極の側壁部上に、ＬＤＤイオン注入のためのオフセットスペーサ絶縁膜を形成する。これにより、異方性ドライエッチング後のゲート電極のゲート長Ｌは、寸法Ｌｒ及びゲート長Ｌｇよりも小さくなる。

以下、この発明の主題の様々な具体化を、添付図面を基に、その効果・利点と共に、詳述する。

本発明の主題によれば、ゲート電極形成のための異方性ドライエッチング方法によって決定される異方性ドライエッチング後のゲート長よりも、酸化処理後のゲート電極のゲート長を、従来技術と比較して確実に且つ低コストで以って、短くすることが出来る。しかも、酸化処理後のゲート電極の側壁部の下部のコーナーは、ゲート電極異方性ドライエッチング後のゲート電極の側壁部の下部のコーナー（直角ないしは鋭角）と比較して丸く形成されるので、ゲート電極の側壁部の下部に於ける電界の集中を従来技術よりも緩和することが出来ると言う効果も、得られる。

（実施の形態１）
本実施の形態の中核部は、レジストパターンをマスクとした異方性ドライエッチングにより形成された後のゲート電極の側壁部を、更に酸化性ガスを用いた酸化処理によって酸化する点にある。以下、本実施の形態に係る半導体装置の製造方法の詳細を、図面に基づいて記載する。

図１は、本実施の形態に係るＭＩＳ構造を有する半導体装置の製造工程を示す縦断面図である。

先ず、図１の（ａ）に示す通り、半導体基板（例えば単結晶のＳｉより構成される。）１の上側表面上に、ゲート絶縁膜（例えばＳｉＯ₂又はＳｉＯＮ等より成る。）２を全面的に形成し、その後、ゲート絶縁膜２の上面上に、ゲート電極層（ポリＳｉ、ＴｉＮ、Ｗ、その他のメタル材料又はそれらの組合せ等より成る。）３を全面的に形成する。尚、この様なゲート絶縁膜２及びゲート電極層３が順次に積層された半導体基板１を基板メーカー等から購入することとしても良い。その上で、ゲート電極層３の上面上に、図１の（ａ）に示すレジストパターン（紙面に水平な方向であるゲート長方向に於ける幅寸法はＬｒである。）４を、写真製版法によって形成する。

次に、図１の（ｂ）に示す通り、レジストパターン４をマスクとして、異方性ドライエッチングによってゲート絶縁膜２の上面が露出するまでゲート電極層３を異方性エッチングすることにより、ゲート長がＬｇ（＝Ｌｒ）のゲート電極５を形成する。その後、レジストパターン４を除去する。ここまでの工程は、従来の方法と同一である。この段階に於けるゲート電極５の側壁部の下部５ＳＥのコーナーは、略直角ないしは鋭角であり、丸まってはいない。尚、ゲート絶縁膜２の厚みＴｏｘは、例えば２ｎｍである。

次に、酸化性ガス（Ｏ₂ガス等）を、半導体基板１を収納する容器内に導入して、半導体基板１に対して酸化処理を施す。この酸化処理により、図１の（ｂ）のゲート電極５の上面部及び側壁部からゲート電極５の内部に向けてゲート電極５は酸化される結果、図１の（ｃ）に示す様な、幅がＴ（＞Ｔｏｘ）の酸化膜（絶縁膜）７が形成される。そのため、ゲート電極５は縮小化されて、ゲート電極５よりもそのゲート長が短いゲート電極６が形成される。そして、この酸化処理により、その上にゲート電極５が形成されてはいないゲート絶縁膜２で被覆された半導体基板１の領域に於いては、ゲート絶縁膜２越しに酸化種が半導体基板１の当該領域を酸化し、酸化膜８（厚みＴｄ＞Ｔ）が形成される。このために、ゲート電極５の側壁部の下部（ゲート電極端部とも言う。）５ＳＥの直下に位置するゲート絶縁膜２は、ゲート電極端部５ＳＥに侵入して来た酸化種によって酸化される結果（例えばゲート絶縁膜２がＳｉＯＮから成る場合にはゲート絶縁膜２はＳｉＯ₂に置換される。）、ゲート電極端部２ＧＥに於いてゲート絶縁膜２Ｇは僅かに厚くなる。従って、酸化処理後のゲート絶縁膜２Ｇの半導体基板１と接する下面は、ゲート長方向に関して、凸状に湾曲した形状と成る。この様に、ゲート電極端部２ＧＥに於いて、当該酸化処理により、所謂、ゲートバーズビークが発生する。このため、ゲート絶縁膜の膜厚の異なるＭＩＳ構造が並列的に形成されるので、寄生ＭＩＳＴｒ．が形成されると言う問題点は生じる。しかしながら、ゲートバーズビークにより、酸化処理後のゲート電極６の側壁部の下部のコーナー６ＳＥＣは、ゲート電極５の側壁部の下部５ＳＥよりも丸くなるので、ゲート電極６の側壁部の下部に於ける電界集中を緩和することが出来ると言う利点が生じる。この様に、ゲートバーズビークの発生による寄生ＭＩＳＴｒ．の形成と、ゲート電極６の側壁部の下部に於ける電界集中の緩和効果とは、トレードオフの関係にある。

次に、ゲート電極６の酸化膜７に対して異方性ドライエッチングを行って、ゲート電極６の上面上の酸化膜７及び半導体基板上の酸化膜８を除去する。これにより、図１の（ｄ）に示す様に、ＬＤＤ（Lightly Doped Drain Structure）イオン注入のためのオフセットスペーサ絶縁膜９が、ゲート電極６の側壁部上に形成される。図１に示す通り、以上の酸化処理により形成されるゲート電極６のゲート長Ｌは、Ｌ＜Ｌｇ（＝Ｌｒ）の関係を満足している。即ち、上記の酸化処理により、異方性ドライエッチングを行って形成したゲート電極５のゲート長Ｌｇよりも短いゲート長Ｌを有するゲート電極６を形成することが出来る。

そこで、ゲート長Ｌを具体的に見積もる。例えば、ゲート電極５がポリシリコンより成る場合には、ゲート電極６を全体的に取り囲む酸化膜７は、シリコン酸化膜（ＳｉＯ₂膜）に成る。その膜厚をＴとすると、ゲート電極５内のシリコンの消費量は、ゲート電極５の片側で約Ｔ／２となるので、ゲート電極６のゲート長Ｌは、Ｌ＝Ｌｇ−Ｔの式で与えられる。ここで、Ｌｇが４５ｎｍの場合、１０ｎｍの厚みの酸化膜７を形成する酸化を行うことにより、ゲート電極６のゲート長Ｌは、Ｌ＝４５ｎｍ−１０ｎｍ＝３５ｎｍとなる。酸化膜７の厚みＴを所定の値に決定する酸化処理は、温度、処理時間、ガスの流量及びガス圧等のパラメータの最適値を予め実験によって確定しておくことにより、制御可能である。

（実施の形態２）
本実施の形態の特徴点は、実施の形態１に於けるゲート電極５の酸化処理に於いて、酸化性ガスの分子（例えばＯ₂分子）によってゲート電極５を酸化する代わりに、酸化性ガスより生成した活性酸化種のガス（例えば、Ｏイオン、Ｏラジカル、Ｏ原子等）を用いてゲート電極５の酸化処理を行う点にある。これにより、酸化レートを１／２乗則に従ってより小さくなる様に制御することが可能となり、その結果、既述した鳥の口撥形状のゲートバーズビークの発生を抑制して、寄生ＭＩＳＴｒ．が形成されない様にすることが出来る。詳細は以下の通りである。

ここで、図２は、ゲート絶縁膜２が半導体基板１上に形成されていないものとし、ゲート電極５の酸化レートとＳｉ半導体基板１の酸化レートとが同一であり、且つ、Ｔ＞Ｔｏｘの関係が成立するとの前提の下での、酸化時間に対する酸化膜厚との関係を示す図である。

図１のフロー（ｃ）に於いて、ゲート電極５が無い領域に酸化処理により形成される酸化膜８の膜厚Ｔｄは、ゲート電極５の酸化処理により形成された酸化膜７の膜厚Ｔよりも、ゲート絶縁膜２越しに酸化種が半導体基板１を酸化して形成された膜厚分だけ厚くなる(Ｔｄ＞Ｔ)。この差をΔとすると、Δが大きい程、ゲート電極６の側壁部の下部直下のゲート絶縁膜２ＧＥがゲート絶縁膜２の中央部よりも厚くなり、寄生ＭＩＳＴｒ．の発生に伴い、Ｔｒ．特性の低下を招く。

そこで、図２に示す酸化特性の条件で以って酸化処理を行う事により、差分Δを小さく制御し、Ｔｒ．特性の劣化を防止する。即ち、膜厚Ｔを有する酸化膜７を形成する酸化時間帯では、酸化レート（単位時間当たりの酸化膜厚増加量）がｔｏｘ迄の時間帯に於ける酸化レートよりも十分小さく、ゲート絶縁膜２の膜厚Ｔｏｘ越しに半導体基板１を酸化したとしても、その増加量Δを十分小さく制御することが可能である。

具体的には、半導体基板１及びゲート電極５が共にシリコンより構成されている場合には、Ｏ₂ガス等の酸化性ガスよりウェハ近傍等に於いて既知の方法により活性酸化種（例えばラジカル酸化種）のガスを生成した上で、この活性酸化種を用いてゲート電極５の酸化処理を行う。この場合、図２に示す様に、酸化初期での酸化レートは非常に大きいが、酸化膜の成長に伴う膜厚の増大に応じて、酸化種が酸化膜中で失活するために、Ｏ₂ガスを用いた酸化処理と同じく、酸化初期以後の酸化レートは、１／２乗則（膜厚が√（酸化時間）に比例して増大する。）に従った小さな酸化レートに近づく。

以上の活性酸化種を用いた酸化処理を行うことで、ゲート電極６の側壁部下部のコーナー６ＳＥＣが丸くなることによる電界集中の緩和効果は小さくなるが、その反面、ゲートバーズビークの発生を抑制して寄生ＭＩＳＴｒ．の形成を減少させることが出来ると言う利点が得られる。

（実施の形態３）
本実施の形態の特徴点は、実施の形態２に於ける活性酸化種を用いた酸化処理を、６００℃以下（室温下でも、或いは、室温未満の温度下でも活性酸化種を用いた酸化処理は可能である。）の低温処理（尚、Ｏ₂ガスを用いた酸化処理の温度は約８００℃である。）で行う点にある。

この様な温度制御によって、ラジカル酸化する以前に半導体基板１内にイオン注入された元素のプロファイルを変化させない様にすることが出来る点が、本願発明者の実験によって確認されている。

（実施の形態４）
本実施の形態の特徴点は、実施の形態３に於ける低温下（６００℃以下）での活性酸化種を用いた酸化処理を、上記の活性酸化種を作る源となる酸化性ガスと、水素（Ｈ₂）ガスとの混合ガスを導入することによって行う点にある。

実施の形態３に於いて、低温下（６００℃以下）での活性酸化種を用いた酸化処理を行うときには、温度が低くなるにつれて、酸化レートの曲線は、図２に示す様に実線から破線で示した曲線へと変化するため、図１（ｃ）の膜厚Ｔを有する酸化膜７を形成するのに必要な酸化時間ｔ（図２）は益々長くなってしまう。

そこで、本願発明者は、活性酸化種を作る源となるＯ₂ガスに加えて、水素ガス（Ｈ₂ガス）を容器内に導入した上で活性酸化種を用いた酸化処理を行ってみたところ、実験によって、図１（ｃ）の膜厚Ｔを有する酸化膜７を形成するのに必要な酸化時間ｔ（図２）が短くなり、酸化レートが向上することを見出した。

よって、低温下（６００℃以下）での活性酸化種を用いた酸化処理を行うときには、酸化レートが低下するのを防止して向上させると言う観点から、Ｏ₂ガスとＨ₂ガスとを用いることが好ましいと言える。

（実施の形態５）
本実施の形態の特徴点は、実施の形態３に於ける低温下（６００℃以下）での活性酸化種を用いた酸化処理を、上記の活性酸化種を作る源となる酸化性ガスと、窒素（Ｎ₂）ガスとの混合ガス下に於いて行う点にある。

窒素ガスをも導入する利点は、次の通りである。即ち、通常はゲート絶縁膜２にＳｉＯＮが用いられるが、この場合、ゲート絶縁膜２の内で、酸化が進行してその膜厚が中央部よりも厚くなる、ゲート電極５の側壁部の下部５ＳＥの直下に位置する部分２ＧＥでは、酸素原子の侵入によってＮ原子が排除されてしまい、半導体基板１との界面側の同部２ＧＥ内に未結合手が偏在して界面付近に於ける界面準位が増大する。そこで、酸化性ガスと共に窒素ガスをも容器内に導入することによって、ゲート絶縁膜２Ｇの部分２ＧＥの半導体基板１との界面側部分に偏在する未結合手を窒素原子で以って終端する。この終端によって、ゲート絶縁膜２Ｇの部分２ＧＥの半導体基板１との界面側部分に偏在する界面準位を格段に減少させて、ゲート絶縁膜２Ｇの長期耐圧特性を改善することでゲート絶縁膜２Ｇの信頼性を向上させることが出来る。

（実施の形態６）
本実施の形態の特徴点は、実施の形態３に於ける低温下（６００℃以下）での活性酸化種を用いた酸化処理を、上記の活性酸化種を作る源となる酸化性ガスと、水素（Ｈ₂）ガスと、窒素（Ｎ₂）ガスとの混合ガス下に於いて行う点にある。

これにより、実施の形態４で既述した通り酸化レートを向上させつつ、実施の形態５で既述した通り、ゲート絶縁膜２Ｇの長期耐圧特性を改善することでゲート絶縁膜２Ｇの信頼性を向上させることが出来る。

（付記）
尚、酸化を行う方法としては、例えば、熱酸化（熱エネルギーによる酸化）や、プラズマ酸化（プラズマで励起された活性酸化種による酸化）や、ＵＶ酸化（ＵＶ光により励起された活性酸化種による酸化）等がある。

以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。

本発明は、ＭＩＳ構造を有する半導体装置の製造方法に適用して好適である。

本発明の実施の形態１に係る半導体装置の製造方法の各工程を示す縦断面図である。酸化レートを示す図である。従来技術に係る半導体装置の製造方法の各工程を示す縦断面図である。

符号の説明

１半導体基板、２ゲート絶縁膜、３ゲート電極層、４レジストパターン、５異方性ドライエッチング後のゲート電極、６酸化処理後のゲート電極、７，８酸化膜、９オフセットスペーサ絶縁膜。

Claims

ゲート絶縁膜及びゲート電極層が当該順序で積層された半導体基板に於いて、前記ゲート電極層上にレジストパターンを形成し、前記レジストパターンをマスクとして異方性ドライエッチングによりゲート電極を形成した上で、前記レジストパターンを除去する工程と、
少なくとも酸化性ガスを用いた酸化処理を前記半導体基板に対して行うことにより、前記ゲート電極を全体的に取り囲む酸化膜を形成する工程と、
前記酸化膜に対して異方性ドライエッチングを行うことにより、前記酸化処理後のゲート電極の側壁部上にオフセットスペーサ絶縁膜を形成する工程とを備えることを特徴とする、
半導体装置の製造方法。
請求項１記載の半導体装置の製造方法であって、
前記酸化性ガスより活性酸化種のガスを生成した上で、前記活性酸化種による酸化によって前記酸化処理を行うことにより前記酸化膜を形成することを特徴とする、
半導体装置の製造方法。
請求項２記載の半導体装置の製造方法であって、
前記酸化処理を６００℃以下の温度で行うことを特徴とする、
半導体装置の製造方法。
請求項３記載の半導体装置の製造方法であって、
前記活性酸化種を作る源となる前記酸化性ガスと、水素ガスとを用いて前記酸化処理を行うことを特徴とする、
半導体装置の製造方法。
請求項３記載の半導体装置の製造方法であって、
前記活性酸化種を作る源となる前記酸化性ガスと、窒素ガスとを用いて前記酸化処理を行うことを特徴とする、
半導体装置の製造方法。
請求項３記載の半導体装置の製造方法であって、
前記活性酸化種を作る源となる前記酸化性ガスと、水素ガスと、窒素ガスとを用いて、前記酸化処理を行うことを特徴とする、
半導体装置の製造方法。