KR100783642B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100783642B1
KR100783642B1 KR1020060071772A KR20060071772A KR100783642B1 KR 100783642 B1 KR100783642 B1 KR 100783642B1 KR 1020060071772 A KR1020060071772 A KR 1020060071772A KR 20060071772 A KR20060071772 A KR 20060071772A KR 100783642 B1 KR100783642 B1 KR 100783642B1
Authority
KR
South Korea
Prior art keywords
gate
ion implantation
solution
temperature
film
Prior art date
Application number
KR1020060071772A
Other languages
English (en)
Inventor
이영방
채광기
김준호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060071772A priority Critical patent/KR100783642B1/ko
Application granted granted Critical
Publication of KR100783642B1 publication Critical patent/KR100783642B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 이온주입에 의해 변성된 감광막의 잔류물 제거를 게이트 재산화막의 어택없이 용이하게 수행할 수 있는 반도체 소자의 제조방법을 개시한다. 개시된 본 발명의 방법은, 셀지역 및 주변지역 각각에 게이트 재산화막을 갖는 게이트가 형성된 반도체기판 상에 상기 셀지역을 덮는 감광막을 형성하는 단계와, 상기 주변지역에 형성된 게이트를 포함한 반도체기판 전면에 이온주입이 이루어지도록 상기 감광막을 이온주입 마스크로 이용해서 이온주입을 수행하는 단계와, 상기 이온주입된 감광막을 제거하는 단계 및 상기 감광막을 제거하는 단계에서 제거되지 않은 상기 이온주입에 의해 변성된 감광막 잔류물 및 유기물을 상기 게이트 재산화막이 소실되지 않도록 50∼100℃ 온도의 SC-1 용액을 사용하여 제거하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 제조방법{Method of manfacturing semiconductor device}
도 1은 종래의 문제점 나타낸 도면.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
도 3은 본 발명의 실시예에 따른 감광막의 잔류물을 제거하기 위한 세정 공정을 나타낸 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
21: 반도체기판 22: 게이트
23: 게이트 재산화막
본 발명은 반도체소자의 제조방법에 관한 것으로, 보다 상세하게는, 이온주입에 의해 변성된 감광막의 잔류물을 제거하는 방법에 관한 것이다.
최근 개발되고 있는 모스펫(MOSFET) 소자의 디자인 룰이 급격히 감소함에 따라 그에 대응하여 모스펫 소자의 채널 길이(length)와 폭(width)이 감소하고 있고, 셀 사이즈의 감소로 인해 게이트 선폭 감소가 수반되고 있다. 이에 따라, 미세 선 폭에서의 저저항 구현이 가능한 게이트 형성에 대한 다양한 기술들이 연구 및 개발되고 있다.
여기서, 현재 수행되고 있는 모스펫 소자의 제조방법을 간략하게 설명하면 다음과 같다.
셀지역 및 주변지역으로 구획된 반도체기판 상에 게이트절연막, 게이트도전막 및 하드마스크막을 차례로 증착한 후, 포토 공정 및 식각 공정을 통해 이들을 식각하여 상기 기판 상에 게이트를 형성한다. 그런다음, 상기 기판 결과물 상에 산화 분위기로 열처리를 진행하여 게이트 양측벽에 게이트 재산화막을 형성하는 게이트 재산화 공정을 수행한다.
다음으로, 상기 게이트 재산화막이 형성된 상기 게이트 양측 벽에 스페이서를 형성한 후, 상기 스페이서를 포함한 게이트 양측의 기판 표면 내에 고농도 이온주입을 수행해서 소오스/드레인 영역을 형성하여 모스펫 소자를 제조한다.
한편, 상기 모스펫 소자 제조 공정시, 상기 게이트 재산화막을 형성한 후, 주변지역에 대한 이온주입을 대략 10번 내외로 진행하고 있으며, 상기 이온주입에 사용된 감광막의 잔류물을 제거하는 세정 공정을 대략 5∼6번 진행하고 있다.
그러나, 상기 이온주입시에 이온주입 마스크로 사용된 감광막 부분도 이온주입이 되면서, 상기 잔류된 감광막을 제거하는 세정 공정시, 도 1에 나타낸 바와 같이, 게이트 재산화막이 소실하는 문제가 발생하고 있다.
그 이유는, 상기 주변지역에 대한 이온주입시, 주변지역에 형성된 게이트 재산화막 부분도 이온주입이 진행되어 있기 때문에, 상기 감광막의 잔류물을 제거하 는 세정 공정시, 상기 게이트 재산화막은 높은 세정 속도를 갖게 됨으로서, 게이트 재산화막 부분이 모두 소실하게 된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 이온주입에 의해 변성된 감광막의 잔류을 제거하는 세정 공정시 게이트 재산화막이 소실되는 것을 방지할 수 있는 반도체소자의 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 셀지역 및 주변지역 각각에 게이트 재산화막을 갖는 게이트가 형성된 반도체기판 상에 상기 셀지역을 덮는 감광막을 형성하는 단계; 상기 주변지역에 형성된 게이트를 포함한 반도체기판 전면에 이온주입이 이루어지도록 상기 감광막을 이온주입 마스크로 이용해서 이온주입을 수행하는 단계; 상기 이온주입된 감광막을 제거하는 단계; 및 상기 감광막을 제거하는 단계에서 제거되지 않은 상기 이온주입에 의해 변성된 감광막 잔류물 및 유기물을 상기 게이트 재산화막이 소실되지 않도록 50∼100℃ 온도의 SC-1 용액을 사용하여 제거하는 단계;를 포함하는 반도체 소자의 제조방법을 제공한다.
여기서, 상기 이온주입에 의해 변성된 감광막 잔류물 및 유기물을 50∼100℃ 온도의 SC-1 용액을 사용하여 제거하는 단계 전, 상기 이온주입에 의해 변성된 감광막 잔류물을 황산과 과산화수소의 혼합비가 50:1인 캐미컬을 사용하여 제거하는 단계;를 더 포함하는 것을 특징으로 한다.
상기 이온주입에 의해 변성된 감광막 잔류물 및 유기물을 50∼100℃ 온도의 SC-1 용액을 사용하여 제거하는 단계는, 수산화암모늄과 과산화수소 및 물의 혼합비가 1:4:20인 캐미컬을 사용하여 수행하는 것을 특징으로 한다.
상기 변성된 감광막 잔류물 및 유기물을 제거하는 단계는, 50∼55℃ 온도의 SC-1 용액을 사용해서 9∼11분 동안 수행하는 것을 특징으로 한다.
상기 변성된 감광막 잔류물 및 유기물을 제거하는 단계는, 75∼85℃ 온도의 SC-1 용액을 사용해서 7∼8분 동안 수행하는 것을 특징으로 한다.
상기 변성된 감광막 잔류물 및 유기물을 제거하는 단계는, 90∼100℃ 온도의 SC-1 용액을 사용해서 4∼6분 동안 수행하는 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리를 설명하면, 본 발명은 게이트 양측벽에 게이트 재산화막을 형성하고 나서, 후속 공정으로 주변지역에 대한 이온주입시에 이온주입 마스크로 사용된 감광막을 제거하는 세정 공정을 2차로 진행하는데, 먼저, 1차 진행은, 황산과 과산화수소의 혼합비가 50:1인 캐미컬을 사용하여 감광막의 잔류물을 제거한다. 그리고 나서, 수산화암모늄과 과산화수소 및 물의 혼합비가 1:4:20인 캐미컬을 사용하여 상기 1단계 세정 공정시 제거되지 않은 감광막의 잔류물 및 유기물을 제거하는 2차 세정 공정을 진행한다.
여기서, 상기 2차 세정 공정은, 50∼100℃ 온도의 SC-1 용액으로 필요한 반응시간을 조절하면서 수행한다. 바람직하게는, 50∼55℃ 온도의 SC-1 용액으로는, 9∼11분 동안 수행하거나, 또는, 75∼85℃ 온도의 SC-1 용액으로는, 7∼9분 동안 수행하거나, 또는, 90∼100℃ 온도의 SC-1 용액으로는, 4∼5분 동안 수행하도록 한다.
이렇게 하면, 주변지역에 이온주입시 사용하는 이온주입 마스크인 상기 감광막의 잔류물 및 유기물을 제거하는 세정 공정시, 상기 게이트 양측벽에 형성된 게이트 재산화막이 소실되는 것을 방지할 수 있다.
자세하게는, 도 2a 내지 도 2d를 참조하여 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기로 한다.
도 2a을 참조하면, 셀지역 및 주변지역으로 구획된 반도체기판(21) 상에 게이트 물질들을 차례로 증착한 후, 포토 공정 및 식각 공정을 통해 상기 게이트 물질들을 식각하여 상기 각 지역에 게이트(22)를 형성한다. 그런다음, 상기 게이트 형성을 위한 식각 공정으로 인하여 기판에 발생된 식각 데미지를 회복시키기 위해서, 산화 분위기로 열처리를 진행하는 게이트 재산화(Gate Re-Oxidation) 공정을 수행하여 상기 게이트(22) 양측을 포함한 기판 표면 상에 35∼40Å의 두께로 게이트 재산화막(23)을 형성한다.
도 2b를 참조하면, 상기 셀지역에 형성된 게이트(22)를 덮도록 상기 기판의 셀지역 부분에 감광막(PR)을 형성한다. 그런다음, 상기 상기 주변지역에 형성된 게이트를 포함한 기판 전면에 이온주입이 이루어지도록 상기 감광막(PR)을 이온주입 마스크로 이용해서 기판 결과물에 대해 이온주입을 수행한다.
여기서, 상기 이온주입은 상기 게이트 재산화막을 형성하고 나서, 모스펫 소 자를 형성하기까지 주변지역에 수행되는 모든 이온주입이 될 수 있다.
도 2c를 참조하면, 상기 이온 주입된 감광막을 공지된 스트립 공정으로 제거한다.
그런다음, 상기 감광막 제거시 제거되지 않은 잔류된 감광막을 제거하기 위하여, 상기 기판 결과물에 대해 SPM(Sulfyric Proxide Mix) 용액, 즉, 황산(H2SO4)과 과산화수소(H2O2)의 혼합비가 50:1인 캐미컬을 사용하여 1차 세정 공정을 진행한다.
도 2d를 참조하면, 상기 1차 세정 공정 후에도 잔류된 감광막 및 유기물들을 완전히 제거하기 위하여 50∼100℃ 온도의 SC-1 용액, 즉, 수산화암모늄(NH4OH)과 과산화수소(H2O2) 및 물(H2O)의 혼합비가 1:4:20인 캐미컬을 사용하여 2차 세정 공정을 진행한다.
이때, 상기 2차 세정 공정은 50∼100℃ 온도의 SC-1 용액을 사용하여 필요한 반응시간을 조절하면서 수행하되, 바람직하게는, 50∼55℃ 온도의 SC-1 용액으로는, 9∼11분 동안 수행하거나, 또는, 75∼85℃ 온도의 SC-1 용액으로는 7∼9분 동안 수행하거나, 또는, 90∼100℃ 온도의 SC-1 용액으로는 4∼6분 동안 수행하도록 한다.
여기서, 상기 2차 세정 공정시 감광막의 잔류물 및 유기물이 제거되는 원리를 간략하게 설명하자면, 도 3에 나타낸 바와 같이, 먼저, 과산화수소(H2O2)가 잔류 물의 카본(Carbon)과 반응하면서 Co 또는 Co2 가스를 생성하게 되면서, 이렇게 생성된 Co 또는 Co2 가스는 상기 반도체기판의 실리콘(Si)과 반응되어 반도체기판 상에 캐미컬 산화막(SiO2)을 형성하게 된다.
이와 같이, 상기 반도체기판 상에 캐미컬 산화막(SiO2)이 형성하게 되면, 높은 온도를 갖는 SC-1 용액의 수산화암모늄(NH4OH)과 물(H2O)이 상기 캐미컬 산화막(SiO2)을 기판으로부터 리프트-업(lift-up) 시키게 되면서 상기 캐미컬 산화막(SiO2)의 표면에 잔류된 감광막의 잔류물 및 유기물도 캐미컬 산화막과 동시에 제거된다.
그 이유는, 상기 SC-1 용액이 높은 온도를 갖음으로서, 상기 케미컬 산화막을 식각하는 상기 수산화암모늄의 반응속도가 빨라지게 되어 감광막의 잔류물 및 유기물의 제거 효과가 강화된다.
전술한 바와 같이, 본 발명은 높은 온도를 갖는 SC-1 용액을 사용하여 이온주입에 의해 변성된 감광막의 잔류물 및 유기물을 제거하는 세정 공정시, 상기 게이트 재산화막에 어택을 주지 않으면서, 기판에 잔류된 감광막의 잔류물 및 유기물의 제거를 용이하게 수행할 수 있다.
또한, 본 발명은 기존의 세정 공정에 비해 온도만을 조절하여 수행함으로서, 기존 공정에 비해 추가적인 비용이 들지 않게 되어 비용 절감 효과를 기대할 수 있다.
이후, 도시하지는 않았으나, 공지된 일련의 후속 공정을 진행하여 본 발명의 실시예에 따른 반도체 소자를 제조한다.
이상, 여기에서는 본 발명의 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 이온주입에 의해 변성된 감광막의 잔류물 및 유기물을 제거하는 세정 공정을 50∼100℃의 높은 온도에서 소망하는 높은 온도를 갖는 SC-1 용액을 온도에 따라 시간을 조절하여 수행함으로서, 상기 세정 공정시 게이트 재산화막에 어택을 주지 않으면서 감광막의 잔류물 및 유기물을 용이하게 제거할 수 있다.
따라서, 본 발명은 상기 게이트 재산화막의 소실을 방지함에 따라, 반도체 소자의 수율 향상을 기대할 수 있다.
또한, 본 발명은 상기 세정 공정을 시간과 온도만을 조절하여 수행함으로서, 비용 추가가 없으므로, 비용 절감의 효과 또한 기대할 수 있다.

Claims (6)

  1. 셀지역 및 주변지역 각각에 게이트 재산화막을 갖는 게이트가 형성된 반도체기판 상에 상기 셀지역을 덮는 감광막을 형성하는 단계;
    상기 주변지역에 형성된 게이트를 포함한 반도체 기판 전면에 이온주입이 이루어지도록 상기 감광막을 이온주입 마스크로 이용해서 이온주입을 수행하는 단계;
    상기 이온주입된 감광막을 제거하는 단계; 및
    상기 감광막을 제거하는 단계에서 제거되지 않은 상기 이온주입에 의해 변성된 감광막 잔류물 및 유기물을 상기 게이트 재산화막이 소실되지 않도록 50∼100℃ 온도의 SC-1 용액을 사용하여 제거하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 이온주입에 의해 변성된 감광막 잔류물 및 유기물을 50∼100℃ 온도의 SC-1 용액을 사용하여 제거하는 단계 전, 상기 이온주입에 의해 변성된 감광막 잔류물을 황산과 과산화수소의 혼합비가 50:1인 캐미컬을 사용하여 제거하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 이온주입에 의해 변성된 감광막 잔류물 및 유기물을 50∼100℃ 온도의 SC-1 용액을 사용하여 제거하는 단계는, 수산화암모늄과 과산화수소 및 물의 혼합비가 1:4:20인 캐미컬을 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 변성된 감광막 잔류물 및 유기물을 제거하는 단계는, 50∼55℃ 온도의 SC-1 용액을 사용해서 9∼11분 동안 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 변성된 감광막 잔류물 및 유기물을 제거하는 단계는, 75∼85℃ 온도의 SC-1 용액을 사용해서 7∼8분 동안 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제 1 항에 있어서,
    상기 변성된 감광막 잔류물 및 유기물을 제거하는 단계는, 90∼100℃ 온도의 SC-1 용액을 사용해서 4∼6분 동안 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020060071772A 2006-07-28 2006-07-28 반도체 소자의 제조방법 KR100783642B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060071772A KR100783642B1 (ko) 2006-07-28 2006-07-28 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060071772A KR100783642B1 (ko) 2006-07-28 2006-07-28 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR100783642B1 true KR100783642B1 (ko) 2007-12-10

Family

ID=39140199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060071772A KR100783642B1 (ko) 2006-07-28 2006-07-28 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100783642B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050059778A (ko) * 2003-12-15 2005-06-21 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR20050062874A (ko) * 2003-12-19 2005-06-28 주식회사 하이닉스반도체 새로운 세정공정을 이용한 콘택저항 감소방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050059778A (ko) * 2003-12-15 2005-06-21 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR20050062874A (ko) * 2003-12-19 2005-06-28 주식회사 하이닉스반도체 새로운 세정공정을 이용한 콘택저항 감소방법

Similar Documents

Publication Publication Date Title
US6559017B1 (en) Method of using amorphous carbon as spacer material in a disposable spacer process
US9048087B2 (en) Methods for wet clean of oxide layers over epitaxial layers
US7910482B2 (en) Method of forming a finFET and structure
CN100568468C (zh) 半导体元件及其制造方法
JP2007096002A (ja) 半導体装置の製造方法および半導体装置
US8884374B2 (en) CMOS device and fabrication method
JP4229762B2 (ja) 半導体装置の製造方法
JP2008060383A (ja) 半導体装置の製造方法
KR100762907B1 (ko) 반도체 소자의 게이트 형성방법
KR100783642B1 (ko) 반도체 소자의 제조방법
KR20090125422A (ko) 반도체 소자의 제조 방법
US20130099330A1 (en) Controllable Undercut Etching of Tin Metal Gate Using DSP+
KR100801744B1 (ko) 반도체소자의 금속게이트 형성방법
JP2007305892A (ja) 金属膜のエッチング方法及び半導体装置の製造方法
KR20070018223A (ko) 반도체 소자의 제조방법
CN108074803B (zh) 半导体结构及其形成方法
CN110034187B (zh) 半导体结构及其形成方法
KR100933809B1 (ko) 듀얼 게이트 산화막 형성 방법
KR100733633B1 (ko) 트랜지스터 게이트 구조물 제조 방법
JP2005101449A (ja) 半導体装置及びその製造方法
KR20100070557A (ko) 반도체 소자의 제조 방법
KR20080062010A (ko) 반도체 소자의 제조방법
KR100800944B1 (ko) 플래시 메모리의 게이트 전극 제조방법
KR20050122652A (ko) 씨모스 반도체 소자의 트랜지스터 형성방법
JP2001176839A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee