KR100933809B1 - 듀얼 게이트 산화막 형성 방법 - Google Patents
듀얼 게이트 산화막 형성 방법 Download PDFInfo
- Publication number
- KR100933809B1 KR100933809B1 KR1020080023635A KR20080023635A KR100933809B1 KR 100933809 B1 KR100933809 B1 KR 100933809B1 KR 1020080023635 A KR1020080023635 A KR 1020080023635A KR 20080023635 A KR20080023635 A KR 20080023635A KR 100933809 B1 KR100933809 B1 KR 100933809B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate oxide
- oxide film
- forming
- oxide layer
- etching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 230000009977 dual effect Effects 0.000 title claims abstract description 27
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 4
- 238000005530 etching Methods 0.000 claims abstract description 36
- 239000012535 impurity Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000010408 film Substances 0.000 claims description 91
- 238000005468 ion implantation Methods 0.000 claims description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 claims description 2
- 239000005368 silicate glass Substances 0.000 claims description 2
- 239000010409 thin film Substances 0.000 claims description 2
- 239000000126 substance Substances 0.000 abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 19
- 239000007789 gas Substances 0.000 description 12
- 238000004140 cleaning Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 3
- 230000034655 secondary growth Effects 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000012010 growth Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011066 ex-situ storage Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- -1 sulfuric acid peroxide Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 케미컬 산화막의 생성을 방지하는 듀얼 게이트 산화막 형성 방법을 제공하기 위한 것으로, 이를 위해 기판 상에 불순물의 도핑 농도차가 존재하는 게이트 산화막을 형성하는 단계 및 상기 게이트 산화막을 식각하여 듀얼 게이트 산화막을 형성하되, 상기 불순물의 도핑 농도에 따라 차별되는 상기 게이트 산화막의 식각율을 이용하는 것을 특징으로 하며, 이를 통해 듀얼 게이트 산화막의 품질을 향상시킬 수 있다.
게이트 산화막, 품질, 도핑, 불순물, 식각
Description
본 발명은 반도체 소자의 제조 기술에 관한 것으로, 특히 듀얼 게이트 산화막의 형성 방법에 관한 것이다.
반도체 소자의 디자인룰(design rule) 감소에 따라, 누설전류의 감소 및 동작속도의 향상을 위해 듀얼 게이트 산화막(dual gate oxide)을 적용하고 있다.
도 1은 종래기술에 따른 듀얼 게이트 산화막의 제조 방법을 나타낸 공정단면도이다.
도 1에 도시된 바와 같이, 기판(11) 상에 1차 성장공정으로 게이트 산화막(12, SiO2)을 형성한 후, 얇은 두께의 게이트 산화막을 형성하고자 일부의 게이트 산화막(12)을 덮는 포토레지스트 패턴(13)을 형성한다. 이어서, 딥아웃(dip out)으로 노출된 게이트 산화막을 제거한다. 이후, 습식 스트립(wet strip)으로 포토레지스트 패턴(13)을 제거하고, 후세정(post clean)을 진행한다. 이어서, 2차 성장공정을 진행하여 서로 다른 두께의 듀얼 게이트 산화막(12A, 14)을 형성한다.
위와 같은 듀얼 게이트 산화막의 제조 방법은 총 3번의 습식공정이 진행된다. 즉, 딥아웃을 통한 게이트 산화막의 제거, 포토레지스트 패턴(13)의 습식 스트립 및 후세정을 진행한다. 여기서, 포토레지스트 패턴(13)의 습식 스트립은 양산라인의 세정장비들이 습식 스트립을 적용하지 않고 있고, 딥아웃과 동시에 습식 스트립을 진행하기 위해서는 추가 세정장비의 투자가 필요한 실정으로 인해, 건식 스트립으로 포토레지스트 패턴(13)을 제거하는 방향으로 변화하고 있다.
그러나, 포토레지스트 패턴(13)을 습식이 아닌 건식 스트립으로 제거할 경우, O2 플라즈마(plasma)의 산소와 게이트 산화막(12)의 실리콘(Si)이 반응(chemical reaction)하여 케미컬 산화막을 성장시킨다. 그리고, 기판(11)이 노출된 상태이기 때문에 O2 플라즈마에 의해 기판(11)이 산화된다. 또한, 후세정은 암모니아(NH3)와 과수(H2O2) 및 탈이온수의 혼합용액을 사용하는데, 후세정에서도 금속이온 - 이온주입 후 챔버내 잔류하던 금속이온 등 - 을 포함하는 케미컬 산화막(chemical oxide)을 성장시킨다.
도 2는 도 1과 같은 듀얼 게이트 산화막의 제조에서, 얇은 두께의 게이트 산화막이 형성될 예정 영역의 게이트 산화막 두께 변화를 나타낸 그래프이다.
도 2를 참조하면, 1차 성장공정(A) 후, 포토레지스트 패턴을 식각장벽으로 게이트 산화막이 제거(B)되어 0Å에 가까운 두께를 갖는 것을 확인할 수 있다. 이후, 포토레지스트 패턴의 스트립(C)에서 산화막의 두께가 증가한 것도 확인할 수 있다. 이는 상술한 바와 같이, 포토레지스트 패턴(13)의 스트립(C)에서 케미컬 산 화막이 성장되고, 기판이 산화된 것을 의미한다. 특히, 포토레지스트 패턴의 습식 스트립(Y) 보다 건식 스트립(X)에서 산화막이 두께가 더욱 증가한 것을 확인할 수 있다. 여기서, (D)는 2차 성장공정 전의 게이트 산화막 두께를 의미하고, (E)는 2차 성장공정 후의 게이트 산화막 두께를 의미한다.
상술한 바와 같이 형성된 케미컬 산화막은 게이트 산화막(12A, 14)에 비해 조밀도(density), 순도 및 품질(quality)이 떨어지기 때문에 반드시 제거해야 하지만, 케미컬 산화막 제거시 게이트 산화막(12)도 함께 제거되기 때문에 웨이퍼(wafer) 전면에서 게이트 산화막(12)두께가 불균일해지는 문제점이 발생된다.
또한, 케미컬 산화막을 안정적으로 제거하였다 해도 포토레지스트 패턴(13)의 건식 스트립공정에서 발생된 기판(11)의 산화는 방지할 수 없다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 케미컬 산화막의 생성을 방지하는 듀얼 게이트 산화막 형성 방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 듀얼 게이트 산화막 형성 방법은 기판 상에 불순물의 도핑 농도차가 존재하는 게이트 산화막을 형성하는 단계 및 상기 게이트 산화막을 식각하여 듀얼 게이트 산화막을 형성하되, 상기 불순물의 도핑 농도에 따라 차별되는 상기 게이트 산화막의 식각율을 이용하는 것을 특징으로 한다.
상술한 바와 같은 과제 해결 수단을 바탕으로 하는 본 발명은 케미컬 산화막이 생성되지 않음으로써, 듀얼 게이트 산화막의 품질을 향상시킬 수 있다.
따라서, 본 발명의 듀얼 게이트 산화막을 적용하는 반도체 소자의 신뢰성 및 안정성을 향상시킬 수 있으며, 나아가 수율을 증가시킬 수 있는 장점을 갖는다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위해 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
후술하는 실시예에서는 게이트 산화막의 식각단계에서 포토레지스트 패턴을 사용하지 않기 위해, 게이트 산화막에 불순물을 도핑시킨 후, 건식식각한다. 게이트 산화막에 선택적으로 불순물을 도핑한 후에 건식식각할 경우, 불순물이 도핑된 영역은 그렇지 않은 영역보다 식각속도가 느리다. 따라서, 게이트 산화막의 식각단계에서 포토레지스트 패턴을 사용하지 않아도, 서로 다른 두께의 듀얼 게이트 산화막을 형성할 수 있다.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 듀얼 게이트 산화막의 제조 방법을 나타낸 공정단면도이다.
도 3a에 도시된 바와 같이, 두꺼운 게이트 산화막(thick gate oxide)이 형성될 제1영역과, 얇은 게이트 산화막(thin gate oxide)이 형성될 제2영역이 구분된 기판(21)에 게이트 산화막(22, SiO2)을 형성한다.
게이트 산화막(22)은 열산화 공정을 진행하여 형성하며, 예정된 두꺼운 게이트 산화막의 두께보다 두껍게 형성한다. 이는 후속 마스크 없이 진행하는 식각 공정에서 제1영역, 즉 두꺼운 게이트 산화막도 일부가 식각되기 때문에 보다 두껍게 형성하는 것이다.
이어서, 제2영역의 게이트 산화막(22) 상에 이온주입 마스크로 포토레지스트 패턴(23)을 형성한다. 그리고, 제1영역의 게이트 산화막(22)에 불순물을 도핑한다. 여기서, 불순물은 BF2, 인(P), 붕소(B) 및 비소(As)로 이루어진 그룹 중에서 선택된 어느 하나일 수 있다.
각 불순물별 유량(dose)과 이온주입 에너지(implantation energy)에 대해 설명하면 다음과 같다. 먼저, 불순물이 BF2일 경우는 11×1011~5×1013의 유량과 10~50keV의 이온주입 에너지로 진행하고, 인(P)일 경우는 1×1012~5×1013의 유량과100~500keV의 이온주입 에너지로 진행한다. 또한, 불순물이 붕소(B)일 경우는 1×1011~5×1013의 유량과 10~500keV의 이온주입 에너지로 진행하고, 비소(As)일 경우는1×1011~5×1013의 유량과 100~500keV의 이온주입 에너지로 진행한다.
다른 실시예로, 제2영역에는 열산화 공정을 진행하여 SiO2의 게이트 산화막을 형성하고, 제1영역에는 불순물이 도핑된 산화막을 형성할 수도 있다. 이때, 불순물이 도핑된 산화막의 예를 들면, PTEOS(Phosphorus Tetra Ethyl Ortho Silicate)막, BPSG(Boron Phosphorus Silicate Glass)막 및 PSG막으로 이루어진 그룹 중에서 선택된 어느 하나의 박막일 수 있다.
이 경우도, 제2영역에는 실리콘산화막이 형성되고, 제1영역에는 불순물이 도핑된 산화막이 형성되기 때문에, 상술한 공정과 동일한 효과를 도출해 낼 수 있다.
도 3b에 도시된 바와 같이, 이온주입 마스크로 사용한 포토레지스트 패턴(23)을 제거한다.
포토레지스트 패턴(23)의 제거는 크게 스트립(strip)과 세정으로 구분되며, 먼저 스트립은 건식(dry)으로 진행한다. 더욱 자세하게는 산소(O2)분위기에서 1000~2000W의 소스 파워(source power)를 인가해 플라즈마화 하며, 플라즈마에 방향성을 인가하기 위한 바이어스 파워(bias power)를 인가하지 않은 상태로 진행한다. 또한, 스트립은 100~150℃의 공정온도에서 진행한다.
다음으로, 세정은 상술한 불순물 도핑에서 포토레지스트 패턴(23)이 경화될 수 있으며, 이는 스트립 후 잔류물로 남을 수 있다. 이 잔류물을 제거하기 위해 세정을 진행하는데, 특히 세정은 황산(H2SO4)과 과산화수소(H2O2) 및 탈이온수의 혼합용액으로 이루어진 과산화황산혼합액(SPM; Sulfuric acid Peroxide Mixture)을 사용한다. 이때 100~200℃의 고온에서 진행하며, 황산과 과산화수소의 비율은 5~20(H2SO4):1(H2O2)을 갖는다. 또한, 장비로는 챔버(chamner)내에 스프레이(spray)를 구비한 케미컬(chemical) 분사시스템을 이용한다.
도 3c에 도시된 바와 같이, 게이트 산화막(22A)을 식각하여 제1영역과 제2영역에서 서로 다른 두께를 갖는 듀얼 게이트 산화막(22B)을 형성한다.
게이트 산화막(22A)의 식각은 건식으로 진행하며, HF 및 Ar이 혼합된 제1식각가스를 이용한다. 또는 NH3, HF 및 Ar이 혼합된 제2식각가스를 이용한다.
도 4는 불순물이 되핑되지 않은 제2영역의 게이트 산화막(22A)과, 게이트 산화막(22A)을 식각하기 위한 가스간의 반응 관계를 나타낸 도면이다.
도 4의 (a)를 참조하면, SiO2인 게이트 산화막(22A)과 상술한 식각가스가 반응하여 (NH4)2SiF6가 생성됨을 확인할 수 있다.
여기서, 식①은 게이트 산화막(22A)과 제1식각가스가 반응했을 경우를 나타낸 것이고, 식②는 게이트 산화막(22A)과 제2식각가스가 반응했을 경우를 나타낸 것이다. 그리고, 식③은 식②와 같은 반응 후, 기판(21)에 잔류하는 식각부산물을 나타낸 것이다.
여기서, 도 4의 (b)를 참조하면, NH3가스가 촉매로 작용하여 보다 효율적으로 게이트 산화막(22A)을 식각하고 있음을 확인할 수 있다. 따라서, 보다 효율적인 식각을 진행하고자 한다면 제2식각가스를 이용하는 것이 바람직하다.
이상, 제2영역의 게이트 산화막(22A) 식각 반응을 설명하였다.
그런데, 불순물이 도핑된 제1영역에서는 상술한 불순물이 상기 식각가스의 확산을 방해하며, 이에 따라 제2영역보다 식각율이 낮다. 즉, 식각되어 제거되는 게이트 산화막(22A)의 양이 제2영역보다 적다. 따라서, 제1영역과 제2영역은 단차가 발생하며, 제1영역에는 두꺼운 게이트 산화막(22B)이 형성되고, 제2영역에는 얇은 게이트 산화막(22C)이 형성된다. 그리고, 두께가 서로 다른 게이트 산화막(22B, 22C)은 상술한 식각가스 유량의 조절에 따라 선택비가 조절된다. 여기서, 식각가스 유량의 예를 들면, NH3는 10~80sccm, HF는 20~60sccm 및 Ar은 60~100sccm일 수 있다.
이렇게 식각이 진행된 이후에는 100~200℃의 스테이지(stage) 온도에서 후열 처리(post heating treatment)를 진행한다. 후열처리는 식각부산물을 제거하기 위해 진행되는 공정으로, 게이트 산화막(22)의 식각이 진행된 챔버(in-situ) 또는 다른 챔버(ex-situ) 내에서 진행한다.
전술한 바와 같은 본 발명의 실시예는 불순물의 차별된 도핑농도에 따른 산화막의 식각속도차를 이용하여 듀얼 게이트 산화막(22B)을 형성한다. 즉, 산화막에 도핑되는 불순물이 고농도일수록 식각속도가 느린, 즉 식각율이 낮은 특성을 이용한다.
이렇게 불순물의 차별된 도핑농도에 따른 산화막의 식각속도차를 이용할 경우, 딥아웃을 통한 게이트 산화막의 제거, 포토레지스트 패턴(도 1의 도면부호 '13'참조)의 습식 스트립 및 후세정공정이 필요치 않아 케미컬 산화막이 생성되지 않는다.
또한, 게이트 산화막(22B) 식각시 포토레지스트 패턴 없이 진행하기 때문에, 포토레지스트 패턴의 건식 스트립으로 인한 기판의 산화는 발생하지 않는다.
따라서, 안정적인 듀얼 게이트 산화막(22B)을 제조할 수 있어서, 반도체 소자의 안정성을 확보할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예를 들어, 도 2a 내지 도 2c에서는 두꺼운 게이트 산화막이 형성될 영역인 제1영역에만 불순물을 도핑하는 것으로 도시되어 있지만, 본 발명이 불순물의 도핑농도차를 이용하는바, 얇은 게이트 산화막이 형성될 영역인 제2영역에도 불순물을 도핑할 수 있되, 제2영역에 도핑되는 불순물은 제1영역의 불순물보다 농도가 낮은 것이 바람직하다.
또한, 제1영역과 제2영역에 불순물을 도핑할 경우, 게이트 산화막의 식각공정의 조건을 불순물의 도핑농도에 따라 적절히 조절하는 것이 바람직할 것이다.
도 1은 종래기술에 따른 듀얼 게이트 산화막의 형성 방법을 나타낸 공정단면도.
도 2는 도 1과 같은 듀얼 게이트 산화막의 제조에서, 얇은 두께의 게이트 산화막이 형성될 영역의 게이트 산화막 두께 변화를 나타낸 그래프.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 듀얼 게이트 산화막의 제조 방법을 나타낸 공정단면도.
도 4는 불순물이 되핑되지 않은 제2영역의 게이트 산화막과, 게이트 산화막을 식각하기 위한 가스간의 반응 관계를 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명 *
21: 기판 22B : 듀얼 게이트 산화막
Claims (8)
- 기판 상에 불순물의 도핑 농도차가 존재하는 게이트 산화막을 형성하는 단계; 및상기 게이트 산화막을 식각하여 듀얼 게이트 산화막을 형성하되, 상기 불순물의 도핑 농도에 따라 차별되는 상기 게이트 산화막의 식각율을 이용하는 듀얼 게이트 산화막 형성 방법.
- 제1항에 있어서,상기 게이트 산화막 식각시, 상기 불순물의 도핑 농도가 높은 영역이, 낮은 영역보다 식각율이 낮은 것을 특징으로 하는 듀얼 게이트 산화막 형성 방법.
- 제1항에 있어서,상기 듀얼 게이트 산화막을 형성하는 단계는, 마스크 없이 건식으로 진행하는 듀얼 게이트 산화막 형성 방법.
- 제1항에 있어서,상기 게이트 산화막을 형성하는 단계는,열산화 공정으로 상기 기판 상에 게이트 산화막을 형성하는 단계;상기 게이트 산화막의 일측을 노출하는 이온주입 마스크패턴을 형성하는 단계;상기 노출된 게이트 산화막에 불순물을 도핑하는 단계; 및상기 이온주입 마스크패턴을 제거하는 단계를 포함하는 듀얼 게이트 산화막 형성 방법.
- 제4항에 있어서,상기 불순물은 BF2, 인(P), 붕소(B) 및 비소(As)로 이루어진 그룹 중에서 선택된 어느 하나인 듀얼 게이트 산화막 형성 방법.
- 제1항에 있어서,상기 게이트 산화막의 식각은 HF 및 Ar이 혼합된 제1식각가스를 사용하거나, NH3, HF 및 Ar이 혼합된 제2식각가스를 사용하는 듀얼 게이트 산화막 형성 방법.
- 제1항에 있어서,상기 게이트 산화막을 형성하는 단계는, 상기 기판의 일측에 SiO2을 형성하고, 타측에 불순물이 도핑된 산화막을 형성하여 제조하는 듀얼 게이트 산화막 형성 방법.
- 제7항에 있어서,상기 불순물이 도핑된 산화막은, PTEOS(Phosphorus Tetra Ethyl Ortho Silicate)막, BPSG(Boron Phosphorus Silicate Glass)막 및 PSG막으로 이루어진 그룹 중에서 선택된 어느 하나의 박막인 듀얼 게이트 산화막 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080023635A KR100933809B1 (ko) | 2008-03-14 | 2008-03-14 | 듀얼 게이트 산화막 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080023635A KR100933809B1 (ko) | 2008-03-14 | 2008-03-14 | 듀얼 게이트 산화막 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090098334A KR20090098334A (ko) | 2009-09-17 |
| KR100933809B1 true KR100933809B1 (ko) | 2009-12-24 |
Family
ID=41357426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080023635A KR100933809B1 (ko) | 2008-03-14 | 2008-03-14 | 듀얼 게이트 산화막 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100933809B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115910832B (zh) * | 2022-12-19 | 2023-12-15 | 扬州国宇电子有限公司 | 一种用于测试离子是否注入的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990006582A (ko) * | 1997-06-03 | 1999-01-25 | 니시무로 다이조 | 반도체 장치의 제조 방법 |
| JP2002124667A (ja) | 2000-10-13 | 2002-04-26 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2002319672A (ja) | 2001-04-23 | 2002-10-31 | Seiko Instruments Inc | 絶縁ゲート型電界効果トランジスタの製造方法 |
| KR100448234B1 (ko) | 2002-01-09 | 2004-09-13 | 주식회사 하이닉스반도체 | 듀얼게이트산화막을 구비한 반도체장치의 제조 방법 |
-
2008
- 2008-03-14 KR KR1020080023635A patent/KR100933809B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990006582A (ko) * | 1997-06-03 | 1999-01-25 | 니시무로 다이조 | 반도체 장치의 제조 방법 |
| JP2002124667A (ja) | 2000-10-13 | 2002-04-26 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2002319672A (ja) | 2001-04-23 | 2002-10-31 | Seiko Instruments Inc | 絶縁ゲート型電界効果トランジスタの製造方法 |
| KR100448234B1 (ko) | 2002-01-09 | 2004-09-13 | 주식회사 하이닉스반도체 | 듀얼게이트산화막을 구비한 반도체장치의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090098334A (ko) | 2009-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9117759B2 (en) | Methods of forming bulb-shaped trenches in silicon | |
| KR102204711B1 (ko) | 산화물 및 질화물 재료들을 선택적으로 에칭하는 기술들 및 이를 사용하여 형성된 제품들 | |
| US8383485B2 (en) | Epitaxial process for forming semiconductor devices | |
| KR100679375B1 (ko) | 마스킹 방법 | |
| US8618000B2 (en) | Selective wet etching of hafnium aluminum oxide films | |
| KR101305904B1 (ko) | 반도체소자 제조방법 | |
| US7456062B1 (en) | Method of forming a semiconductor device | |
| CN100568468C (zh) | 半导体元件及其制造方法 | |
| CN101572230A (zh) | 提高栅极侧壁氧化层厚度一致性的方法及栅极的制造方法 | |
| JP5703590B2 (ja) | 半導体装置の製造方法 | |
| CN106486365B (zh) | 半导体器件的形成方法 | |
| CN102097308A (zh) | 一种侧墙回刻方法 | |
| KR100933809B1 (ko) | 듀얼 게이트 산화막 형성 방법 | |
| CN101359615B (zh) | 半导体器件隔离结构及半导体器件的制作方法 | |
| JP2006093242A (ja) | 半導体装置の製造方法 | |
| KR100844930B1 (ko) | 플라스크 모양의 리세스게이트를 갖는 반도체 소자의 제조방법 | |
| JP2004152919A (ja) | 半導体装置の製造方法 | |
| JP2005136097A (ja) | 半導体装置の製造方法 | |
| KR20100108419A (ko) | 박막 및 그 박막을 이용한 반도체 장치의 제조 방법 | |
| JP2007201168A (ja) | 自然酸化膜の除去方法及び半導体装置の製造方法 | |
| CN117877973B (zh) | 一种半导体结构的制造方法 | |
| KR100783642B1 (ko) | 반도체 소자의 제조방법 | |
| CN109300844A (zh) | 鳍式晶体管及其形成方法 | |
| KR100877878B1 (ko) | 반도체 소자의 제조방법 | |
| KR100900152B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |