KR102204711B1 - 산화물 및 질화물 재료들을 선택적으로 에칭하는 기술들 및 이를 사용하여 형성된 제품들 - Google Patents

산화물 및 질화물 재료들을 선택적으로 에칭하는 기술들 및 이를 사용하여 형성된 제품들 Download PDF

Info

Publication number
KR102204711B1
KR102204711B1 KR1020167013776A KR20167013776A KR102204711B1 KR 102204711 B1 KR102204711 B1 KR 102204711B1 KR 1020167013776 A KR1020167013776 A KR 1020167013776A KR 20167013776 A KR20167013776 A KR 20167013776A KR 102204711 B1 KR102204711 B1 KR 102204711B1
Authority
KR
South Korea
Prior art keywords
fin
oxide
nitride
plasma
conformal
Prior art date
Application number
KR1020167013776A
Other languages
English (en)
Other versions
KR20160102163A (ko
Inventor
제이슨 에이. 파머
고피나스 트리치
저스틴 샌드포드
다니엘 비. 베르그스트롬
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20160102163A publication Critical patent/KR20160102163A/ko
Application granted granted Critical
Publication of KR102204711B1 publication Critical patent/KR102204711B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

워크 피스 상의 산화물 및 질화물 재료들을 선택적으로 에칭하는 기술들이 설명된다. 이러한 기술들은 플라즈마 가스 흐름을 점화시킴으로써 발생된 원격 플라즈마로 워크 피스를 에칭하는 방법들을 포함한다. 플라즈마 가스 흐름의 다양한 성분들의 유량을 제어함으로써, 원하는 에칭 특성들을 나타내는 플라즈마들이 획득될 수 있다. 이러한 플라즈마들은 비평면 마이크로일렉트로닉 디바이스들의 제조 시에 사용될 수 있는 리세스 에칭 동작들과 같은, 단일 또는 다단계 에칭 동작들에서 사용될 수 있다.

Description

산화물 및 질화물 재료들을 선택적으로 에칭하는 기술들 및 이를 사용하여 형성된 제품들{TECHNOLOGIES FOR SELECTIVELY ETCHING OXIDE AND NITRIDE MATERIALS AND PRODUCTS FORMED USING THE SAME}
본 개시내용은 산화물 및 질화물 재료들을 선택적으로 에칭하는 기술들 및 이를 사용하여 형성된 제품들에 관한 것이다. 특히, 본 개시내용은 마이크로일렉트로닉 디바이스 또는 그 전구체의 제조 동안에 워크 피스 상의 산화물 및 질화물 재료들을 선택적으로 에칭하는 기술들뿐만 아니라, 이러한 기술들을 사용하여 형성된 마이크로일렉트로닉 디바이스들에 관한 것이다.
집적 회로들 및 마이크로일렉트로닉 디바이스들을 형성하기 위한 다양한 공정들이 공지되어 있다. 이러한 공정들 중에서 포토레지스트 및 에칭 공정들을 사용하여 기판 및 또는 다른 유전체 재료로부터 재료를 선택적으로 제거하는 것을 일반적으로 포함하는 소위 "다마신 공정"이 있다. 예를 들어, 포토레지스트 재료는 실리콘 웨이퍼 상에 퇴적되어, 후속하여, 예를 들어, 자외선 광, 전자 빔 등에의 노출에 의해 패터닝될 수 있다. 기판은 다음에 예를 들어, 웨트 에칭 용액 또는 플라즈마에의 노출을 통해, 포토레지스트에 의해 보호되지 않은 기판의 부분들을 제거하도록 에칭될 수 있다.
핀 기반 전계 효과 트랜지스터들, 또는 FINFET들은 다마신 또는 유사한 공정에 의해 보통 제조되는 마이크로일렉트로닉 디바이스의 한 유형이다. 본 기술 분야에서 이해되는 바와 같이, FINFET 디바이스의 제조는 리세스 에칭 공정을 포함할 수 있는데, 이 공정 중에 웨트 에천트(예를 들어, 불산 또는 질산 기반 에천트(hydrofluoric or nitric acid based etchant)) 또는 직접 플라즈마가 그 안에 매립될 수 있는 핀형 구조들의 적어도 일부를 노출하기 위해 희생 재료(예를 들어, 산화물)를 제거하는 데 사용될 수 있다. 이러한 리세스 에칭 공정들은 마이크로일렉트로닉 디바이스의 제조 시에 추가 처리를 위해 핀 재료 자체를 노출하도록, 핀형 구조들 상에 존재할 수 있는 산화물 및/또는 질화물 코팅들을 제거하는 데 또한 사용될 수 있다.
이러한 종래 기술들이 다양한 재료들을 에칭하는 데 효과적일 수 있지만, 본 발명자들은 소형으로 되고 더욱더 복잡해지는 마이크로일렉트로닉 디바이스들을 제조하기 위해 이들을 사용하기가 점점 더 어려워지고 있다는 것을 발견하였다. 이것은 특히 핀 기반 전계 효과 트랜지스터들, 또는 FINFET들의 제조에 대해서 그렇다. 시간이 지남에 따라, 기술 경향들은 비교적 큰 핀 높이를 갖지만, 비교적 작거나 변화하는 핀 피치를 갖는 FINFET들을 제조하는 방향으로 제조자들을 몰아가고 있다. 기존의 웨트 에칭 케미스트리들(wet etching chemistries)로 이러한 디바이스들을 제조하는 것은 부분적으로 이러한 용액들의 에칭 속도의 차이를 보상하지 못하는 것으로 인해, 어렵다는 것이 입증되었다. 실제로, 본 발명자들은 일부 웨트 에천트들의 에칭 속도는 핀 높이, 핀 피치, 에칭되는 재료의 조성, 및 에칭되는 재료의 양과 같은 다양한 요인들에 의존할 수 있다는 것을 관찰하였다. 결과적으로, 일부 웨트 에천트들은 FINFET에 사용된 산화물 및 질화물 재료들을 동일한 레벨로 균일하게 리세스하지 못하여, 잠재적으로 디바이스 고장에 이르게 하는 문제가 생길 수 있다.
예를 들어, 불산 기반 웨트 에천트들이 ≥약 35㎚의 핀 높이 및 ≤50㎚의 핀 피치를 갖는 FINFET 디바이스들의 제조에서 리세스 에칭을 수행하는 데 사용될 때, 본 발명자들은 이러한 에칭 케미스트리들이 핀들 사이의 고르지 않게 리세스된 필드 높이를 생성한다는 것을 관찰하였다. 이 고르지 않은 필드 높이는 디바이스 분리에 방해를 주고 집적 에러들의 발생의 원인이 된다는 것이 더 관찰되었다.
플라즈마 케미스트리(plasma chemistry)는 이 응용을 위해 요구된 선택성이 결여되어 있으므로, 드라이 직접 플라즈마(dry direct plasma)로 동일한 리세스 에칭을 수행하는 것은 문제를 해결하지 못하여, 결국 핀 부식 및/또는 핀들 내로의 플라즈마 종들(plasma species)의 주입을 초래한다.
청구된 주제의 실시예들의 특징들 및 장점들은 다음의 상세한 설명이 진행됨에 따라, 그리고 도면을 참조하여 분명해지고, 도면에서, 유사한 번호들은 유사한 부분들을 표시한다.
도 1은 본 개시내용에 따른 예시적인 원격 플라즈마 에칭 공정의 예시적인 동작들을 도시한 흐름도이다.
도 2a-c는 본 개시내용에 따른 원격 플라즈마 에칭 공정을 사용하여 마이크로일렉트로닉 디바이스의 핀들을 노출하기 위해 리세스 에칭을 수행하는 공정 흐름의 한 예를 단계적으로 도시한다.
다음의 상세한 설명이 예시적인 실시예를 참조하여 진행되지만, 그것의 많은 대체들, 수정들, 및 변형들이 본 기술 분야의 통상의 기술자들에게는 분명할 것이다.
배경 설명에서 주목된 바와 같이, 반도체 디바이스들은 크기는 축소되지만 복잡성은 증가하고 있다. 더구나, 점점 더 복합해지고 다양한 재료들이 다양한 산화물들, 질화물들, 및 반도체 재료들을 포함하지만 이들에 제한되지 않는, 마이크로일렉트로닉 디바이스들의 제조에 사용된다. 이들 요인은 일부 응용들에서, 특히, 상이한 재료들을 동일한 높이로 에칭하는 것이 요구된 것들에서 종래의 공지된 질산 및 불산 기반 웨트 에칭 케미스트리들을 사용하는 것을 어렵게 하고 있다. 이것은 부분적으로 많은 질화물 및 불산 기반 웨트 에칭 케미스트리들이 질화물들과 상이한 속도로 산화물들을 에칭한다는 사실에 기인한다. 그러므로 이러한 용액들이 (예를 들어, 마이크로일렉트로닉 디바이스 또는 그 전구체의 형성 동안에) 워크 피스 상의 산화물 및 질화물과 접촉할 때 산화물과 질화물은 상이한 속도로 에칭될 수 있다.
산화물 및 질화물 에칭 속도의 차이는 에천트에 노출된 표면적의 양 및 제거된 재료의 양과 같은, 다른 요인들에 의해 심해질 수 있다. 실제로, 제1 및 제2 부분들이 동일한 재료로 이루어진다고 해도, 비교적 큰 표면적을 갖는 워크 피스의 제1 부분은 비교적 작은 표면적을 갖는 동일한 워크 피스의 제2 부분에 비해, 비교적 높은 에칭 속도로 질산 및 불산 기반 웨트 에천트들에 의해 에칭될 수 있다. 더구나, (예를 들어, 재료가 제거됨에 따라) 에칭되는 산화물들 및/또는 질화물들의 조성의 변화들은 에칭될 재료와의 웨트 에칭 케미스트리의 접촉을 방해할 수 있어서, 에칭 속도가 감소한다.
직접 플라즈마 에칭은 웨트 에칭 케미스트리들이 적합하지 않을 수 있거나, 어떤 이유로 인해 선호되지 않는 일부 상황들에서 사용되어 왔다. 그러나 앞서 주목된 바와 같이, 이러한 플라즈마들에서 사용된 케미스트리는 일부 응용들에서 충분히 선택적이지 않을 수 있다. 예를 들어 직접 플라즈마가 반도체 디바이스의 제조 시에 워크 피스를 에칭하는 데 사용될 때, 본 발명자들은 그것은 에칭이 요구되는 그들 이외의 재료를 공격한다는 것을 관찰하였다. 이것은 이러한 플라즈마가 구조(예를 들어, FINFET의 핀) 주위의 희생 재료를 에칭하는 데 사용되지만, 그 구조를 형성하는 재료를 또한 실질적으로 에칭하지 않고서 희생 재료를 에칭하기에 충분히 선택적이지 않을 때 특히 문제일 수 있다.
상기를 고려하여, 본 개시내용은 일반적으로 워크 피스 상의 산화물 및 질화물 재료들을 선택적으로 에칭하는 기술에 관한 것이다. 다른 것들 중에서, 여기에 설명된 기술들은 플라즈마 에칭을 통해 워크 피스 상의 산화물 및 질화물 재료들을 선택적으로 에칭하는 방법들을 포함한다. 일반적으로, 원격 플라즈마는 플라즈마 가스 흐름을 플라즈마 내로 점화시킴으로써 생성될 수 있는 반응 종들을 포함한다. 산화물 및 질화물의 에칭은 플라즈마 내의 반응 종들에 워크 피스를 노출함으로써 진행할 수 있다. 이러한 노출 동안에 반응 종들은 그들이 예를 들어 열적 어닐링에 의해, 워크 피스로부터 제거될 수 있도록 산화물 및 질화물 재료들과 반응할 수 있다.
나중에 설명되는 바와 같이, 플라즈마 내의 다양한 반응 종들의 양은 플라즈마 가스 흐름의 조성을 조정함으로써 제어될 수 있다. 그들 반응 종들의 양을 제어하면 결국 플라즈마가 서로에 대해 산화물 및 질화물 재료들을 에칭하는 속도를 제어할 수 있다. 즉, 플라즈마를 생성하는 데 사용되는 플라즈마 가스 흐름의 조성을 조정하면 플라즈마 가스 흐름으로부터 생성된 플라즈마에 의해 나타난 산화물:질화물 에칭 비율(예를 들어, 산화물 에칭 속도: 질화물 에칭 속도)을 제어할 수 있다. 이것은 워크 피스가 복수의 에칭 동작에 노출될 수 있고, 각각의 에칭 동작 중에 사용된 플라즈마 가스 흐름의 조성이 원하는 산화물:질화물 에칭 비율을 달성하도록 조정될 수 있는 다단계 플라즈마 에칭 공정들의 설계 및 사용을 가능하게 할 수 있다.
여기에 설명된 플라즈마 에칭 기술들은 또한 다양한 산화물 및 질화물 재료들을 포함하는 마이크로일렉트로닉 디바이스들의 제조를 가능하게 할 수 있고, 여기서 이러한 재료들 중 2개 이상은 동일하거나 실질적으로 동일한 높이로 에칭될 수 있다. 이러한 에칭은 에칭될 다양한 재료들이 워크 피스 상에 상이한 표면적(예를 들어, 네스트되고 분리된 핀들(nested and isolated fins) 사이의 필드들)을 갖고, 다른 재료들(예를 들어, 핀 재료들)의 에칭이 요구되지 않는 예들에서 조차 달성될 수 있다. 더구나, 여기에 설명된 플라즈마 에칭 기술들은 비교적 좁은 필드에 의해 분리된 2개 이상의 네스트된 핀들을 갖는 FINFET와 같은, 비교적 높고 좁은 특징들을 포함하는 기능적 마이크로일렉트로닉 디바이스들을 제조하는 데 사용될 수 있다. 여기에 설명된 플라즈마 에칭 공정들은 또한 다양한 산화물 및 질화물들의 리세스 에칭이 하나 이상의 설계 목표에 맞도록 네스트되고 분리된 핀들을 둘러싸는 영역들로부터 가능하게 하도록 조정될 수 있다.
여기에 사용되는 바와 같이, 값, 비율, 또는 범위와 관련하여 사용될 때 단어 "실질적으로"는 일반적으로 그 값, 비율, 또는 범위의 +/- 5%를 의미한다. 그러므로, 예를 들어, 문구 "분당 실질적으로 5옹스트롬"은 분당 약 4.75 내지 약 5.25옹스트롬을 포함하는 것으로 이해되어야 한다.
여기에 사용되는 바와 같이, 단어 "워크 피스"란 산화물 및 질화물 재료들이 사용되는 하나 이상의 영역을 포함할 수 있는, 광범위하게 다양한 기판들, 마이크로일렉트로닉 디바이스들 및 그 소자들, 그 조합들 등 중 어느 것을 말한다.
여기에 사용되는 바와 같이, 단어들 "산화물 헤비(heavy) 에칭 동작" 및 "산화물 헤비 사이클"은 산화물이 질화물보다 더 빠른 속도로 에칭되는(예를 들어, 산화물:질화물 에칭 비율이 1 초과의 수:1) 플라즈마 에칭 동작을 말한다. 일부 실시예들에서, 본 개시내용에 따른 산화물 헤비 에칭 동작들은 1 초과의 수:1에서부터 약 15:1까지(예를 들어, 약 10:1)의 범위의 산화물 에칭 비율을 나타낸다. 반면, 단어들 "질화물 헤비 에칭 동작" 및 "질화물 헤비 사이클"은 질화물이 산화물보다 빠르게 에칭되는(예를 들어, 산화물:질화물 에칭 비율이 1:1 초과의 수) 플라즈마 에칭 동작을 말한다. 일부 실시예들에서, 본 개시내용에 따른 질화물 헤비 에칭 동작들은 1:1 초과의 수에서부터 약 1:1.4까지의 범위의 산화물:질화물 에칭 비율을 나타낸다.
일부 실시예들에서, 여기에 설명된 워크 피스들은 그 위에 하나 이상의 산화물 재료 및 하나 이상의 질화물 재료를 갖는 기판을 포함한다. 일부 실시예들에서, 적어도 하나의 산화물 재료는 기판의 적어도 일부 상에 배치되고, 적어도 하나의 질화물 재료는 기판 표면의 적어도 일부, 산화물 재료 또는 이들의 조합 상에 배치된다. 다른 실시예들에서, 적어도 하나의 질화물 재료는 기판 상에 배치되고, 적어도 하나의 질화물 재료는 산화물의 적어도 일부, 기판의 적어도 일부, 또는 이들의 조합 상에 배치된다. 또 다른 실시예들에서, 워크 피스는 기판 상에 배치되지만 다른 재료에 의해 서로 분리된 산화물 및 질화물 재료들을 포함할 수 있다.
제한 없이, 여기에 설명된 워크 피스들은 바람직하게는 핀 기반 전계 효과 트랜지스터(FINFET)와 같은 비평면 트랜지스터의 전구체를 포함하지만 이에 제한되는 않는 마이크로일렉트로닉 디바이스의 전구체의 형태로 된다. 이러한 실시예들에서 워크 피스는 제1, 제2 및 선택적으로 제3 핀들을 포함할 수 있다. 이러한 핀들은 하나 이상의 컨포멀 산화물 및 질화물 층으로 코팅될 수 있고, 희생 산화물 또는 질화물과 같은 희생 재료 내에 매립될 수 있다. (예를 들어, 핀 또는 다른 소자를 제조하는 데 사용된 재료의 산화로부터 생긴) 네이티브 산화물(native oxide)이 또한 존재할 수 있다.
앞서 주목된 바와 같이, 본 개시내용의 기술들은 워크 피스 상의 산화물 및 질화물 재료들을 선택적으로 에칭하기 위해 하나 이상의 플라즈마를 이용한다. 이러한 플라즈마들은 원격 또는 직접 플라즈마 에칭을 수행하기 위해 적용될 수 있고, 무선 주파수(RF) 또는 다른 전력을 플라즈마 가스 흐름에 인가함으로써 형성될 수 있다. 이러한 전력의 인가는 예를 들어, 플라즈마 가스 흐름의 다양한 성분들로부터 반응 종들을 형성함으로써, 플라즈마 내로 플라즈마 가스 흐름을 점화시킬 수 있다. 제한 없이, 본 개시내용의 플라즈마들은 바람직하게는 워크 피스의 원격 플라즈마 에칭을 수행하는 데 사용된다. 제한 없이, 여기에 설명된 플라즈마들은 바람직하게는 워크 피스의 등방성 드라이 원격 플라즈마 에칭을 수행하는 데 사용된다.
앞서 설명된 바와 같이, 본 개시내용에 따른 플라즈마를 생성하는 데 사용되는 플라즈마 가스 흐름의 조성은 그 플라즈마에 의해 나타난 산화물:질화물 에칭 비율을 제어할 수 있다. 이것을 고려하여, 본 개시내용의 플라즈마 가스 흐름들은 일반적으로 3불화 질소(NF3), 수소 가스(H2), 암모니아 가스(NH3), 및 이들의 조합들을 단독으로 또는 캐리어 가스와 같은 다른 성분들과의 조합들로 포함한다. 플라즈마 가스 흐름 내의 NF3, NH3, 및 H2 및 선택적인 캐리어 가스의 양은 폭넓게 변화할 수 있고, 이러한 성분들 각각이 플라즈마 가스 내에 제공되는 유량을 조정함으로써 제어될 수 있다.
NF3 가스는 약 1 내지 약 65sccm(standard cubic centimeters per minute), 약 5 내지 약 60sccm, 약 20 내지 약 50sccm, 또는 심지어 약 40 내지 약 50sccm과 같은, 0보다 큰 것 내지 약 70sccm의 범위의 유량으로 본 개시내용의 플라즈마 가스 흐름들 내에 포함될 수 있다. 제한 없이, 본 개시내용의 플라즈마 가스 흐름들은 바람직하게는 약 50sccm의 유량으로 NF3 가스를 포함한다.
NF3은 일반적으로 불소가 첨가된 종들의 형성을 통해 산화물 및 질화물의 에칭을 용이하게 하기 위해 본 개시내용의 플라즈마 가스 흐름들 내에 포함된다. NF3의 유량을 위/아래로 변화시키면 증가된/감소된 산화물 및 질화물 에칭 속도들을 나타내지만, 산화물:질화물 에칭 비율의 차이는 거의 없거나 없는 플라즈마를 초래할 수 있다. 예로서, NF3의 유량을 50sccm으로부터 약 40sccm으로 감소시키면 본 개시내용에 따른 플라즈마에 의해 나타난 산화물 및 질화물 에칭 속도는 20-40% 감소할 수 있지만, 그 플라즈마에 의해 나타난 산화물:질화물 에칭 비율은 제한되거나 영향을 받지 않을 수 있다.
본 개시내용의 플라즈마 가스 흐름들 내의 NH3 가스는 산화물 에칭 속도의 강력한 조절자이고, NH3 가스 흐름이 증가하면 일반적으로 가스 플라즈마에서 산화물 에칭 속도 및 산화물:질화물 에칭 비율이 증가하는 것으로 나타난다. 이와 관련하여, NH3은 0 내지 100sccm, 약 0 내지 약 40sccm, 약 20 내지 약 90sccm, 또는 심지어 약 20 내지 약 40sccm과 같은, 0 내지 약 120sccm의 범위의 유량으로 본 개시내용의 플라즈마 가스 흐름들 내에 포함될 수 있다.
상기 범위들 내에서 NH3 유량을 조정하면 일부 실시예들에서 약 1.4옹스트롬/초(A/s)(NH3=0sccm) 내지 약 15.5 A/s(NH3=40sccm)의 산화물 에칭 속도를 나타내는 플라즈마의 생성을 초래한다. 물론, 이러한 에칭 속도들은 단지 예시적이고, 명시된 에칭 속도들 위, 아래, 또는 그 안의 산화물 에칭 속도들이 플라즈마 가스 흐름 내의 NH3의 유량을 제어함으로써 달성될 수 있다. 제한 없이, NH3 유량은 산화물 헤비 에칭 동작을 위해 바람직하게는 0보다 큰 것 내지 40sccm의 범위 내이고, 질화물 헤비 에칭 동작을 위해 바람직하게는 0sccm이다.
본 개시내용의 플라즈마 가스 흐름들 내의 H2 가스는 질화물 및 산화물 에칭 속도의 조절자이다. 이와 관련하여, H2는 본 개시내용의 플라즈마 가스 흐름들 내에 약 30 내지 850sccm, 약 30 내지 약 450sccm, 또는 심지어 약 130 내지 약 450sccm과 같은, 0 내지 약 850sccm의 범위의 유량으로 나타날 수 있다. 제한 없이, H2 유량은 산화물 헤비 에칭 동작을 위해 바람직하게는 30 내지 130sccm의 범위 내이고, 질화물 헤비 에칭 동작을 위해 바람직하게는 약 130 내지 약 450sccm이다. 일부 실시예들에서, H2 유량은 질화물 헤비 에칭 동작을 위해 약 130sccm이다.
앞서 주목된 바와 같이, H2 유량을 조정하는 것은 본 개시내용에 따른 플라즈마가 산화물 및 질화물을 에칭하는 속도, 및 그래서 플라즈마의 산화물:질화물 에칭 비율에 영향을 줄 수 있다. 예를 들어, 30sccm H2를 포함하는 플라즈마 유량은 약 1옹스트롬/초의 속도로 산화물 및 약 1.5옹스트롬/초의 속도로 질화물을 에칭하는 플라즈마를 생성할 수 있는 반면, 280sccm의 H2 유량은 약 2.5옹스트롬/초의 속도로 산화물 및 약 2.2옹스트롬/초의 속도로 질화물을 에칭하는 플라즈마를 초래할 수 있다. 그러므로, H2 유량을 조정함으로써, 1:약 1.4와 같은, 1:1 초과의 수에서부터 1:약 1.5까지의 범위의 산화물:질화물 에칭 비율을 나타내는 플라즈마를 생성하는 것이 가능하다.
플라즈마 가스 흐름 내의 캐리어 가스의 양은 0보다 큰 것 내지 약 1000sccm, 0보다 큰 것 내지 약 500sccm, 0보다 큰 것 내지 약 100sccm, 또는 심지어 약 100 내지 약 500sccm과 같은, 0 내지 약 1000sccm의 범위에 있을 수 있다. 일반적으로, 캐리어 가스는 플라즈마 가스 흐름으로부터 형성된 플라즈마 내의 반응물을 희석하는 기능을 할 수 있다. 비교적 높은 캐리어 가스 유량들에서, 캐리어 가스는 플라즈마에 의해 나타난 산화물 및 질화물 에칭 속도들을 억압할 수 있다. 예를 들어, 캐리어 가스는 약 100sccm의 유량으로 플라즈마 가스 흐름 내에 포함될 수 있어서, 산화물 또는 질화물 에칭 속도에는 영향이 거의 없거나 없다. 그러나 캐리어 가스 유량을 약 500sccm 이상으로 증가시키면 캐리어 가스를 포함하지 않거나 비교적 적은 양의 캐리어 가스를 포함하는 플라즈마 가스로부터 생성된 플라즈마에 비해, 약 10% 만큼 플라즈마에 의해 나타난 산화물 및 질화물 에칭 속도를 감소시킬 수 있다.
플라즈마 가스 흐름들 내에 포함될 수 있는 적합한 캐리어 가스들의 비제한적인 예들은 질소 가스, 헬륨, 네온, 아르곤, 크립톤, 제논, 이들의 조합들 등과 같은 불활성 가스들을 포함한다. 제한 없이, 헬륨이 본 개시내용의 플라즈마 가스 흐름들 내의 캐리어 가스로서 바람직하게 사용된다.
여기에 설명된 플라즈마들을 생성하기 위해 인가된 전력은 폭넓게 변화할 수 있고, 0보다 큰 것 내지 약 100W와 같은 임의의 적합한 값으로 설정될 수 있다. 제한 없이, 약 20 내지 약 50W, 또는 심지어 약 20 내지 약 40W와 같은, 약 20 내지 약 60W의 범위의 RF 전력이 본 개시내용에 따른 플라즈마를 생성하기 위해 플라즈마 가스 흐름에 인가된다.
그러므로 본 개시내용은 광범위하게 다양한 플라즈마 가스 흐름 조성들을 상상하고, 여기서 NF3, NH3, H2 및 선택적인 캐리어 가스의 유량은 산화물:질화물 에칭 속도를 포함하는, 원하는 산화물 및 질화물 에칭 특성들을 나타내는 플라즈마들을 생성하도록 맞추어질 수 있다. 일부 실시예들에서, 산화물 헤비 에칭 동작들에 적합한 플라즈마들은 약 0.5 내지 4 옹스트롬/초와 같은, 약 0.5 내지 약 5옹스트롬/초의 범위의 산화물 에칭 속도, 및 1 초과의 수:1에서부터 약 15:1까지(예를 들어 약 10:1)의 산화물:질화물 에칭 비율을 나타낼 수 있다. 이러한 플라즈마들은 예를 들어, 관련된 플라즈마 가스 흐름 내의 NF3의 유량을 약 5 내지 약 50sccm 내에, 플라즈마 가스 흐름 내의 NH3의 유량을 약 0 내지 100sccm 내에, 그리고 플라즈마 가스 흐름 내의 H2의 유량을 약 0 내지 850sccm 내에 조정함으로써 획득될 수 있다. 제한 없이, 산화물 헤비 에칭 동작들에 적합한 플라즈마들은 약 10 내지 약 50sccm의 범위의 유량의 NF3, 0 내지 70sccm의 유량의 NH3, 및 약 110 내지 약 140sccm(예를 들어, 약 130sccm)의 유량의 H2를 포함하는 플라즈마 가스 흐름에 약 20-50W(예를 들어, 약 20-40W)의 RF 전력을 인가함으로써 생성된다.
질화물 헤비 에칭 동작들에 적합한 플라즈마들은 약 0.1 내지 1.8 옹스트롬/초와 같은, 약 0.1 내지 약 2옹스트롬/초의 범위의 질화물 에칭 속도들, 및 1:약 1.4, 또는 심지어 1:1.2와 같은 1:1 초과의 수에서부터의 범위의 산화물:질화물 에칭 비율을 나타낼 수 있다. 이러한 플라즈마들은 예를 들어, 관련된 플라즈마 가스 흐름 내의 NF3의 유량을 약 10 내지 50sccm(예를 들어, 약 10 내지 약 50sccm) 내에, 플라즈마 가스 흐름 내의 NH3의 유량을 0sccm으로, 그리고 플라즈마 가스 흐름 내의 H2의 유량을 약 30 내지 약 450sccm(예를 들어, 약 30 내지 130sccm 또는 심지어 약 130 내지 약 450sccm) 내에 조정함으로써 획득될 수 있다. 제한 없이, 산화물 헤비 에칭 동작들에 적합한 플라즈마는 10-50sccm의 유량의 NF3, NH3은 없고, 그리고 약 130 내지 약 450sccm의 유량의 H2를 포함하는 플라즈마 가스 흐름에 약 20 내지 약 50W의 RF 전력을 인가함으로써 생성된다.
이론에 의해 제한되는 것을 원치 않고서, 본 개시내용의 플라즈마 케미스트리들은 산화물과의 플라즈마 내의 활성 종들의 반응을 통한 제조를 통해 산화물 및 질화물을 에칭하여, NH4F 종들, 불산, 에칭 부산물, 및 물의 형성을 야기하는 것으로 믿어진다. 질화물 에칭은 질화물과의 플라즈마 내의 활성 종들의 반응에 의해 진행하여, 불산 및 질화물의 용액, 동일한 에칭 부산물의 형성을 야기하지만, 물은 형성하는 않는 것으로 믿어진다. 그러므로 물의 근원은 질화물을 향한 여기에 설명된 플라즈마 케미스트리들의 선택성을 조정하는 데 사용될 수 있다.
일부 실시예들에서, 본 개시내용의 플라즈마들은 NH4YMFx을 생성하고, 여기서, M은 에칭된 산화물 또는 질화물의 원소(예를 들어, 실리콘, 탄탈륨 등)이고 Y 및 x는 화학양론적 변수들이다. 예를 들어, 본 개시내용에 따른 플라즈마로 실리콘 이산화물을 에칭하면 에칭 부산물로 (NH4)2SiF6이 생성될 수 있다. 일부 실시예들에서, 여기에 설명된 워크 피스들은 기판 상의 산화물 및 질화물의 적어도 일부를 에칭하도록 0보다 큰 것 내지 약 50℃(예를 들어, 약 30 내지 40℃)의 범위의 공정 온도에서 플라즈마에 노출될 수 있다. 이러한 온도들에서, 위에 주목된 에칭 부산물은 고체일 수 있다. 그러나, 에칭 부산물은 상승된 온도, 예를 들어, 약 80 내지 120℃ 또는 심지어 약 90 내지 약 100℃에서 워크 피스를 어닐링함으로써 제거될 수 있다. 이러한 어닐링은 에칭 부산물을 제거 또는 실질적으로 제거하기에 충분한 시간, 예를 들어, 약 30초 내지 약 120초와 같은, 약 15초 내지 약 300초 동안 수행될 수 있다.
상기로부터 알 수 있는 바와 같이, 본 개시내용의 플라즈마들은 광범위하게 다양한 산화물들 및 질화물들을 원하는 산화물:질화물 에칭 비율들로 에칭하도록 조정될 수 있다. 이것을 고려하여, 여기에 설명된 플라즈마들을 사용하여 에칭될 수 있는 적합한 산화물들의 비제한적인 예들은 탄소 도핑된 산화물들(CDO), 실리콘 산화물들(SiO, SiO2), 스핀 온된 글래스, 이들의 조합들 등을 포함할 수 있다. 여기에 설명된 플라즈마들에 의해 에칭될 수 있는 적합한 질화물들의 비제한적인 예들은 질화물들 및 산질화물들, 실리콘, 및 이들의 조합들과 같지만 이들에 제한되지 않는 금속 질화물들 및 금속 산질화물들을 포함한다. 제한 없이, 질화물들은 바람직하게는 실리콘 질화물 및 실리콘 산질화물이다.
본 개시내용의 플라즈마들은 위에 주목된 것과 같은 산화물들 및 질화물들을 향한 상당한 에칭 선택도를 나타낼 수 있지만, 다른 재료들을 에칭하지 않거나 실질적으로 에칭하지 않을 수 있다. 예로서, 여기에 설명된 플라즈마들은 마이크로일렉트로닉 디바이스들의 제조 시에 사용될 수 있는 다양한 재료들을 에칭하지 않거나 실질적으로 에칭하지 않을 수 있다. 이러한 재료들은 실리콘, 게르마늄, 금속들, Ⅲ-Ⅴ 반도체 재료들(예를 들어, SiGe, InAs, InP 등), 이들의 조합들, 합금들 및 혼합물 등을 포함하지만 이들로 제한되지 않는다.
위에 주목된 바와 같이 여기에 설명된 플라즈마 가스 흐름들의 다양한 성분들의 유량을 조정하면 산화물:질화물 에칭 비율과 같은 원하는 에칭 특성들을 갖는 다양한 플라즈마들의 생성을 가능하게 할 수 있다. 이것을 고려하여, 본 개시내용의 다른 양태는 워크 피스로부터 산화물 및 질화물을 선택적으로 에칭하는 방법들에 관한 것이다. 이와 관련하여, 본 개시내용에 따른 예시적인 플라즈마 에칭 방법의 예시적인 동작들을 도시한 흐름도인 도 1이 참조된다.
도시한 바와 같이, 방법 100은 블록 101에서 시작된다. 방법은 제1 플라즈마가 제1 플라즈마 가스 흐름에 RF 전력 또는 다른 전력을 인가함으로써 발생될 수 있는 블록 102로 진행할 수 있다. 제1 플라즈마 가스 흐름은 논의된 바와 같이, NF3, NH3, H2 및 선택적인 캐리어 가스 중 하나 이상을 포함할 수 있다. 제1 플라즈마 가스 흐름 내의 이러한 성분들의 유량은 제1 플라즈마가 원하는 산화물:질화물 에칭 비율과 같은, 원하는 에칭 특성들을 나타내도록 조정될 수 있다. 일부 실시예들에서, NF3, NH3, H2, 선택적인 캐리어 가스, 또는 이들의 조합의 유량은 제1 플라즈마 가스 조성물로부터 생성된 제1 플라즈마가 산화물 헤비 또는 질화물 헤비 에칭 동작에 사용하기 위해 적합하도록 설정될 수 있다.
즉, 제1 플라즈마 가스 흐름 내의 하나 이상의 성분의 유량은 그로부터 생성된 제1 플라즈마가 1 초과의 수:1(산화물 헤비) 또는 1:1 초과의 수(질화물 헤비)인 산화물:질화물 에칭 속도를 나타내도록 설정될 수 있다. 일부 실시예들에서, 제1 플라즈마 가스 흐름 내의 하나 이상의 성분의 유량은 그로부터 생성된 제1 플라즈마가 1 초과의 수:1에서부터 약 15:1까지(예를 들어, 약 10:1)의 범위의 산화물:질화물 에칭 비율을 나타낼 수 있도록 설정될 수 있다. 대안적으로, 제1 플라즈마 가스 흐름 내의 하나 이상의 성분의 유량은 그로부터 생성된 제1 플라즈마가 1 초과의 수:1 초과의 수에서부터 약 1:1.4까지의 범위의 산화물:질화물 에칭 비율을 나타낼 수 있도록 설정될 수 있다. 제한 없이, 제1 플라즈마는 바람직하게는 적어도 하나의 산화물 헤비 에칭 동작을 수행하기 위해 적합하다.
이 점에서, 에칭은 제1 플라즈마 내의 활성 종들에 워크 피스를 노출함으로써 진행할 수 있다. 이러한 노출은 본 기술 분야에 공지된 에칭 챔버들을 포함하는, 임의의 적합한 플라즈마 에칭 챔버에서 일어날 수 있다. 제한 없이, 여기에 설명된 플라즈마들에의 워크 피스의 노출은 바람직하게는 원격 플라즈마 챔버에서 일어나고, 여기서 제1 플라즈마의 활성 종들은 원격 소스로부터 생성된다. 사용될 수 있는 적합한 플라즈마 에칭 챔버의 한 예로서, Applied Materials 사에서 상용화한 SICONI™ 플라즈마 챔버들을 들 수 있다.
방법은 다음에, 워크 피스가 제1 플라즈마에의 노출에 의해 생성된 에칭 부산물을 제거하기 위해 어닐링될 수 있는 블록 103으로 진행할 수 있다. 위에 주목된 바와 같이, 어닐링은 에칭 부산물을 제거하거나 실질적으로 제거하기에 충분한 온도에서 및 시간 동안, 예를 들어, 약 90 내지 100℃에서 약 30 내지 120초 동안과 같은, 약 80 내지 120℃에서 약 15초 내지 300초 동안 수행될 수 있다. 알 수 있는 바와 같이, 에칭 부산물의 제거는 나중에 적용될 수 있는 추가 플라즈마들의 반응 종들과의 워크 피스 상의 산화물들 및/또는 질화물들의 추가 접촉을 용이하게 할 수 있다. 제한 없이, 이러한 어닐링은 바람직하게는 인 시튜, 즉 워크 피스가 플라즈마 챔버 내에 남아 있으면서 수행된다. 플라즈마에 워크 피스를 노출하는 데 사용되는 플라즈마 에칭 챔버들은 그래서 바람직하게는 인 시튜 어닐링을 수행하도록 설비된다.
에칭 부산물의 제거 전이나 후에, 에칭 진행은 적합한 기술을 사용하여 워크 피스의 표면을 검사함으로써 인 시튜 또는 엑스 시튜 수행되어 모니터될 수 있다. 예로서, 워크 피스의 표면은 원자력 현미경, 전자 현미경(예를 들어, 스캐닝 전자 현미경, 투과 전자 현미경, 광학 현미경), 간섭계법, 또는 본 기술 분야에 공지된 다른 적합한 기술을 사용하여 검사될 수 있다.
이러한 모니터링의 목적은 제1 플라즈마에의 워크 피스의 노출이 산화물 및/또는 질화물의 원하는 제거와 같은, 원하는 결과를 생성했는지를 결정하는 것일 수 있다. 예를 들어, 제1 플라즈마가 산화물 또는 질화물 헤비 에칭을 위해 구성되는 경우에, 에칭 진행의 모니터링은 제1 플라즈마에의 노출이 원하는 양의 산화물 및/또는 질화물의 제거를 초래하였는지 여부를 결정하기 위해 수행될 수 있다.
방법은 다음에, 제1 플라즈마 가스 흐름의 케미스트리가 조정되어야 하는지에 대한 결정이 이루어질 수 있는 블록 104로 진행할 수 있다. 이와 관련하여, 제1 플라즈마 가스 흐름은 제1 플라즈마가 산화물 및 질화물이 제1의 산화물:질화물 에칭 비율로 제거되고, 산화물이 제1 산화물 에칭 속도로 제거되고, 질화물이 제1 질화물 에칭 속도로 제거되는 산화물 또는 질화물 헤비 에칭 동작들을 수행하기 위해 적합하도록 구성될 수 있다는 점에 주목한다.
그러므로, 예를 들어, 제1 플라즈마 가스 흐름의 케미스트리는 제1 플라즈마가 비교적 높은 산화물 에칭 속도, 비교적 낮은 질화물 에칭 속도, 및 1 초과의 수:1에서부터 약 15:1까지(예를 들어, 약 10:1)의 산화물:질화물 에칭 비율을 나타내도록 설정될 수 있다. 이러한 예들에서, 제1 플라즈마에 워크 피스를 노출하는 것은 워크 피스로부터 질화물보다 산화물을 더 많이 제거하기 위해 적합할 수 있다. 대안적으로, 제1 플라즈마 가스 흐름의 케미스트리는 제1 플라즈마가 비교적 낮은 산화물 에칭 속도, 비교적 높은 질화물 에칭 속도, 및 1:1 초과의 수에서부터 약 1:1.4까지의 범위의 산화물:질화물 에칭 비율을 나타내도록 설정될 수 있다. 이러한 예들에서, 제1 플라즈마에 워크 피스를 노출하는 것은 워크 피스로부터 산화물보다 질화물을 더 많이 제거하기 위해 적합할 수 있다.
이것을 고려하여, 일부 실시예들에서 여기에 설명된 플라즈마들이 FINFET와 같은, 마이크로일렉트로닉 디바이스의 형성 중에 에칭 공정들에 사용될 수 있을 때와 같이, 산화물/질화물 제거 속도 및 산화물:질화물 비율을 미세 조정하는 것이 바람직할 수 있다. 이것을 고려하여, 블록 104에 의거하여 플라즈마 가스 흐름 케미스트리에 대한 조정이 예를 들어, 제1 플라즈마의 산화물/질화물 제거의 속도 및/또는 산화물:질화물 에칭 속도를 조정하도록 요구되는 것이 결정될 수 있다.
이러한 예들에서, 방법은 제1 플라즈마 가스 흐름의 성분들 중 하나 이상의 성분의 유량들이 수정된 제1 플라즈마 가스 흐름을 생성하도록, 위에 논의된 바와 같이 조정될 수 있는 블록 105로 진행할 수 있다. 방법은 다음에 (상이한 산화물/질화물 에칭 특성들을 갖는) 수정된 제1 플라즈마가 발생될 수 있고 워크 피스가 수정된 제1 플라즈마 내의 반응 종들에 노출되는 블록 102에 루프백할 수 있다. 방법은 다음에 블록들 103 및 104로 다시 진행할 수 있다.
블록들 102-105는 원하는 플라즈마 가스 흐름(또는 플라즈마 가스 흐름들의 세트)을 갖는 모든 에칭 동작들이 수행될 때까지 반복할 수 있다. 일부 실시예들에서, 블록들 102 내지 105는 1 내지 약 15번 재반복될 수 있다. 이러한 반복들 중 어느 하나 동안에 블록 102에 의거하여 생성된 플라즈마는 이러한 반복들 중 어느 다른 것에 의해 생성된 플라즈마들 중 하나 이상과 동일하거나 상이할 수 있다.
예로서, 블록들 102 내지 105는 워크 피스 상에서 산화물 헤비 또는 질화물 헤비 에칭 동작들을 수행하기 위해 각각 적합한 플라즈마들을 생성하도록 설계된 플라즈마 가스 흐름들로 1 내지 12번 재반복될 수 있다. 이러한 반복들 중 어느 하나에 의거하여 플라즈마에 의해 나타난 산화물:질화물 에칭 비율은 이러한 반복들 중 하나 또는 어느 다른 것의 조합에서 사용된 플라즈마들에 의해 나타난 산화물:질화물 에칭 비율과 동일할 수 있다. 유사하게, 이러한 반복들 중 어느 하나에 의거하여 플라즈마에 의해 나타난 산화물 및/또는 질화물 에칭 속도는 이러한 반복들 중 하나 또는 어느 다른 것의 조합에서 사용된 플라즈마들에 의해 나타난 산화물 및/또는 질화물 에칭 속도와 동일하거나 상이할 수 있다. 제한 없이, 블록들 102 내지 105에 의거한 동작들은 워크 피스 상에서 산화물 헤비 에칭 동작들을 수행하기 위해 적합한 플라즈마들로 1 내지 6번 반복된다.
제1 플라즈마 가스 흐름 케미스트리에 대한 조정이 요구되지 않으면(또는 제1 플라즈마로의 단지 한번의 에칭 동작이 수행되면), 방법은 블록 106으로 진행할 수 있다. 그 블록에 의거하여, 대안적인 에칭 케미스트리(대안적인 에칭)로의 전이가 이루지는 지에 대한 결정이 이루어질 것이다. 예로서, 블록 106에 의거하여 블록 102에 의거하여 수행된 에칭 동작(들)의 유형에 따라, 산화물 헤비 에칭으로부터 질화물 헤비 에칭으로의 또는 그 반대로의 전환에 대한 결정이 이루어질 수 있다. 그렇지 않다면, 방법은 에칭이 계속되어야 하는지에 대한 결정이 이루어질 수 있는 블록 107로 진행할 수 있다. 그렇다면, 방법은 블록 102로 루프백할 수 있다. 그렇지 않다면, 방법은 블록 115로 진행하여 종료할 수 있다.
대안적인 에칭으로의 전이가 이루어져야 한다면, 방법은 블록 106으로부터 NH3, NF3, H2의 유량들이 블록 102에서의 제1 플라즈마의 생성과 관련하여 위에 논의된 것과 동일한 방식으로 제2 플라즈마 내로 (블록 109에 의거하여) 점화될 수 있는 제2 플라즈마 가스 흐름을 생성하기 위해 조정될 수 있는 블록 108로 진행할 수 있다.
일부 실시예들에서 제2 플라즈마 가스 흐름의 유량들은 바람직하게는 제2 플라즈마가 산화물 헤비 에칭 동작들 또는 질화물 헤비 에칭 동작들을 수행하기 위해 적합하도록 블록 108에 의거하여 설정된다. 예를 들어, 블록 102에 의거한 제1 플라즈마가 산화물 헤비 에칭 동작들에 적합한 경우에, 제2 플라즈마는 질화물 헤비 에칭 동작들(예를 들어, 1:1 초과의 수에서부터 약 1:1.4까지의 범위의 산화물:질화물 에칭 비율)에 적합할 수 있다. 마찬가지로 블록 102에 의거한 제1 플라즈마가 질화물 헤비 에칭 동작들에 적합한 경우에, 제2 플라즈마는 산화물 헤비 에칭 동작들(예를 들어, 1 초과의 수:1에서부터 약 15:1까지(예를 들어, 약 10:1)의 범위의 산화물:질화물 에칭 비율)에 적합할 수 있다.
이 점에서 방법은 제2 플라즈마가 블록 108에 의거하여 설정된 제2 플라즈마 가스 흐름 케미스트리를 사용하여 발생되는 블록 109로 진행할 수 있다. 워크 피스의 에칭은 다음에 제2 플라즈마 내의 활성 종들에 워크 피스를 노출함으로써 진행할 수 있다. 이러한 노출은 블록 102와 관련하여 위에 논의된 바와 같이 제1 플라즈마에의 워크 피스의 노출과 실질적으로 동일한 방식으로 일어날 수 있다. 제한 없이, 여기에 설명된 제2 플라즈마에의 워크 피스의 노출은 바람직하게는 원격 플라즈마 챔버에서 일어나고, 여기서 제1 플라즈마의 활성 종들은 원격 소스로부터 생성된다.
방법은 다음에, 워크 피스가 제2 플라즈마에의 노출에 의해 생성된 에칭 부산물을 제거하기 위해 어닐링될 수 있는 블록 110으로 진행할 수 있다. 블록 110에 의거한 어닐링은 블록 103과 관련하여 위에 설명된 것과 유사한 방식으로 동일하게 수행될 수 있다. 즉, 워크 피스는 에칭 부산물을 제거하거나 실질적으로 제거하기에 충분한 온도에서 및 시간 동안, 예를 들어, 약 90 내지 100℃에서 약 30 내지 120초 동안과 같은 예를 들어, 약 80 내지 120℃에서 약 15초 내지 300초 동안 어닐링될 수 있다. 제한 없이, 블록 110에 의거한 어닐링은 바람직하게는 인 시튜, 즉 워크 피스가 플라즈마 챔버 내에 남아 있으면서 수행된다.
에칭 부산물의 제거 전이나 후에, 에칭 진행의 모니터링은 블록 103에 대해 위에 주목된 것들과 같이, 적합한 기술을 사용하여 워크 피스의 표면을 검사함으로써 수행될 수 있다. 이러한 모니터링의 한가지 목적은 제1 및 제2 플라즈마들에의 워크 피스의 노출이 원하는 에칭 목표를 달성했는지를 결정하는 것일 수 있다. 에칭 목표들의 비제한적인 예들은 원하는 구조들의 완전한 형성, 특정된 양의 산화물 및/또는 질화물의 제거, 또 하나의 에칭 목표(예를 들어, 디바이스 설계 규격들), 이들의 조합들 등을 포함한다.
블록 111에 의거하여, 에칭 목표가 달성되었는지에 대한 결정이 이루어질 수 있다. 그렇지 않다면, 방법은 제2 플라즈마 가스 흐름 케미스트리에 대한 조정이 이루어지는 대한 결정이 이루어질 수 있는 블록 112로 진행할 수 있다. 이 수정의 한가지 목적은 블록 109에 의거하여 생성된 플라즈마가 산화물 및/또는 질화물을 에칭하는 속도뿐만 아니라, 이러한 플라즈마에 의해 나타난 산화물:질화물 에칭 비율을 조정하는 것일 수 있다. 플라즈마 케미스트리에 대한 조정이 이루어지지 않으면 방법은 에칭이 계속되어야 하는지에 대한 결정이 이루어질 수 있는 블록 114로 진행할 수 있다. 그렇다면, 방법은 블록 109로 루프백할 수 있다. 그렇지 않다면, 방법은 블록 115로 진행하여 종료할 수 있다.
제2 플라즈마 가스 케미스트리가 조정되어야 하는지가 블록 112에 의거하여 결정되면 방법은 제2 플라즈마 가스 케미스트리가 블록 105에 의거하여 제1 플라즈마 가스 케미스트리의 조정과 관련하여 위에 설명된 것과 동일한 방식으로 수정될 수 있는 블록 113으로 진행할 수 있다. 그러므로 제2 플라즈마 가스 케미스트리가 어떻게 수정될 수 있는지의 상세한 설명은 상세히 재반복되지 않는다. 일반적으로, 제2 플라즈마 가스 흐름 내의 NH3, H2 및 NF3의 유량은 원하는 산화물 에칭 속도, 질화물 에칭 속도, 및 산화물:질화물 에칭 비율을 달성하도록 조정될 수 있다.
상기 논의에 따라, 제2 플라즈마 가스 흐름의 수정은 수정된 제2 플라즈마 가스 흐름들을 생성하도록 이루어질 수 있고, 결국 수정된 제2 플라즈마들을 발생할 수 있다. 제2 플라즈마가 산화물 헤비 에칭 동작들에 적합한 경우에, 수정된 제2 플라즈마는 또한 산화물 헤비 에칭 동작들에 적합할 수 있다. 마찬가지로 제2 플라즈마가 질화물 헤비 에칭 동작들에 적합한 경우에, 수정된 제2 플라즈마는 또한 질화물 헤비 에칭 동작들에 적합할 수 있다. 제2 플라즈마 가스 흐름 케미스트리가 수정될 때 공정은 워크 피스가 수정된 제2 플라즈마 가스 흐름으로부터 발생된 수정된 제2 플라즈마에 노출될 수 있는 블록 109로 복귀할 수 있다.
블록들 102-106과 마찬가지로, 블록들 109-113은 원하는 제2 플라즈마 가스 흐름(또는 제2 플라즈마 가스 흐름들의 세트)을 갖는 모든 에칭 동작들이 수행될 때까지 반복될 수 있다. 일부 실시예들에서, 블록들 109 내지 113은 1 내지 약 15번 재반복될 수 있다. 이러한 반복들 중 어느 하나 동안에 블록 109에 의거하여 생성된 플라즈마는 이러한 반복들 중 어느 다른 것에 의해 생성된 플라즈마들 중 하나 이상과 동일하거나 상이할 수 있다.
어느 경우에나, 에칭 목표가 도달되거나 에칭이 계속되지 않는다는 결정이 블록 114에 의거하여 이루어질 때, 방법은 블록 115로 진행하여 종료할 수 있다.
상기로부터 알 수 있는 바와 같이, 본 개시내용의 기술들은 하나 또는 복수의 에칭 동작과 관련될 수 있는, 매우 신축성 있는 에칭 공정들의 사용을 가능하게 할 수 있다. 각각의 에칭 동작은 플라즈마의 산화물 에칭 속도, 질화물 에칭 속도, 및 산화물:질화물 에칭 비율 중 하나 이상을 조정하도록 수정될 수 있는, 플라즈마 가스 흐름으로부터 발생된 플라즈마를 사용하여 수행될 수 있다. 결과적으로, 여기에 설명된 기술들은 산화물 및 질화물을 매우 신축적인 방식으로 에칭하는 데 사용될 수 있는 다단계 에칭 동작을 연구실 기술자들이 설계하게 할 수 있다. 아래에 상세히 설명되는 바와 같이, 이 신축성은 FINFET들, 특히, 비교적 높고 비교적 낮은 핀 피치만큼 분리된 네스트된 핀들을, 단독으로 또는 분리된 핀들과 조합하여 포함하는 FINFET들과 같은 마이크로일렉트로닉 디바이스들의 제조 동안에 사용될 수 있는 것들과 같이, 리세스 에칭 동작들의 수행에 있어서 상당히 유용할 수 있다.
상기를 고려하여, 본 개시내용의 다른 양태는 FINFET들과 같은 비평면 트랜지스터들을 포함하지만 이들로 제한되지 않는 비평면 마이크로일렉트로닉 디바이스들(비평면 디바이스들)을 제조하는 방법들에 관한 것이다. 이러한 비평면 디바이스들은 FINFET 또는 다른 마이크로일렉트로닉 디바이스에서 사용될 수 있는 것과 같은 하나 이상의 핀형 구조를 포함할 수 있다. 본 기술 분야에서 아는 바와 같이, FINFET 내의 핀들의 조성 및 피치(간격)는 상당히 변화할 수 있다.
예로서, 핀들은 반도체 기판(예를 들어, 실리콘 또는 게르마늄 웨이퍼)을 에칭함으로써 제조될 수 있다. 대안적으로 또는 부가적으로, SiGe, 실리콘과 게르마늄의 교호하는 층들, Ⅲ-Ⅴ 반도체들(예를 들어, InP, InAs 등)과 같은 하나 이상의 재료를 포함하는 핀들은 그 위에 하나 이상의 핀들을 형성하도록 기판 상에 퇴적 또는 성장될 수 있다.
이러한 핀들의 측방향 간격(즉, 핀 피치)은 상당히 변화할 수 있고, 한 핀의 에지로부터 인접한 핀의 에지까지 측정된 바와 같이, 약 5㎚ 내지 약 100㎚의 범위일 수 있다. 일부 실시예들에서, 핀들의 적어도 일부는 약 50㎚ 미만의 핀 피치만큼 분리된다. 다른 실시예들에서, 핀들의 적어도 일부는 약 50㎚ 미만의 핀 피치만큼 분리될 수 있는 반면, 다른 핀들은 100㎚ 또는 심지어 200㎚보다 큰 것과 같이, 50㎚보다 큰 핀 피치만큼 분리될 수 있다. 그러므로 예를 들어 본 개시내용에 따른 FINFET는 하나 이상의 분리된 핀(즉, 비교적 큰 핀 피치를 갖는 핀들)뿐만 아니라, 복수의 "네스트된" 핀(즉, 비교적 낮은 핀 피치를 갖는 핀들)을 포함할 수 있다. 그러므로 제1 쌍의 핀들의 핀 피치는 동일한 FINFET 내의 제2 쌍의 핀들의 핀 피치와 상이할 수 있다.
본 기술 분야에서 또한 아는 바와 같이, 다양한 코팅들이 FINFET와 같은, 비평면 마이크로일렉트로닉 디바이스의 핀들에 성장 및/또는 도포될 수 있다. 예를 들어, 핀을 형성하는 데 사용된 재료가 산소와 반응할 때, 네이티브 산화물은 핀이 산소에 예를 들어, 공기에 노출될 때 그 표면에 형성할 수 있다. 일부 실시예들에서 여기에 설명된 비평면 디바이스들의 핀들은 실리콘을 포함하고, 네이티브 실리콘 산화물의 층은 이러한 핀들의 표면 상에 존재한다.
대안적으로 또는 부가적으로, 산화물, 질화물 또는 이들의 조합들의 하나 이상의 층이 비평면 디바이스 내의 각각의 핀에 도포될 수 있다. 이러한 층들은 본 기술 분야에 공지된 다양한 목적들에 도움이 될 수 있다. 예를 들어, 산화물 및 질화물 층들은 핀들을 서로 분리시키는 역할을 할 수 있다. 대안적으로 또는 부가적으로, 이러한 층들은 예를 들어, 핀 밖으로의 도펀트 재료의 확산을 방지하기 위한 확산 장벽으로서 기능할 수 있다.
위에 주목된 것들과 같은 비평면 디바이스들은 핀의 부분을 노출하기 위해 희생 재료(예를 들어, 산화물) 및 상기 언급된 산화물 및 질화물 층들을 리세스 에칭하는 것을 포함하는 방법들에 의해 제조될 수 있다. 핀 재료가 산화물 및 질화물 층들 위로 연장되는 정도를 여기서는 "핀 높이", "목표 핀 높이", 또는 TFH라고 한다. 배경 설명에서 설명된 바와 같이, 질산 및 불산 기반 웨트 에천트들은 희생 재료 및 산화물 및 질화물 층들을 리세스할 수 있다. 그러나, 이러한 에천트들이 산화물 및 질화물을 제거하는 속도는 핀 피치, 핀 높이, 및 잠재적으로 다른 요인들뿐만 아니라, 재료 조성에 따라 변화한다.
결과적으로, 이러한 에천트들이 비교적 높고 비교적 낮은 핀 피치를 갖는 복수의 핀을 갖는 비평면 디바이스를 제조하기 위해 리세스 에칭을 수행하는 데 사용될 때 균일한 핀 높이를 갖는 핀들을 제조하는 것은 어렵거나 불가능하다. 이것은 목표 핀 높이가 약 35㎚를 초과하고, 핀 피치가 약 50㎚ 미만인 예들에서 특히 그렇다. 이 문제는 형성될 비평면 디바이스가 비교적 큰 핀 피치를 갖는 핀들뿐만 아니라, 약 50㎚ 미만의 핀 피치를 갖는 핀들을 포함할 때 심해진다.
질산 및 불산 기반 웨트 에천트들은 또한 희생 재료가 에천트에 노출되는 정도에 따라, 상이한 속도들로 희생 재료를 에칭할 수 있다. 예를 들어, 이러한 웨트 에칭 케미스트리들은 비교적 느린 속도로 비교적 작은 핀 피치(예를 들어, 약 50㎚ 이하)를 갖는 핀들 사이의 제1 영역 내의 희생 재료를 에칭할 수 있지만, 더 높은 속도로 비교적 큰 핀 피치(예를 들어, 약 50㎚보다 큼)를 갖는 핀들 사이의 제2 영역 내의 희생 재료를 에칭할 수 있다. 결과적으로, 희생 재료가 동일한 웨트 에천트에 노출되더라도, 제2 필드 내의 희생 재료의 상부 표면은 제1 필드 내의 희생 재료의 상부 표면보다 낮을 수 있다. 어느 한 필드 내의 희생 재료의 상부 표면이 인접한 핀 상의 질화물 층보다 상당히 낮으면, 디바이스의 고장이 발생할 수 있다.
바꾸어 말하면, 핀 상에 남아 있는 질화물 층이 인접한 필드 내의 희생 재료의 상부 표면 위로 상당히 연장되면, 디바이스의 고장이 발생할 수 있다. 이와 관련하여, 질화물 층의 상부 부분이 인접한 필드 내의 희생 재료의 상부 표면 위로 5㎚보다 크면 질화물 층은 희생 재료의 상부 표면 위로 상당히 연장되는 것으로 고려될 수 있다. 제한 없이, 여기에 설명된 비평면 디바이스들은 핀 피치가 약 50㎚ 미만이고 핀 높이가 약 35㎚보다 클 때에도, 바람직하게는 각각의 핀 상의 질화물 층이 인접한 필드 내의 희생 재료의 상부 표면 위로 2㎚ 미만으로 연장되도록 형성된다.
예시의 목적을 위해, 본 개시내용은 이제 여기에 설명된 플라즈마 에칭 기술들을 사용하여 FINFET와 같은 비평면 디바이스를 형성하는 방법의 한 예를 설명하는 것으로 진행할 것이다. 그러므로 본 개시내용에 따른 복수의 핀을 포함하는 비평면 디바이스의 제조를 단계적으로 도시한 도 2a-2c가 참조된다. 도 2a-2c의 도시들이 임의의 적합한 비평면 디바이스의 제조에 적용할 수 있지만, 이러한 도시들은 특히 예를 들어, 워크 피스(200)로부터 FINFET를 형성하는 데 사용될 수 있는 리세스 에칭 공정을 단계적으로 도시한 것에 적용하는 것으로 이해될 수 있다.
도 2a에 도시한 바와 같이, 워크 피스(200)는 마이크로일렉트로닉 디바이스의 제조에 사용될 수 있는 임의의 적합한 기판일 수 있는, 기판(201)을 포함할 수 있다. 기판(201)으로서 사용될 수 있는 재료들의 비제한적인 예들은 실리콘, 실리콘 온 절연체, 게르마늄, 금속들, SiGe, Ⅲ-Ⅴ 반도체 재료들, 이들의 조합들 등을 포함한다. 제한 없이, 기판(201)은 바람직하게는 실리콘으로부터 형성된다.
워크 피스(200)는 핀(2011), 핀(2012), 및 핀(201y)과 같은 복수의 핀을 더 포함할 수 있고, 여기서 y는 3 이상의 정수이다. 핀들(2011, 2012, 201y)은 위에 주목된 바와 같이 기판(201)을 에칭함으로써 형성될 수 있다. 대안적으로, 핀들(2011, 2012, 201y) 중 하나 이상은 본 기술 분야에 공지된 임의의 적합한 공정을 사용하여 기판(201) 상에 성장될 수 있다. 제한 없이, 핀들(2011, 2012, 201y) 중 하나 이상은 실리콘, 게르마늄, SiGe, Ⅲ-Ⅴ 반도체 재료들, 이들의 조합들 등으로부터 형성될 수 있다. 제한 없이, 핀들(2011, 2012, 201y)은 바람직하게는 그들 중 어느 것이 기판(201) 상에 성장되거나 그렇지 않으면 퇴적될 수 있는, SiGe 또는 Si 및 Ge의 층들로부터 형성된다.
핀들(2011, 2012, 201y) 중 어느 하나 또는 모두는 본 기술 분야에 공지된 임의의 적합한 공정을 사용하여, 하나 이상의 n 또는 p형 도펀트로 도핑될 수 있다. 적합한 n형 도펀트의 한 예는 인이고, 적합한 p형 도펀트의 한 예는 붕소이다. 물론, 다른 p 및/또는 n형 도펀트들이 사용될 수 있다. 이러한 도펀트들의 농도는 본 기술 분야에서 일반적으로 이해되는 바와 같이, 폭넓게 변화할 수 있다.
도 2a의 실시예에서, 핀들(2021, 2022)은 네스트된 핀들로서 도시된다. 즉, 이러한 핀들은 비교적 작은 핀 피치, FP1만큼 서로 측방향으로 이격된 것으로 도시된다. FP1은 네스트된 핀들을 형성하기 위한 임의의 적합한 핀 피치일 수 있다. 제한 없이, FP1은 바람직하게는 약 40㎚, 약 30㎚, 약 20㎚, 또는 심지어 약 10㎚ 이하와 같은, 약 50㎚ 이하이다. 핀들(2021, 2022)의 공간은 그 사이의 제1 필드(Ⅰ)를 정의한다. 도시된 실시예에서, 핀(2011)의 우측은 핀(2012)으로 네스트되지만, 다른 핀은 핀(2011)의 좌측에 도시되지 않는다. 이 도시는 예시적이고, 추가의 네스트되거나 분리된 핀들이 (핀(2011)의 좌측에 또는 그 이외에) 존재할 수 있다는 것을 이해하여야 한다.
예시의 목적을 위해 도 2a는 워크 피스(200)가 핀(202y)을 포함하고, 핀들(2022 및 202y)이 비교적 큰 핀 피치, FP2만큼 측방향으로 이격된 실시예를 또한 도시한다. 그러므로 핀(202y)은 그들 중 하나 이상이 비평면 디바이스에서 사용될 수 있는, 분리된 핀에 대응하는 것으로 이해될 수 있다. FP2는 하나 이상의 분리된 핀을 위한 임의의 적합한 피치일 수 있다. 제한 없이, FP2는 바람직하게는 75㎚보다 크고, 100㎚보다 크고, 또는 그 이상과 같이 50㎚보다 크다.
도 2a에 더 도시한 바와 같이, 워크 피스(200)는 핀들(2021, 2022, 202y)의 표면 위에 배치될 수 있는, 네이티브 산화물 층(204)을 포함할 수 있다. 예시의 목적을 위해 네이티브 산화물 층(204)은 이러한 핀들의 측면들 및 상부 표면 상에 컨포멀 층으로서 도시된다. 이 도시는 예시적이고, 네이티브 산화물 층(204)은 핀들(2021, 2022, 202y) 중 하나 이상 상의 비컨포멀층으로서 존재할 수 있다는 것을 이해하여야 한다. 더구나 핀들(2021, 2022, 및 202y)을 형성하는 데 사용된 재료들이 반응하지 않는 예들에서, 네이티브 산화물 층(204)은 존재하지 않을 수 있다. 일부 실시예들에서, 네이티브 산화물 층(204)은 SiO2와 같은, 실리콘 산화물의 컨포멀 층이다. 이러한 실시예들에서, 핀들(2021, 2022, 및 202y)은 실리콘 함유 재료에 의해 적어도 부분적으로 형성될 수 있다.
워크 피스(200)는 산화물 층(205)을 더 포함할 수 있다. 도 2a의 실시예에서, 산화물 층(205)은 제1 영역 Ⅰ 및 제2 영역 Ⅱ 내에뿐만 아니라, 핀들(2021, 2022, 및 202y)의 측면 및 상부 표면들 상에 존재하는 컨포멀 층으로서 도시된다. 물론, 산화물 층(205)은 핀들(2021, 2022, 202y)의 측면 및 상부 표면들 상에만 있는 컨포멀 또는 비컨포멀 층과 같은, 또 하나의 구성으로 존재할 수 있다.
산화물 층(205)은 임의의 적합한 산화물 재료로부터 형성될 수 있다. 이러한 재료들의 비제한적인 예들은 실리콘 산화물, 실리케이트, 탄소 도핑된 산화물, 스핀 온된 글래스, 및 이들의 조합들을 포함한다. 제한 없이, 산화물 층(205)은 바람직하게는 붕소 또는 인과 같은, 하나 이상의 n 또는 p형 도펀트들로 도핑된 실리케이트 글래스이다. 일부 실시예들에서, 산화물 층(205)은 핀들(2021, 2022, 및 202y)로부터 도펀트의 이동을 방지하기 위한 확산 장벽 층으로서 기능할 수 있다.
산화물 층(205)의 두께는 폭넓게 변화할 수 있다. 예를 들어, 산화물 층(205)의 두께는 약 10-50옹스트롬의 범위일 수 있다. 제한 없이, 산화물 층(205)의 두께는 바람직하게는 약 20옹스트롬으로부터의 범위이다.
워크 피스(200)는 질화물 층(206)을 더 포함할 수 있다. 도 2a의 실시예에서, 질화물 층(206)은 산화물 층(205) 상에 존재하는 컨포멀 층으로서 도시된다. 그러므로 질화물 층(206)은 산화물 층(205)과 동일한 기판(201) 및 핀들(2021, 2022, 및 202y)의 표면들 위로 연장될 수 있다. 물론, 질화물 층(206)은 핀들(2021, 2022, 202y)(또는 그 위의 산화물 층(205))의 측면 및 상부 표면들 상에만 있는 컨포멀 또는 비컨포멀 층과 같은, 또 하나의 구성으로 존재할 수 있다.
질화물 층(206)은 천이 금속 질화물들 및 산질화물들을 포함하는, 임의의 적합한 질화물 재료로부터 형성될 수 있다. 질화물 층(206)을 형성하는 데 사용될 수 있는 적합한 재료들의 비제한적인 예들은 실리콘 질화물 및 실리콘 산질화물을 포함한다. 제한 없이, 질화물 층(206)은 바람직하게는 실리콘 질화물이다. 어느 경우에나, 질화물 층(206)은 붕소 또는 인과 같은, 하나 이상의 n 또는 p형 도펀트들로 도핑될 수 있다. 일부 실시예들에서, 질화물 층(206)은 핀들(2021, 2022, 및 202y)로부터 도펀트의 이동을 방지하기 위한 확산 장벽 층으로서 (단독 또는 산화물 층(205)와 함께) 기능할 수 있다.
질화물 층(206)의 두께는 폭넓게 변화할 수 있다. 예를 들어, 질화물 층(206)의 두께는 약 10-70옹스트롬의 범위일 수 있다. 제한 없이, 산화물 층(206)의 두께는 바람직하게는 약 50옹스트롬으로부터의 범위이다.
도 2a에 더 도시한 바와 같이, 워크 피스(200)는 희생 산화물(203)을 포함할 수 있다. 도시한 바와 같이, 희생 산화물(203)은 그것이 영역들 Ⅰ 및 Ⅱ를 채우고 핀들(2021, 2022, 및 202y)이 그 안에 매립되도록 기판(201) 상에 (또는 보다 특정적으로, 질화물 층(205) 상에) 배치될 수 있다. 희생 산화물(203)은 그것이 여기에 설명된 플라즈마들에 의해 에칭될 수 있고, 핀들(2021, 2022, 및 202y)을 서로 분리시키도록 기능할 수 있는 한, 본 기술 분야에 공지된 임의의 적합한 희생 산화물일 수 있다. 일부 실시예들에서, 희생 산화물(203)은 스핀 온된 글래스와 같은 실리콘 산화물 또는 실리케이트이다. 물론 다른 산화물들이 희생 산화물(203)로서 사용될 수 있다.
FINFET과 같은 비평면 디바이스의 제조 동안에, 위에 설명된 플라즈마 에칭 공정들은 핀들(2021, 2022, 및 202y)의 적어도 일부를 노출하도록, 희생 산화물(203)의 부분들을 리세스하는 데 사용될 수 있다. 이 개념은 본 개시내용에 따른 하나 이상의 플라즈마 에칭 동작에의 노출 후의 워크 피스를 도시한, 도 2b에 도시된다.
도 2b의 구조를 제조하기 위해서, 도 2a의 워크 피스(200)는 플라즈마 처리 챔버 내에 배치되어, 희생 산화물(203)의 적어도 일부를 제거하도록 본 개시내용에 따른 하나 이상의 플라즈마 에칭 공정으로 처리될 수 있다. 일부 실시예들에서, 워크 피스(200)의 초기 에칭은 워크 피스(200) 상에서 산화물 헤비 에칭 동작들을 수행하기 위해 적합한 플라즈마(들)를 생성하도록 구성된 하나 이상의 플라즈마 가스 흐름을 사용하여 진행할 수 있다.
예를 들어, 워크 피스(200)의 처리는 핀들(2021, 2022, 및 202y)의 적어도 일부를 노출하도록 희생 산화물(203)의 벌크 제거로 시작될 수 있다. 희생 산화물(203)의 벌크 제거는 여기에 설명된 플라즈마 에칭 기술들을 사용하여 도 2a의 워크 피스(200) 상에서 하나 또는 다수의 산화물 헤비 에칭 사이클을 수행함으로써 수행될 수 있다. 따라서, 이러한 사이클들은 1 초과의 수:1인 산화물:질화물 에칭 비율을 나타내는 하나 이상의 플라즈마의 반응 종들에 도 2a의 워크 피스(200)를 노출하는 것을 포함할 수 있다. 이러한 프라즈마의 한 예는 약 10sccm NF3, 65sccm NH3, 및 130sccm H2를 포함하는 제1 플라즈마 가스 흐름에 20-50W의 RF 전력을 인가함으로써 생성된 플라즈마를 포함한다.
이러한 산화물 헤비 에칭 사이클(들) 동안, 질화물 층(206)보다 상당히 많은 희생 산화물(203)이 이러한 플라즈마들에의 노출에 의해 워크 피스(200)로부터 제거될 수 있다. 이 개념은 질화물 층(205)보다 상당히 많은 희생 산화물(203)이 제거된 것을 도시한 도 2b에서 반영된다. 산화물 헤비 에칭 사이클 이후에 워크 피스(200)는 결과적인 에칭 부산물을 제거하기 위해 (예를 들어, 약 15-300초 동안 80-160℃에서) 어닐링될 수 있다.
필드들 1과 2는 크기가 상이하기 때문에, 위에 설명된 산화물 헤비 에칭 플라즈마(들)에 노출된 희생 산화물의 양은 상이할 수 있다. 이것은 산화물 헤비(또는 다른) 에칭들 동안 생성된 에칭 부산물이 영역 Ⅰ 내에서 증강할 수 있으므로, 에칭 동작이 진행함에 따라 영역 Ⅰ 내의 희생 산화물(203)과의 플라즈마로부터의 반응 종들의 접촉을 저해, 제한, 또는 방지하기 때문에, 영역 Ⅰ이 좁은(예를 들어, 약 50㎚ 미만) 예들에서 특히 그렇다. 결과적으로, 에칭 사이클 동안에 영역 Ⅰ로부터 제거된 희생 산화물(203)의 양은 영역 Ⅱ로부터 제거된 희생 산화물(203)의 양보다 적을 수 있다.
그러므로 주어진 산화물 헤비 에칭 사이클 후에, 영역 Ⅱ와 영역 Ⅰ의 산화물(203)의 높이의 차이가 존재할 수 있다. 명료성의 목적을 위해 이 높이 차이는 ΔTox1로서 참조되고, 도 2b에 도시된다. 산화물 헤비 에칭 사이클들의 수를 증가시키고/시키거나 에칭 시간을 감소시키면 ΔTox1을 감소 또는 심지어 제거할 수 있다. 이것은 복수의 비교적 짧은 산화물 헤비 에칭 사이클이 사용되는 경우에 특히 그러하고, 여기서 각각의 에칭 사이클 후에 워크 피스(200)는 에칭 부산물을 제거하도록 어닐링된다. 제한 없이, 하나 이상의 산화물 헤비 에칭 사이클의 수행 후의 ΔTox1은 바람직하게는 약 2㎚ 이하와 같이, 약 5㎚ 이하이다.
이 점에서 처리는 핀들(2021, 2022, 및 202y)을 더 노출하도록, 네이티브 산화물(204)(존재하는 경우), 산화물 층(205), 및 추가의 희생 산화물(203)의 적어도 일부를 제거하기 위해 적용될 수 있는, 하나 이상의 질화물 헤비 에칭 사이클에 워크 피스(200)를 노출함으로써 진행할 수 있다. 보다 특정적으로, 질화물 헤비 에칭 사이클(들)은 이러한 핀들이 원하는 목표 핀 높이(TFH)를 나타낼 때까지 핀들(2021, 2022, 및 202y)을 노출하기 위해 적용될 수 있다. TFH는 산화물 및 질화물 층들(205, 206) 위로 각각 연장되는 핀들(2021, 2022, 및 202y)의 높이에 대응할 수 있다. 제한 없이, TFH는 바람직하게는 약 35㎚ 이상이다.
예로서, 도 2b의 워크 피스는 1:1.4와 같은 1:1 초과의 수의 산화물:질화물 에칭 비율을 나타내는 하나 이상의 플라즈마의 반응 종들에 노출될 수 있다. 이러한 플라즈마의 한 예는 약 50sccm NF3, 0sccm NH3, 및 130sccm H2를 포함하는 플라즈마 가스 흐름에 20-50W의 RF 전력을 인가함으로써 발생될 수 있는 플라즈마를 포함한다. 상기 설명에 따라, 워크 피스(200)가 이러한 플라즈마들에 노출될 때 산화물 층(205) 및/또는 희생 산화물(203)보다 많은 양의 질화물 층(206)이 제거될 수 있다. 그러나, 이러한 플라즈마들은 어떤 산화물 에칭 속도를 여전히 나타내기 때문에, 산화물 층(205)의 적어도 일부는 제거될 수 있다.
제한 없이, 질화물 헤비 에칭 사이클들은 바람직하게는 핀들(2021, 2022, 및 202y)의 높이가 TFH와 동일하거나 실질적으로 동일할 때까지 적용된다. 도 2c에 도시한 바와 같이, 여기에 설명된 플라즈마 처리 기술들의 사용은 네스트되고 분리된 핀들이 노출될 때에도, 동일하거나 실질적으로 동일한 목표 핀 높이를 갖는 핀들을 제조하는 데 사용될 수 있다.
앞서 주목된 바와 같이, 산화물 헤비 에칭 동작 중에 필드들 Ⅰ과 Ⅱ로부터 제거된 희생 산화물(203)의 양은 필드들 Ⅰ과 Ⅱ의 상이한 크기 및 에칭 부산물의 증강으로 인해, 상이할 수 있다. 이 문제는 하나 이상의 질화물 헤비 에칭 사이클의 수행 중에 발생할 수 있다. 그러므로 주어진 질화물 헤비 에칭 사이클 후에, 영역 Ⅱ와 영역 Ⅰ 내의 산화물(203)의 높이의 차이가 존재할 수 있다.
명료성의 목적을 위해 이 높이 차이를 ΔTox2라고 하고, 도 2b에 도시된다. ΔTox1과 마찬가지로, ΔTox2는 질화물 헤비 에칭 사이클의 수를 증가시키고/시키거나 에칭 시간을 감소시킴으로써 감소 또는 심지어 제거될 수 있다. 이것은 복수의 비교적 짧은 질화물 헤비 에칭 사이클이 사용되는 경우에 특히 그러하고, 여기서 각각의 에칭 사이클 후에 워크 피스(200)는 에칭 부산물을 제거하도록 어닐링된다. 제한 없이, 하나 이상의 산화물 헤비 에칭 동작들의 수행 후의 ΔTox2는 바람직하게는 약 2㎚ 이하, 또는 심지어 약 0㎚와 같이, 약 5㎚ 이하이다.
ΔTox2는 또한 핀 상의 질화물 층(206)의 상부 표면이 인접한 필드 내의 희생 산화물(203)의 표면 위에 돌출하는 양과 상관할 수 있다. 이 개념은 도 2c에 도시되는데, 여기서 질화물 층(206)은 영역 Ⅱ 내의 희생 산화물(203)의 상부 표면 위에 돌출하는 것으로 도시된다. 일부 실시예들에서, ΔTox2 및 그래서, 질화물 층(206)이 인접한 영역 내의 희생 산화물(203)의 상부 표면 위에 돌출하는 정도를 제어하는 것이 바람직할 수 있다. 실제로, 질화물 층(206)이 희생 산화물(203) 위로 너무 멀리 돌출하면, 워크 피스(200)로부터 형성된 디바이스의 동작은 손상될 수 있다. 그러므로 일부 실시예들에서, 리세스 에칭의 종료 시에 질화물 층(206)은 산화물 층(203) 위로 2㎚ 이하, 또는 심지어 약 0㎚와 같이, 약 5㎚ 이하만큼 돌출할 수 있다.
알 수 있는 바와 같이, 여기에 설명된 기술들은 산화물 에칭 속도, 질화물 에칭 속도, 및 산화물:질화물 에칭 비율과 같은, 원하는 에칭 특성들을 나타낼 수 있는 플라즈마의 생성을 가능하게 할 수 있다. 이러한 플라즈마들을 생성하는 데 사용되는 플라즈마 가스 흐름들을 제어함으로써, 이들 에칭 특성들 중 하나 이상이 변화될 수 있다. 이것은 다양한 재료들을 제어된 방식으로 에칭할 수 있는 단일 또는 다단계 플라즈마 에칭 방법론들의 설계 및 사용을 가능하게 할 수 있다. 결과적으로, 이러한 방법론들은 특히 비교적 높고 비교적 좁고/좁거나 변화하는 피치만큼 이격된 핀들을 포함할 때, FINFET들과 같은 비평면 디바이스들의 제조에 유용할 수 있다. 실제로 도 2a-2c의 예에 의해 도시한 바와 같이, 여기에 설명된 기술들은 이러한 핀들의 일부 또는 모두가 약 50㎚ 이하의 핀 피치를 가질 때에도, 에칭 핀들을 35㎚보다 큰 목표 핀 높이로 리세스 에칭할 수 있는, 다단계 에칭 방법론의 설계 및 구현을 가능하게 할 수 있다.
따라서, 한 예시적인 실시예에서, 워크 피스 상의 산화물 및 질화물을 선택적으로 에칭하는 방법이 제공된다. 이 방법은 상기 산화물 및 질화물의 적어도 일부를 제1의 산화물:질화물 에칭 비율로 제거하기 위해 3불화 질소 가스(NF3), 암모니아 가스(NH3), 및 수소 가스(H2)를 포함하는 제1 플라즈마 가스 흐름의 반응 종들을 포함하는 제1 플라즈마에 상기 워크 피스를 노출하는 단계; 및 상기 산화물 및 상기 질화물의 적어도 일부를 제2의 산화물:질화물 에칭 비율로 제거하기 위해 NF3, NH3, 및 H2를 포함하는 제2 플라즈마 가스 흐름의 반응 종들을 포함하는 제2 플라즈마에 상기 워크 피스를 노출하는 단계를 포함하고, 상기 제1의 산화물:질화물 에칭 비율과 제2의 산화물:질화물 에칭 비율은 서로 상이하다.
또한, 다른 예시적인 실시예에서, 마이크로일렉트로닉 디바이스가 제공된다. 마이크로일렉트로닉 디바이스는 사이에 제1 필드를 정의하도록 50㎚ 이하의 핀 피치만큼 측방향으로 오프셋된 제1 핀 및 제2 핀; 상기 제1 핀 및 제2 핀의 적어도 일부 상에 배치된 컨포멀 산화물 층; 상기 제1 핀 및 제2 핀의 적어도 일부 상에 그리고 상기 컨포멀 산화물 층의 적어도 일부 상에 배치된 컨포멀 질화물 층; 및 적어도 상기 제1 필드 내에 배치된 희생 산화물 재료를 포함하고, 상기 제1 핀 및 제2 핀은 적어도 35㎚만큼 상기 컨포멀 산화물 및 질화물 층들 위로 연장되고; 상기 제1 핀 및 제2 핀 상의 상기 컨포멀 질화물 층은 상기 제1 필드 내의 상기 희생 산화물 재료의 상부 표면 위로 약 5㎚ 미만만큼 돌출한다.
여기서 이용된 용어들 및 표현들은 설명의 용어들로서 사용되고 제한되는 것은 아니고, 이러한 용어들 및 표현들의 사용으로 도시되고 설명된 특징들(또는 그 부분들)의 어떤 등가물들을 배제하려는 의도는 아니고, 다양한 수정들이 청구범위 내에서 가능하다는 것이 인식된다. 따라서, 청구범위는 모든 이러한 등가물들을 커버하는 것으로 의도된다. 다양한 특징들, 양태들, 및 실시예들이 여기에 설명되었다. 특징들, 양태들, 및 실시예들은 본 기술 분야의 통상의 기술자들에 의해 이해되는 바와 같이, 변형 및 수정뿐만 아니라 서로 조합된다. 그러므로, 본 개시내용은 이러한 조합들, 변형들, 및 수정들을 포함하는 것으로 고려되어야 한다.

Claims (25)

  1. 워크 피스(work piece) 상의 산화물 및 질화물을 선택적으로 에칭하는 방법으로서,
    상기 산화물 및 질화물의 적어도 일부를 제1의 산화물:질화물 에칭 비율(oxide : nitride etch ratio)로 제거하기 위해 3불화 질소 가스(NF3), 암모니아 가스(NH3), 및 수소 가스(H2)를 포함하는 제1 플라즈마 가스 흐름(plasma gas flow)의 반응 종들(reactive species)을 포함하는 제1 플라즈마에 상기 워크 피스를 노출하는 단계; 및
    상기 산화물 및 상기 질화물의 적어도 일부를 제2의 산화물:질화물 에칭 비율로 제거하기 위해 NF3, NH3, 및 H2를 포함하는 제2 플라즈마 가스 흐름의 반응 종들을 포함하는 제2 플라즈마에 상기 워크 피스를 노출하는 단계
    를 포함하고,
    상기 제1의 산화물:질화물 에칭 비율과 제2의 산화물:질화물 에칭 비율은 상이하고,
    상기 제1 플라즈마는 제1 인가된 전력으로 발생되고 상기 제2 플라즈마는 제2 인가된 전력으로 발생되고, 상기 방법은
    상기 제1 인가된 전력을 조정하여 상기 제1의 산화물:질화물 에칭 속도(oxide:nitride etch rate)를 조정하는 단계; 및
    상기 제2 인가된 전력을 조정하여 상기 제2의 산화물:질화물 에칭 속도를 조정하는 단계를 더 포함하는 방법.
  2. 제1항에 있어서, 상기 제1의 산화물:질화물 에칭 비율은 1 초과의 수:1에서부터 10:1까지의 범위이고, 상기 제2의 산화물:질화물 에칭 비율은 1 미만의 수:1에서부터 1:1.4까지의 범위인 방법.
  3. 제2항에 있어서, 상기 제1 플라즈마 가스 흐름은 5 내지 60sccm의 범위의 유량의 상기 NF3, 0 내지 100sccm의 범위의 유량의 상기 NH3, 및 100 내지 300sccm의 유량의 상기 H2를 포함하는 방법.
  4. 제3항에 있어서, 상기 제1 플라즈마 가스 흐름은 5 내지 40sccm의 범위의 유량의 상기 NF3, 65 내지 90sccm의 범위의 유량의 상기 NH3, 및 120 내지 150sccm의 유량의 상기 H2를 포함하는 방법.
  5. 제2항에 있어서, 상기 제2 플라즈마 가스 흐름은 30 내지 60sccm의 범위의 유량의 상기 NF3, 0 내지 100sccm의 범위의 유량의 상기 NH3, 및 100 내지 300sccm의 유량의 상기 H2를 포함하는 방법.
  6. 제5항에 있어서, 상기 제1 플라즈마의 가스 조성은 5 내지 40sccm의 범위의 유량의 상기 NF3, 65 내지 90sccm의 범위의 유량의 상기 NH3, 및 120 내지 150sccm의 유량의 상기 H2를 포함하는 방법.
  7. 제1항에 있어서, 상기 제1 플라즈마 가스 흐름 및 제2 플라즈마 가스 흐름은 각각 적어도 하나의 불활성 가스를 더 포함하는 방법.
  8. 제1항에 있어서,
    상기 제1 플라즈마에 상기 워크 피스를 노출함으로써 생성된 적어도 하나의 부산물(byproduct)을 제거하기 위해 상기 워크 피스를 어닐링(annealing)하는 단계; 및
    상기 제2 플라즈마에 상기 워크 피스를 노출함으로써 생성된 적어도 하나의 부산물을 제거하기 위해 상기 워크 피스를 어닐링하는 단계를 더 포함하는 방법.
  9. 삭제
  10. 제1항에 있어서, 상기 산화물은 실리콘 산화물, 실리케이트, 탄소 도핑된 산화물, 스핀 온된 글래스(spun on glass), 및 이들의 조합들로 이루어진 그룹으로부터 선택되는 방법.
  11. 제1항에 있어서, 상기 질화물은 실리콘 질화물, 실리콘 산질화물(silicon oxynitride), 및 이들의 조합들 중 적어도 하나를 포함하는 방법.
  12. 제1항에 있어서, 상기 워크 피스는 반도체 디바이스, 반도체 디바이스의 전구체, 또는 이들의 조합의 적어도 일부를 포함하는 방법.
  13. 제1항에 있어서, 상기 워크 피스는
    사이에 제1 필드를 정의하도록, 50㎚ 이하의 핀 피치(fin pitch)만큼 측방향으로 오프셋된 제1 핀 및 제2 핀;
    적어도 상기 제1 핀, 상기 제2 핀 상에 배치된 컨포멀 산화물 층(conformal oxide layer);
    상기 컨포멀 산화물 층 상에 배치된 컨포멀 질화물 층;
    상기 제1 핀 및 제2 핀을 매립(embed)하도록 상기 컨포멀 질화물 층 상에 그리고 상기 제1 필드 내에 배치된 희생 산화물 재료를 포함하는 방법.
  14. 제13항에 있어서,
    상기 제1 플라즈마에 상기 워크 피스를 노출하는 단계는 상기 제1 필드로부터 상기 희생 산화물 재료의 적어도 일부를 제거하여 상기 제1 핀 및 제2 핀의 적어도 일부를 노출하고;
    상기 제2 플라즈마에 상기 워크 피스를 노출하는 단계는 상기 컨포멀 산화물 층 및 질화물 층 위로 연장되는 상기 제1 핀 및 제2 핀의 높이가 35㎚보다 크도록 상기 제1 핀 및 제2 핀으로부터 상기 컨포멀 산화물 층 및 상기 컨포멀 질화물 층의 적어도 일부를 제거하는 방법.
  15. 제14항에 있어서, 상기 제2 플라즈마에 상기 워크 피스를 노출하는 단계 후에, 상기 제1 핀 및 제2 핀 상에 남아 있는 상기 컨포멀 질화물 층은 상기 제1 필드 내의 희생 산화물 재료의 상부 표면 위로 5㎚ 미만만큼 돌출하는 방법.
  16. 제14항에 있어서,
    상기 워크 피스는 상기 제2 핀과 제3 핀 사이에 제2 필드를 정의하도록 50㎚보다 큰 핀 피치만큼 상기 제2 핀으로부터 측방향으로 오프셋된 상기 제3 핀을 더 포함하고;
    상기 컨포멀 산화물 층은 적어도 상기 제3 핀 상에 더 배치되고;
    상기 희생 산화물 재료는 상기 제3 핀을 매립하도록 상기 컨포멀 질화물 층 상에 그리고 상기 제2 필드 내에 더 배치되는 방법.
  17. 제16항에 있어서,
    상기 제1 플라즈마에 상기 워크 피스를 노출하는 단계는 상기 제1 핀, 제2 핀 및 제3 핀의 적어도 일부를 노출하도록 상기 제1 필드 및 제2 필드로부터 상기 희생 산화물 재료의 적어도 일부를 제거하고;
    상기 제2 플라즈마에 상기 워크 피스를 노출하는 단계는 상기 컨포멀 산화물 층 및 질화물 층 위로 연장되는 상기 제1 핀, 제2 핀 및 제3 핀의 높이가 35㎚보다 크도록 상기 제1 핀, 제2 핀 및 제3 핀으로부터 상기 컨포멀 산화물 층 및 상기 컨포멀 질화물 층의 적어도 일부를 제거하는 방법.
  18. 제17항에 있어서, 상기 제2 플라즈마에 상기 워크 피스를 노출하는 단계 후에, 상기 제1 핀 및 제2 핀 상에 남아 있는 상기 컨포멀 질화물 층은 상기 제1 필드 내의 희생 산화물 재료 위로 5㎚ 미만만큼 돌출하고, 상기 제3 핀 상에 남아 있는 상기 컨포멀 질화물 층은 상기 제2 필드 내의 희생 산화물 재료 위로 5㎚ 미만만큼 돌출하는 방법.
  19. 제1항의 방법에 의해 형성된 마이크로일렉트로닉 디바이스(microelectronic device)로서,
    사이에 제1 필드를 정의하도록 50㎚ 이하의 핀 피치만큼 측방향으로 오프셋된 제1 핀 및 제2 핀;
    상기 제1 핀 및 제2 핀의 적어도 일부 상에 배치된 컨포멀 산화물 층;
    상기 제1 핀 및 제2 핀의 적어도 일부 상에 그리고 상기 컨포멀 산화물 층의 적어도 일부 상에 배치된 컨포멀 질화물 층;
    적어도 상기 제1 필드 내에 배치된 희생 산화물 재료; 및
    상기 제2 핀과 제3 핀 사이에 제2 필드를 정의하도록 50㎚보다 큰 핀 피치만큼 상기 제2 핀으로부터 측방향으로 오프셋된 상기 제3 핀
    을 포함하고,
    상기 컨포멀 산화물 층은 상기 제3 핀 상에 더 배치되고;
    상기 컨포멀 질화물 층은 상기 제3 핀의 적어도 일부 상에 그리고 상기 제3 핀 상의 컨포멀 산화물 층의 적어도 일부 상에 더 배치되고;
    상기 희생 산화물 재료는 상기 제2 필드 내에 더 배치되고;
    상기 제3 핀 상의 상기 컨포멀 질화물 층은 상기 제2 필드 내의 상기 희생 산화물 재료의 상부 표면 위로 5㎚ 미만만큼 돌출하고;
    상기 제1 핀 및 제2 핀은 적어도 35㎚ 만큼 상기 컨포멀 산화물 층 및 컨포멀 질화물 층 위로 연장되고;
    상기 제3 핀은 상기 컨포멀 산화물 층 및 컨포멀 질화물 층 위로 연장되고;
    상기 제1 핀 및 제2 핀 상의 상기 컨포멀 질화물 층은 상기 제1 필드 내의 상기 희생 산화물 재료의 상부 표면 위로 5㎚ 미만만큼 돌출하는 마이크로일렉트로닉 디바이스.
  20. 삭제
  21. 제19항에 있어서, 상기 제1 핀, 제2 핀, 및 제3 핀 상의 상기 컨포멀 질화물 층은 상기 제1 필드 및 제2 필드 내의 상기 희생 산화물 재료의 상부 표면 위로 5㎚ 미만만큼 돌출하는 마이크로일렉트로닉 디바이스.
  22. 제21항에 있어서, 상기 희생 산화물은 실리콘 산화물, 실리케이트, 탄소 도핑된 산화물, 스핀 온된 글래스, 및 이들의 조합들로 이루어진 그룹으로부터 선택되는 마이크로일렉트로닉 디바이스.
  23. 제22항에 있어서, 상기 질화물은 실리콘 질화물, 실리콘 산질화물, 및 이들의 조합들 중 적어도 하나를 포함하는 마이크로일렉트로닉 디바이스.
  24. 제19항에 있어서, 상기 마이크로일렉트로닉 디바이스는 비평면 트랜지스터인 마이크로일렉트로닉 디바이스.
  25. 삭제
KR1020167013776A 2013-12-27 2013-12-27 산화물 및 질화물 재료들을 선택적으로 에칭하는 기술들 및 이를 사용하여 형성된 제품들 KR102204711B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/078118 WO2015099789A1 (en) 2013-12-27 2013-12-27 Technologies for selectively etching oxide and nitride materials and products formed using the same

Publications (2)

Publication Number Publication Date
KR20160102163A KR20160102163A (ko) 2016-08-29
KR102204711B1 true KR102204711B1 (ko) 2021-01-19

Family

ID=53479448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167013776A KR102204711B1 (ko) 2013-12-27 2013-12-27 산화물 및 질화물 재료들을 선택적으로 에칭하는 기술들 및 이를 사용하여 형성된 제품들

Country Status (6)

Country Link
US (2) US20170004975A1 (ko)
EP (1) EP3087587A4 (ko)
KR (1) KR102204711B1 (ko)
CN (1) CN105765704B (ko)
TW (1) TWI544547B (ko)
WO (1) WO2015099789A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
CN106611710A (zh) * 2015-10-22 2017-05-03 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105702737B (zh) 2016-02-05 2019-01-18 中国科学院微电子研究所 连接有负电容的多栅FinFET及其制造方法及电子设备
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US20170345673A1 (en) * 2016-05-29 2017-11-30 Tokyo Electron Limited Method of selective silicon oxide etching
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US10515952B2 (en) 2017-08-04 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure and method for forming the same
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
KR102592872B1 (ko) * 2018-04-10 2023-10-20 삼성전자주식회사 반도체 장치
US11417534B2 (en) * 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
CN110957361B (zh) * 2018-09-26 2023-09-19 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10734245B2 (en) * 2018-10-19 2020-08-04 International Business Machines Corporation Highly selective dry etch process for vertical FET STI recess
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
TW202145344A (zh) * 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US20220157708A1 (en) * 2020-11-17 2022-05-19 Intel Corporation Vertical metal splitting using helmets and wrap-around dielectric spacers
US20240128089A1 (en) * 2022-10-18 2024-04-18 Tokyo Electron Limited Method to selectively etch silicon nitride to silicon oxide using water crystallization

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020132484A1 (en) 2001-03-13 2002-09-19 Macronix International Co., Ltd. Method for fabricating electrically insulating layers
US20030173675A1 (en) 2002-03-15 2003-09-18 Fujitsu Limited Semiconductor device, method of manufacturing the same, and phase shift mask
US20150079799A1 (en) 2013-09-17 2015-03-19 Applied Materials, Inc. Method for stabilizing an interface post etch to minimize queue time issues before next processing step

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461969B1 (en) * 1999-11-22 2002-10-08 Chartered Semiconductor Manufacturing Ltd. Multiple-step plasma etching process for silicon nitride
KR100521382B1 (ko) * 2003-06-30 2005-10-12 삼성전자주식회사 핀 전계효과 트랜지스터 제조 방법
US7087471B2 (en) 2004-03-15 2006-08-08 International Business Machines Corporation Locally thinned fins
TWI277210B (en) * 2004-10-26 2007-03-21 Nanya Technology Corp FinFET transistor process
US7544994B2 (en) * 2006-11-06 2009-06-09 International Business Machines Corporation Semiconductor structure with multiple fins having different channel region heights and method of forming the semiconductor structure
US8217435B2 (en) * 2006-12-22 2012-07-10 Intel Corporation Floating body memory cell having gates favoring different conductivity type regions
US8252696B2 (en) * 2007-10-22 2012-08-28 Applied Materials, Inc. Selective etching of silicon nitride
US20110065276A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
US9087870B2 (en) * 2013-05-29 2015-07-21 GlobalFoundries, Inc. Integrated circuits including FINFET devices with shallow trench isolation that includes a thermal oxide layer and methods for making the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020132484A1 (en) 2001-03-13 2002-09-19 Macronix International Co., Ltd. Method for fabricating electrically insulating layers
US20030173675A1 (en) 2002-03-15 2003-09-18 Fujitsu Limited Semiconductor device, method of manufacturing the same, and phase shift mask
US20150079799A1 (en) 2013-09-17 2015-03-19 Applied Materials, Inc. Method for stabilizing an interface post etch to minimize queue time issues before next processing step

Also Published As

Publication number Publication date
KR20160102163A (ko) 2016-08-29
EP3087587A1 (en) 2016-11-02
WO2015099789A1 (en) 2015-07-02
TWI544547B (zh) 2016-08-01
US10777421B2 (en) 2020-09-15
CN105765704A (zh) 2016-07-13
TW201533800A (zh) 2015-09-01
US20180005841A1 (en) 2018-01-04
CN105765704B (zh) 2019-02-19
US20170004975A1 (en) 2017-01-05
EP3087587A4 (en) 2017-08-02

Similar Documents

Publication Publication Date Title
KR102204711B1 (ko) 산화물 및 질화물 재료들을 선택적으로 에칭하는 기술들 및 이를 사용하여 형성된 제품들
KR102323389B1 (ko) 튜닝가능한 선택도를 갖는 등방성 실리콘 및 실리콘-게르마늄 에칭
KR101849499B1 (ko) 반도체 디바이스의 ｆｉｎ 구조물, 그 제조 방법, 및 반도체 디바이스의 활성 영역의 제조 방법
US20080286978A1 (en) Etching and passivating for high aspect ratio features
US11658037B2 (en) Method of atomic layer etching of oxide
EP1780780A2 (en) A plasma composition for the selective etching of high-k materials
TW202025297A (zh) 半導體結構及其製造方法
US10867795B2 (en) Method of etching hardmasks containing high hardness materials
US9780000B2 (en) Method for forming spacers for a transitor gate
US20160372568A1 (en) Method for forming spacers for a transistor gate
KR20080055708A (ko) 리세스 에칭 방법들
KR20200102952A (ko) 플라즈마 에칭 프로세스
JP4738194B2 (ja) エッチング方法及び半導体装置の製造方法
TW202201526A (zh) 基板處理用的側壁保護層形成
US10937659B2 (en) Method of anisotropically etching adjacent lines with multi-color selectivity
JP2008141125A (ja) 半導体装置及びその製造方法
KR100933809B1 (ko) 듀얼 게이트 산화막 형성 방법
CN113380709A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant