JP4738194B2 - エッチング方法及び半導体装置の製造方法 - Google Patents

エッチング方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP4738194B2
JP4738194B2 JP2006033083A JP2006033083A JP4738194B2 JP 4738194 B2 JP4738194 B2 JP 4738194B2 JP 2006033083 A JP2006033083 A JP 2006033083A JP 2006033083 A JP2006033083 A JP 2006033083A JP 4738194 B2 JP4738194 B2 JP 4738194B2
Authority
JP
Japan
Prior art keywords
etching
gas
silicon
layer
sige
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006033083A
Other languages
English (en)
Other versions
JP2007214390A (ja
Inventor
大輔 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shibaura Mechatronics Corp
Original Assignee
Shibaura Mechatronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shibaura Mechatronics Corp filed Critical Shibaura Mechatronics Corp
Priority to JP2006033083A priority Critical patent/JP4738194B2/ja
Publication of JP2007214390A publication Critical patent/JP2007214390A/ja
Application granted granted Critical
Publication of JP4738194B2 publication Critical patent/JP4738194B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、エッチング方法及び半導体装置の製造方法に関し、特にSi(シリコン)とSiGe(シリコンゲルマニウム)のヘテロ構造部分に対するエッチング方法及びこれを用いた半導体装置の製造方法に関する。
近年、MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)の高速動作を図るためにSi(シリコン)とSiGe(シリコンゲルマニウム)のヘテロ構造を有するものが提案されている。例えば、MOSFETの高速化を図るために、Si(シリコン)基板上に、格子緩和させたSiGe(シリコンゲルマニウム)層を積層させ、さらにその上に引っ張り歪み状態のSi(シリコン)層を形成させて、この引っ張り歪み状態のSi(シリコン)層をチャネルとする方法が知られている。この引っ張り歪み状態のSi(シリコン)層はバルク状態のSi(シリコン)と比べて電子移動度が大きくMOSFETの高速化を図ることができる。
また、MOSFETの高速化を図るために、Si(シリコン)基板上に少量のGe(ゲルマニウム)を添加した圧縮歪み状態のSiGe(シリコンゲルマニウム)層を形成させて、これをチャネルとして利用する方法も知られている。圧縮歪み状態のSiGe(シリコンゲルマニウム)層はバルク状態のSi(シリコン)と比べて正孔移動度が大きくMOSFETの高速化を図ることができる。
一方、最近の微細化に対する要求から加工部の寸法精度を上げることが重要な要素となっており、このような微細加工ではプラズマエッチング処理が行われることが多い。ここで、加工対象のエッチング方向やイオンによるダメージを考慮しなければならない場合には、中性活性種を使った等方性エッチングがよく行われる。
しかし、そのような等方性エッチングを行う場合には、選択性が問題となる。すなわち、Si(シリコン)やマスク材(SiNやレジスト)に対して、SiGe(シリコンゲルマニウム)のエッチング選択性が悪いと、加工寸法やその精度の制御が難しく、所望の被処理部分の形状を得ることが難しくなる。特に、最近では、ゲート長が15〜45nm程度にまで微細化されたものもあり、ゲート部付近の加工精度の向上が問題となっている。
エッチング選択性は、被処理物の材質、反応ガスの種類、処理条件などに大きな影響を受ける。従来のプラズマエッチングにおいても選択性を高めるために、特許文献1、特許文献2、特許文献3に記載されているような発明が提案されている。
特許文献1には、反応ガスをCFとし、Si(シリコン)に対するSiO(二酸化シリコン)のエッチング選択比をあげるため、フッ素を除去する物質を被処理物の近傍に配置することが開示されている。しかしながら、この技術はSi(シリコン)とSiO(二酸化シリコン)とのエッチング選択性に関するものであり、また、Si(シリコン)とSiGe(シリコンゲルマニウム)のヘテロ構造を有する被処理物に転用できるものではなかった。
特許文献2には、反応ガスとしてCF等のフッ素原子を含むガスとAr(アルゴン)ガス、He(ヘリウム)ガスとの混合ガスを用い、Si(シリコン)に対するSiO(二酸化シリコン)の選択比を高めてエッチングをすることが開示されている。しかしながら、この技術もSi(シリコン)とSiO(二酸化シリコン)とのエッチング選択性に関するものであり、また、Si(シリコン)とSiGe(シリコンゲルマニウム)のヘテロ構造を有する被処理物に転用できるものではなかった。
特許文献3には、反応ガスとしてCHFとOガスの混合ガスを用いれば、ゲート電極のSiGe(シリコンゲルマニウム)部分にサイドエッチングが発生することが記載されている。しかしながら、このような成分の混合ガスでは、Si(シリコン)のエッチング量も無視できず、最近の微細化に対する加工精度を満足することができなかった。
また、特許文献3には、反応ガスとしてCF等のフッ素原子を含むガスとAr(アルゴン)ガスの混合ガスを用いれば、前述のサイドエッチングの発生を抑えられることが記載されている。しかしながら、このことは、Si(シリコン)に対するSiGe(シリコンゲルマニウム)のエッチング選択比を大幅に下げることを意味し、開示されている条件では、Si(シリコン)に対するSiGe(シリコンゲルマニウム)の選択的なエッチングを行うことができなかった。
特開昭52−127767号公報 特開平8−64575号公報 特開2001−284283号公報
本発明は、Si(シリコン)、SiN、レジスト、NiSi、CoSi、酸化物等に対するSiGe(シリコンゲルマニウム)の選択比をあげることができ、Si(シリコン)とSiGe(シリコンゲルマニウム)のヘテロ構造部分に対する加工精度を高くできるエッチング方法及びこれを用いた半導体装置の製造方法を提供する。
上記目的を達成するため、本発明の一態様によれば、
SiGe(シリコンゲルマニウム)層と、前記SiGe(シリコンゲルマニウム)層の上に形成されたSi(シリコン)層と、を含むヘテロ構造体をエッチングするエッチング方法であって、
反応ガスとしてフッ化物ガスのみを用い、その流量を10〜800sccmとし、前記反応ガスとしてのフッ化物ガスに対して0.6〜100倍の流量の希ガスをさらに加え、処理圧力を266Pa以下、マイクロ波パワーを150〜400Wとして前記反応ガスのプラズマを生成し、処理温度を5〜25℃として、
前記SiGe(シリコンゲルマニウム)層を選択的に等方性エッチングすることを特徴とするエッチング方法が提供される
また、本発明のさらに他の一態様によれば、
SiGe(シリコンゲルマニウム)層、Si(シリコン)層を順次形成する工程と、
上述のエッチング方法で、前記SiGe(シリコンゲルマニウム)層をエッチングする工程と、
を含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、SiGe(歪みSiGeを含む)の、Si(シリコン)等に対するエッチング選択比をあげることができ、Si(シリコン)とSiGe(シリコンゲルマニウム)のヘテロ構造部分に対する加工精度を高くできるエッチング方法及びこれを用いた半導体装置の製造方法を提供することができる。そのため、産業上のメリットは多大である。
以下、本発明の実施の形態について、具体例を参照しつつ詳細に説明する。
図1は、本発明の第一の実施実施の形態にかかるエッチング方法を表す工程断面図である。
また、図2は、比較例としてのエッチング方法を表す工程断面図である。
最初に、図2に表される比較例について説明する。
図2(a)は、MOSFETのゲート部形成前の当該部分付近を示す断面図である。
Si(シリコン)基板1上には、SiGe(シリコンゲルマニウム)層2、歪みシリコン層4が積層されている。このようなチャネル部付近の、Si(シリコン)とSiGe(シリコンゲルマニウム)のヘテロ構造には次のような利点がある。Ge(ゲルマニウム)が添加されたことで圧縮ひずみ状態にあるSiGe(シリコンゲルマニウム)層2の上に、Si(シリコン)層を結晶成長させれば、Si(シリコン)より広いGe(ゲルマニウム)の原子間隔と同じになるようにSi(シリコン)層が成長するので、Si(シリコン)層は、引っ張り応力を受け歪みシリコン層4となる。この歪みシリコン層4をチャネルに用いれば、引っ張り応力によりシリコン結晶の原子と原子の間隔が広くなっているため電子の有効質量が小さくなり電子が移動しやすくなるので、半導体装置の高速動作が可能となる。
ここで、フォトレジスト5をマスクとして、歪みシリコン層4の下方をオーバーエッチングし層間絶縁膜領域7を形成させるためには、等方性エッチングを施す必要がある。このような等方性エッチングには、中性活性種を使ったCDE(chemical dry etching)等のドライエッチング処理がよく用いられる。
従来、Si(シリコン)やSi(シリコン)化合物等のエッチングに関しては、例えば、特許文献3に記載されているようなフッ素原子を含むガスとOガスとの混合ガスが、反応ガスとしてよく用いられている。ここで、Oガスは、フッ素原子を含むガスからプラズマにより分解活性化されて生成されるフッ素ラジカルを、被処理物まで運ぶキャリアとしての役割を果たしている。そのため、Oガスを含んだ前述のような反応ガスを用いると、多量のフッ素ラジカルが被処理物まで運ばれてしまい、Si(シリコン)化合物のみならずSi(シリコン)をもエッチングしてしまい充分な選択比をとることが難しかった。また、エッチングレートが高すぎるためエッチングの制御が難しく、所望の寸法形状や寸法精度を得るのが難しいという問題もあった。
図2(b)は、フッ素原子を含むガスとOガスとの混合ガスを用いて、歪みシリコン層4の下方をオーバーエッチングした場合の断面を模式的に示した図である。
この場合、処理装置としてはCDE(chemical dry etching)装置を用い、反応ガスとしてCFガスを300sccm(standard cc/分)、CHガスを100sccm、Nガスを200sccm、Oガスを100sccm、処理圧力(チャンバ内圧力)を46Pa(パスカル)、マイクロ波パワーを200W(ワット)、処理温度(被処理物温度)を25℃とした。
そして、この場合のエッチングレートは、Si(シリコン)が1526nm/分、SiGe(シリコンゲルマニウム)が9823nm/分となり、選択比(SiGe/Si)は6.4であった。この結果、SiGe(シリコンゲルマニウム)層2のみならず歪みシリコン層4もエッチングされてしまい、歪みシリコン層4の長さL2が短くなりすぎたり、層間絶縁膜領域7の高さH2が高くなりすぎたりするなどの問題が発生した。また、エッチングレートが高すぎるためエッチングの制御が難しく、所望の寸法形状や寸法精度を得ることも困難であった。
特に、歪みシリコン層4は後述のようにMOSFETのチャネルとなるので、その厚さや長さが所望の寸法にできなかったり、寸法精度が悪く寸法にばらつきがあると、ソース側からドレイン側への電流制御が不安定になったり、高速動作にも障害が生じることになる。また、近年の微細化、高速化に対応するためには、チャネル部分の寸法精度を飛躍的に向上させることが必要となっている。
次に、本発明の第一の実施形態にかかるエッチング方法を図1を用いて説明する。
図1(a)は、MOSFETのゲート部形成前の当該部分付近の断面図である。
基本的な構成は、前述の図2(a)と同じであるため、同一部分には同一の符号を附し説明は省略する。ただし、近年の微細化、高速化に伴いこれらの部分の寸法自体は従来より格段に小さくなっている。例えば、従来のゲート電極の長さは130nmであるが、最近では15〜45nmのものも製造されている。通常、チャネル長さはゲート電極の長さとほぼ同じ寸法にされるため、これに対応した高い加工精度が要求されている。そのため、Si(シリコン)に対するSiGe(シリコンゲルマニウム)のエッチング選択比を従来よりも上げることが要求される。
図1(b)は、本発明の実施により歪みシリコン層4の下方をオーバーエッチングした場合の断面を模式的に示した図である。
このエッチングでは、処理装置としてはCDE(chemical dry etching)装置を用い、反応ガスとしてCFガスを流量500sccm(standard cc/分)、処理圧力(チャンバ内圧力)を200Pa(パスカル)、マイクロ波パワーを200W(ワット)、処理温度(被処理物温度)を25℃、処理時間を60秒とした。
そして、この場合のエッチングレートは、Si(シリコン)が2.14nm/分、SiGe(シリコンゲルマニウム)が85.6nm/分であり、選択比(SiGe/Si)は40であった。この結果、選択比は上記比較例の10倍以上となり、また、SiGe(シリコンゲルマニウム)のエッチングレートもエッチングの制御がしやすい値に抑えられエッチングの制御性も向上した。
ここで、SiGe(シリコンゲルマニウム)層2におけるGe含有量であるが、10原子パーセント(atomic percent)以上であることが好ましい。Ge含有量があまり少なくなるとSi単体の場合とエッチングレートがあまり変わらなくなり選択比が大きくとれなくなるからである。一方、上限は選択比の面からは特に制限を受けない。ただし、被処理物の機能的側面から上限は、10〜50原子パーセントであることが好ましい。尚、ゲルマニウムとシリコンの割合を示す前述の「原子パーセント」とは、ゲルマニウムとシリコンの合計の原子の数に対するゲルマニウムまたはシリコンの原子の数の割合を示し、「atomic%」、「atom%」、「at%」、「原子%」と表されることもある。
ただし、反応ガスとしては、CFガスに限らず、他のフッ化物ガス(例えば、CHガス、Fガス、ガス、Cガス、NFガスなど)でも同様の効果が得られる。
ただし、フッ素ラジカルを生成するためにマイクロ波が印加される石英ガラス管(SiO)やアルミナ管(AlO3)内で、水素原子を含む例えばCHガス、Fガスなどを放電させた場合、H(水素原子)、F(フッ素原子)、O(酸素原子)の結合量が経時変化し、エッチングレートの変動を生じさせる心配がある。また、C(炭素原子)が独立して残りパーティクルとなりやすく、これを防ぐためNFガスを用いると
、被処理物(例えば半導体ウェーハ)に窒素化合物(例えばSiN)が存在する場合には、SiNに対するSiGeの選択比が小さくなってしまう。また、その窒素化合物、H(水素原子)、F(フッ素原子)が結合し、(NH・SiFというフッ化アンモニウム系の生成物を生じさせ、ウェーハ上に堆積、またはウェーハ上の酸化膜を溶解させるなどの問題も懸念される。
したがって、エッチングに用いる反応ガスとしては、水素原子を含まないフッ化物ガス(例えば、NFガスなど)が望ましく、水素原子と窒素原子を含まないフッ化物ガスがより望ましい。そして、その中でもCFガスが特に望ましい。
また、上述の条件ではガス流量は500sccmとしたが、被処理物の大きさや面内均一性などを考慮し、10〜800sccmの範囲であれば同様の効果が得られるとの知見を得た。
SiGeとSiは、バンドギャップと揮発性物質において大きく異なるので、10sccmという少ないガス流量でも、Siに対してSiGeの高選択エッチングは可能である。すなわち、表1に表されるように、SiGeは、Siに比べ原子間の結合力が弱く、またGeFガスの蒸気圧もSiFガスよりも高いため、Siよりエッチングが容易であり、フッ素ラジカルが少ない条件であってもSiに対して高選択比でエッチングされる。
Figure 0004738194
また、処理圧力(チャンバ内圧力)を下げれば、ガスの排気速度も増すので反応ガス(例えばCFガス)流速は増加し、その結果、中性活性種(フッ素ラジカル)の拡散性が増すことになる。また、反応ガス流速の増加に伴い中性活性種(フッ素ラジカル)のウェーハ面での残留時間が短くなりエッチングレートの均一性の制御がしやすくなる。その上、中性活性種(フッ素ラジカル)のウェーハへの到達量も処理圧力を下げるにつれ漸減するので均一性の制御がさらにしやすくなる。これは、処理圧力が低下するとCFの分解活性化が阻害され中性活性種(フッ素ラジカル)の生成量が減るからである。本発明者は検討の結果、処理圧力を266Pa(パスカル)以下とすれば、中性活性種(フッ素ラジカル)のウェーハへの到達量を制御することができるとの知見を得た。
図3は、反応ガスとしてCFガスを、流量500sccm、マイクロ波パワーを200W(ワット)、処理温度を25℃、処理時間を60秒とした場合の、処理圧力と、SiGe(シリコンゲルマニウム)のエッチングレートとの関係を示すグラフである。
図3からわかるように、低圧から高圧になるに従いエッチングレートは漸次減少する。本発明者は検討の結果、処理圧力を、160〜200Pa(パスカル)にすれば、近年のチャネル部分などの寸法精度の要求に応えることができるエッチングレートを実現できるとの知見に至った。
図4は、反応ガスとしてCFガスを、流量500sccm、処理圧力を200Pa(パスカル)、処理温度を25℃、処理時間を60秒とした場合の、マイクロ波パワーとSiGe(シリコンゲルマニウム)のエッチングレートとの関係を示すグラフ図である。
図4からわかるように低出力から高出力になるに従いエッチングレートは漸次増加する。そのため、単純にSiGe(シリコンゲルマニウム)を除去するだけであれば、マイクロ波パワーは高いほど良いのであるが、近年のチャネル部分などの寸法精度の要求からは、エッチングの制御性に問題が出る。本発明者は検討の結果、マイクロ波パワーを、400W(ワット)以下にすれば、近年のチャネル部分などの寸法精度の要求に応えることができるエッチングレートを実現できるとの知見に至った。また、マイクロ波パワーの下限については、前述の処理圧力を160Pa(パスカル)以上にすることを考慮すれば、安定したプラズマ放電の観点から150W(ワット)程度が下限になるとの知見も得た。
そして、処理温度も高いほどエッチングレートは高いのであるが、近年のチャネル部分などの寸法精度の要求からは、エッチングの制御性をも考慮する必要があり、5〜25℃にすることが好ましいとの知見を得た。
以上は、チャネル部付近のSiGe(シリコンゲルマニウム)層2を一部残す場合の例である。このような場合としては、例えば、MOSFETのチャネル部付近の層間絶縁膜領域の加工を具体例としてあげることができる。
次に、本発明の第二の実施形態であるチャネル部付近のSiGe(シリコンゲルマニウム)層2を全部除去する場合を説明する。このような場合としては、例えば、いわゆるSON(Silicon On Nothing)MOSFETのチャネル部下方における空洞の形成を具体例としてあげることができる。
図5(a)は、SON(Silicon On Nothing)MOSFETのゲート部形成前の当該部分付近を示す断面図である。
Si(シリコン)基板16上には、SiGe(シリコンゲルマニウム)層17、歪みシリコン層18が積層されている。このようなチャネル部付近の、Si(シリコン)とSiGe(シリコンゲルマニウム)のヘテロ構造には、前述のように半導体装置の高速動作が可能となるという利点がある。また、SiGe(シリコンゲルマニウム)層17を全部除去して空洞(空間)とすれば、接合部のキャパシタンスを減少でき、ショートチャンネル効果が抑制できる。そのため、ゲート長を短くしても閾値電圧を制御することができ、半導体装置の微細化と高速化に対応することができるというSON(Silicon On Nothing)としての利点もある。尚、フォトレジスト5は後述するエッチングをする際のマスクである。
図5(a)に示したSiGe(シリコンゲルマニウム)層17を、断面方向(紙面に垂直な方向)から等方的なエッチングで全部除去すれば、図5(b)に示した空洞19を有するSON(Silicon On Nothing)MOSFETを簡単に製造することができる。ここでも、半導体装置の微細化に対応するため、チャネル部付近(空洞部分)の寸法精度を向上させることが必要となる。そのため、SiGe(シリコンゲルマニウム)のSi(シリコン)に対する選択比を飛躍的に向上させることが要求されている。
図5(a)に示した構造のものに対するエッチングにおいても、基本的には、SiGe(シリコンゲルマニウム)を選択的にエッチングすることにかわりはないので、前述の反応ガス種や流量などの各種エッチング条件はそのまま適応することが可能である。ただし、SiGe(シリコンゲルマニウム)層17は全部除去されるため、一部を残す場合のようにSiGe(シリコンゲルマニウム)層17自体の寸法精度は要求されない。そのため、選択比を高く保ちさえすれば、SiGe(シリコンゲルマニウム)のエッチングレートをより高め、処理時間を短縮することも可能である。このような場合は、前述のCFガスを流量の上限付近、処理圧力範囲の下限付近、マイクロ波パワーの上限付近でエッチングを行えばよい。
次に、前述の等方性エッチングに使用する装置の一例として、CDE(chemical dry etching)装置の概略構成を説明する。尚、本装置は後述する実施の形態においても使用することができるが、本装置に限定されるわけではない。
図6は、CDE装置の断面図である。
ここで、装置の概略構成は以下のようになっている。
真空容器100の内部には処理室110が形成されており、処理室110の内部には載置台120が設けられている。この載置台120の上にはウェーハWが載置保持される。また、載置台120には図示しない温度調節機構が設けられており、この温度調節機構によってウェーハWの温度を制御できるようになっている。真空容器100の底部には排気口130が形成されており、この排気口130には、図示しない真空ポンプのような排気手段が接続されている。
真空容器100の天板の中央部にはガス導入口140が形成されており、このガス導入口140には導入管150が接続され、導入管150の他端には石英管160が接続されている。石英管160の他端には、反応ガスを供給するためのガス供給手段170が接続されている。石英管160の途中にはマイクロ波導波管180が接続されたマイクロ波導入手段190が石英管160を囲むように設けられている。このマイクロ波導入手段190によって囲まれた石英管160の内部には、導入されたマイクロ波によりプラズマPが発生するプラズマ発生室200が形成されている。マイクロ波導波管180の他端にはマイクロ波発生手段210が接続されている。真空容器100の天板に形成されたガス導入口140から導入される中性活性種Eを、ウェーハWの表面に均一に供給するために、処理室110の上部には、ガス噴出口が多数の小孔として形成されたシャワーノズル220が備えられている。
本装置の概略動作を説明する。
図示しない搬送装置によりウェーハWは処理室110内に搬入され、載置台120に載置保持される。図示しない排気手段により、真空容器100の内部及びこれに接続されている部分の雰囲気が所定の圧力まで減圧される。ガス供給手段170から所定量の反応ガスが供給される。一方、マイクロ波発生手段210により発生させたマイクロ波Mは、マイクロ波導波管180によりマイクロ波導入手段190に導かれる。そして、マイクロ波Mはマイクロ波導入手段190からプラズマ発生室200に導入されるので、プラズマ発生室200にプラズマPが発生する。このプラズマPにより反応ガスが分解活性化し、イオンや中性活性種が生成される。そして、イオンや中性活性種は真空容器100に送られるが、寿命の短いイオンは真空容器100まで到達できず寿命の長い中性活性種Eのみが真空容器100まで到達する。中性活性種Eによるエッチングは等方性エッチングであるため、エッチング対象であるSiGe(シリコンゲルマニウム)が等方的にエッチングされる。
次に、本発明の第三の実施形態にかかるエッチング方法について説明する。
近年の半導体装置の製造においては、ウェーハサイズの大型化が図られ、ウェーハ面内でのエッチングの均一性が重要となる。本発明の第三の実施形態にかかるエッチング方法は、特に平面寸法が大きなものに対するエッチングに適している。
図7は、図6で説明したCDE装置のシャワーノズル220付近の断面と、中性活性種Eの流れを示した概念図である。
また、図8は、シャワーノズル220の平面図である。
図7に表されるシャワーノズル220では、そのガス噴出口230からほぼ均等に中性活性種Eが供給される。そのため、図中の中性活性種Eの流れに示したように、ウェーハWの中心部付近(直径40mm程度)はガス噴出口230が無いので中性活性種Eの量がやや抑えられるが、それでも端面部付近に比べ中性活性種Eの量は多く、反対にウェーハWの端面付近の中性活性種Eの量は少なくなる。その結果、200mm程度のウェーハでは問題はないが、特に近年の大型化されたウェーハ(例えば、300mmウェーハ)では面内におけるエッチングの均一性が悪くなるという問題が生じる。
図9は、図7、8に表されるシャワーノズル220を用いて、300mmウェーハをエッチングした場合の、ウェーハ面内のエッチングレートを表すグラフである。ここで、横軸の0(ゼロ)は、ウェーハの中心を表している。縦軸は、エッチングレートを表す。
図10は、図7、8に表されるシャワーノズル220を用いて、300mmウェーハをエッチングした場合の、ウェーハ内のその部分における、SiGe(シリコンゲルマニウム)の等方性エッチングの様子を概念的に表した図である。ここで、図中のM字型の折れ線は、ウェーハ内のその部分におけるエッチングレートを表し、図9のグラフの折れ線に対応する。
これらの図からは、直径が300mm以上のウェーハに関しては、図7、8に表されるようなほぼ均等に中性活性種Eを供給する方法ではエッチングの均一性が悪くなることがわかる。具体的には、300mmウェーハを、図7、8に表されるシャワーノズルを用いてエッチングした場合には、エッチングレートは、プラスマイナス30%程度のバラツキを有していた。
図11は、本発明の第三の実施形態にかかるエッチング方法に用いるシャワーノズル220付近の断面と、中性活性種Eの流れを示した概念図である。
図12は、本実施形態にかかるシャワーノズル220の平面図である。
図7、8に表したものとは、ガス噴出口230の開口面積を調整、または、塞ぐことのできるシャッター手段240を備えることが異なる。ここで、シャッター手段240は平面形状が環状であり、シャワーノズル220のガス噴出口230と同じ大きさで同じピッチの孔241が設けられている。そのため、シャワーノズル220のガス噴出口230とシャッター手段240の孔241を合わせれば、図7、8に表されるシャワーノズルと同一の機能を果たすが、シャッター手段240を図示しない移動手段でシャワーノズル220上をスライドさせれば、両者の孔がずれ開口面積を調整することができる。
この場合、孔同士を完全にずらすものとすれば孔を塞ぐこともできる。ここで、ガス噴出口230の大きさは、例えば、直径が1〜6mm程度、ピッチは5〜15mm程度である。ここで、シャッター手段240の孔の大きさはガス噴出口230と必ずしも同じでなくても良いが、ガス噴出口230より大きい方が好ましい、また、ピッチは同一とすることが好ましい。
シャッター手段240を一つ設けているが、設ける数はこれに限定されるものではなく、ウェーハサイズや処理条件などにより設置数を適宜変更することも可能である。シャッター手段240はシャワーノズル220の反対側の面に設けてもよい。また、シャッター手段240をスライドさせる図示しない移動手段は、必ずしも駆動手段を有する必要はなく手動で動かすものであってもよいし、ウェーハサイズや処理条件などが変わらないのであれば、シャッター手段240は固定されたものであっても良い。そして、シャッター手段240の移動はエッチング処理中、エッチング処理の停止中であっても良い。
このように、シャッター手段240をスライドさせることにより、図11に概念的に示したように、中性活性種Eの量をウェーハの領域ごとに分けて調整、または、供給を停止させることができる。その結果、中性活性種Eの量を調整してウェーハ面内におけるエッチングの均一性を改善することができるようになる。
具体的には、シャッター手段240を備えた本実施形態のシャワーノズルを用いて、300mmウェーハをエッチングした場合には、エッチングレートのバラツキをプラスマイナス12%程度に抑えることができた。このとき、シャッター手段240により、ウェーハW中心から直径寸法で60〜140mmの間の領域のガス噴出口230を塞ぐようにした。また、反応ガスとしてCFガスを流量500sccm、処理圧力を200Pa(パスカル)、マイクロ波パワーを200W(ワット)、処理温度を25℃、処理時間を60秒とした。尚、ガス噴出口230の大きさは、例えば、直径2.8mm、ピッチ10mmとし、ウェーハWの中心部付近(直径40mm程度)にはガス噴出口230を設けていない。
次に、本発明の第四の実施形態にかかるエッチング方法について説明する。
本発明者は検討の結果、ウェーハ面内での中性活性種E(フッ素ラジカル)の残留時間を制御することができれば、エッチングの均一性をさらに改善することができるとの知見を得た。
ウェーハ面内での中性活性種E(フッ素ラジカル)の残留時間を短くする手段としては、キャリアガスの添加があり、使用できるガスとしてはHe(ヘリウム)ガス、Ar(アルゴン)ガス等の希ガスが考えられる。ここで、本発明者は検討の結果、希ガスの中でも特にAr(アルゴン)ガスを用いれば、所定の条件下、SiGe(シリコンゲルマニウム)のSi(シリコン)に対する選択比をさらに高くすることができ、かつ、ウェーハ面内でのエッチングの均一性もさらに改善することができるという知見を得た。そして、Ar(アルゴン)ガスは特に希ガスの中でもSi(シリコン)と非反応であり、フッ化物ガスに対して多量に加えても、Si(シリコン)に対するSiGe(シリコンゲルマニウム)の選択比にはほとんど影響を与えないという知見も得た。
図13は、Ar(アルゴン)ガスを加えた場合の影響を概念的に表した図である。
ここで、処理装置としてはCDE装置を用い、前述したエッチング条件であるCFガスを流量500sccm、処理圧力を200Pa(パスカル)、マイクロ波パワーを200W(ワット)、処理温度を25℃とし、これにAr(アルゴン)ガスを加えることとした。
図13からわかるように、Ar(アルゴン)ガス流量を増やせば総ガス流量もその分増加するので反応ガス(CFガス+Arガス)流速は増加して行き、その結果、中性活性種E(フッ素ラジカル)の拡散性が増すことになる。また、反応ガス流速の増加に伴い中性活性種E(フッ素ラジカル)のウェーハ面での残留時間が短くなりエッチングレートの均一性の制御がしやすくなる。
この結果、図13に示すようにエッチングレートの均一性の値も漸減し、均一性は改善することになる。しかしながら、一方で、中性活性種E(フッ素ラジカル)のウェーハへの到達量もAr(アルゴン)ガス流量の増加とともに漸増することがわかった。これはAr(アルゴン)ガス流量の増加とともにプラズマ放電の範囲が広がり、中性活性種E(フッ素ラジカル)がウェーハへ到達しやすくなるからである。中性活性種E(フッ素ラジカル)の到達量があまり増えすぎるとエッチングレートの向上には良いが、エッチングレートの均一性の制御に影響を及ぼすこともある。
次に、本発明の第五の実施形態にかかるエッチング方法について説明する。本発明者は検討の結果、Ar(アルゴン)ガスを多量に加えても中性活性種E(フッ素ラジカル)のウェーハへの到達量を制御することができる方法の知見をさらに得た。
図14は、処理圧力と均一性の関係を概念的に表した図である。
ここで、処理装置としてはCDE装置を用い、前述したエッチング条件であるCFガスを流量500sccm、Ar(アルゴン)ガスを流量500sccm、マイクロ波パワーを200W(ワット)、処理温度を25℃としたものにおいて、処理圧力を変えることとした。
図14からわかるように処理圧力を下げれば、ガスの排気速度も増すので反応ガス(CFガス+Arガス)流速は増加して行き、その結果、中性活性種E(フッ素ラジカル)の拡散性が増すことになる。また、反応ガス流速の増加に伴い中性活性種E(フッ素ラジカル)のウェーハ面での残留時間が短くなりエッチングレートの均一性の制御がしやすくなる。その上、中性活性種E(フッ素ラジカル)のウェーハへの到達量も処理圧力を下げるにつれ漸減するので均一性の制御がさらにしやすくなる。これは、処理圧力が低下するとCFの分解活性化が阻害され中性活性種E(フッ素ラジカル)の生成量が減るからである。
この結果、図14に示すようにエッチングレートの均一性の値も漸減し、均一性はさらに改善することになる。本発明者は検討の結果、Ar(アルゴン)ガスを多量に加える条件においては、処理圧力を20〜200Pa(パスカル)とすれば、中性活性種E(フッ素ラジカル)のウェーハへの到達量を制御することができるとの知見を得た。
処理圧力は、チャンバ内に導入される全ガス流量に依存する。
表2は、フッ化物ガスとしてCFガスを、および不活性ガスとしてArガスを用いた場合における、ガス流量と処理圧力との関係の一例を表す。
Figure 0004738194
本発明者は検討の結果、フッ化物ガスに対して0.6〜100倍の流量の希ガスを加え、処理圧力が20〜200Paであれば、Siに対してSiGeを高選択比でエッチングでき、かつウェーハ面内でのエッチング均一性もよくすることができるとの知見を得た。
なお、希ガスとしてはArガスに限らず、例えばHeガスを用いてもよい。例えば、CFガスに対して100倍の流量のHeガスを加えた場合に、Siのエッチングレートは10〜30nm/分となった。Siよりもバンドギャップが小さく、よりエッチングされやすいSiGeでは、上記Siのエッチングレートよりも大きなエッチングレートが得られ、Siに対して高選択比でエッチングされる。
図15は、本発明の第三の実施形態と第五の実施形態で説明した条件で、300mmウェーハをエッチングした場合の、ウェーハ面内のエッチングレートを表すグラフである。ここで、横軸の0(ゼロ)は、ウェーハの中心を表している。縦軸は、エッチングレートを表す。
図16は、本発明の第三の実施形態と第五の実施形態で説明した条件で、300mmウェーハをエッチングした場合の、ウェーハ内のその部分における、SiGe(シリコンゲルマニウム)の等方性エッチングの様子を概念的に表した図である。
ここで、処理装置としてはCDE装置を用い、CFガスを流量500sccm、Ar(アルゴン)ガスを流量500sccm、処理圧力を40Pa(パスカル)、マイクロ波パワーを200W(ワット)、処理温度を25℃、処理時間を60秒とした。また、前述のシャッター手段240を備えるシャワーノズル220を用い、ウェーハ中心から直径寸法で60〜140mmの範囲のガス噴出口230を塞ぐようにした。尚、ガス噴出口230の大きさは、直径2.8mm、ピッチ10mmとし、ウェーハWの中心部付近(直径40mm程度)にはガス噴出口230を設けていない。
図16中の直線はウェーハ内のその部分におけるエッチングレートを概念的に表した線であり、エッチングレートがほぼ均一であることを表している。具体的には、300mmウェーハをエッチングした場合には、エッチングレートはプラスマイナス4%程度のバラツキに抑えることができ、かつ、Si(シリコン)に対するSiGe(シリコンゲルマニウム)のエッチング選択比も70程度と、高くすることができた。
次に、本発明の実施の形態にかかる半導体装置の製造方法を説明する。
図17〜図19は、本実施の形態にかかるMOSFETの製造工程を示した断面図である。本実施の形態は、SiGe(シリコンゲルマニウム)層を一部残す場合の例である。
最初に、図17(a)に示すように、Si(シリコン)基板1上にSiGe(シリコンゲルマニウム)層2、歪みSi(シリコン)層4をエピタキシャル成長法、化学気相蒸着法などを用いて形成する。SiGe(シリコンゲルマニウム)層2を形成する場合のシリコンソースガスとしては、SiH、SiHCl、SiCl、Siなどのガスが使用でき、ゲルマニウムソースガスとしては、GeHガスが使用できるが、これらに限定されるわけではない。
また、SiGe(シリコンゲルマニウム)層2の厚さは500〜2000nm程度、歪みSi(シリコン)層4の厚さは20nm程度とした。そして、フォトレジスト5をスピンコートにより塗布し、露光現像後、歪みSi(シリコン)層4、SiGe(シリコンゲルマニウム)層2の順に異方性エッチングをする。異方性エッチングは、例えば、CFガスとClガスからなる反応ガスを用いたRIE(reactive ion etching)法により行うことができる。図17(a)はこの異方性エッチング後の半導体装置の断面図である。
次に、前述した本発明にかかるエッチング法により、SiGe(シリコンゲルマニウム)層2をオーバーエッチングする。このエッチングは等方性エッチングであり、処理装置としてはCDE装置を用い、CFガスを流量500sccm、Ar(アルゴン)ガスを流量500sccm、処理圧力を40Pa(パスカル)、マイクロ波パワーを200W(ワット)、処理温度を25℃、処理時間を60秒とした。
また、前述のシャッター手段240を備えるシャワーノズル220を用い、ウェーハ中心から直径寸法で60〜140mmの範囲のガス噴出口230を塞ぐようにした。尚、ガス噴出口230の寸法は、直径2.8mm、ピッチ10mmとし、ウェーハWの中心部付近(直径40mm程度)にはガス噴出口230を設けていない。図17(b)はこの等方性エッチング後の半導体装置の断面図である。尚、フォトレジスト5は、最後にドライアッシングにより除去する。
次に、化学的気相蒸着法などにより、素子分離絶縁膜8を全面に成膜し、CMP(chemical mechanical polishing)法により、歪みSi(シリコン)層4の上面まで素子分離絶縁膜8を除去し平坦化する。素子分離絶縁膜8は、例えばSiOなどからなる。図17(c)はこの平坦化後の半導体装置の断面図である。
次に、歪みSi(シリコン)層4の上面にゲート絶縁膜層、ゲート電極層、シリサイド層を化学的気相蒸着法などにより順次形成させる。例えば、ゲート絶縁膜層にはアルミニウム酸化膜、ゲート電極層にはポリシリコン、シリサイド層にはタングステンシリサイドなどが用いられるがこれらに限定されるわけではない。
次に、リソグラフィー工程により図示しないフォトレジストパターンを形成し、これをマスクとして、図18(a)に表されるように、シリサイド層10、ゲート電極層9、ゲート絶縁膜層3を順次異方性エッチングして、積層構造のゲート電極を形成する。その後、マスク(フォトレジスト)はドライアッシングにより除去する。図18(a)はこのゲート電極形成後の半導体装置の断面図である。
次に、図18(b)に示すように、例えば、N型不純物イオン11を注入して低濃度の不純物領域を歪みSi(シリコン)層4の上に形成する。N型不純物イオンのイオン種としてはP(燐)、As(ヒ素)がある。また、P型不純物イオン注入する場合には、イオン種としてB(ボロン)などが用いられる。これらの不純物イオンの注入後、急速熱処理工程により不純物イオンを拡散させてエクステンション領域を形成する。
次に、図19(a)に示すように、化学的気相蒸着法などによりSiOを堆積した後、リソグラフィー工程により図示しないフォトレジストパターンを形成し、これをマスクとして、異方性エッチングによりSiOの膜をエッチングして、サイドウォール12を形成する。
そして、例えば、N型不純物イオン13を注入して高濃度の不純物領域を歪みSi(シリコン)層4の上に形成する。N型不純物イオンのイオン種としてはP(燐)、As(ヒ素)がある。また、P型不純物イオン注入する場合には、イオン種としてB(ボロン)などが用いられる。これらの不純物イオンの注入後、急速熱処理工程により不純物イオンを拡散させると、前述のエクステンション領域と重畳されてLDD(Lightly Doped Drain)構造となる。
次に、SiOなどの層間絶縁膜14を化学的気相蒸着法などにより成膜させ、異方性エッチングによりコンタクトホールを開口させる。その後、W(タングステン)などを成膜した後、CMP法により平坦化をおこないプラグ15を形成させれば、図19(b)に表されるMOSFETが得られる。
次に、本発明の他の実施の形態にかかる半導体装置の製造方法のうち、SiGe(シリコンゲルマニウム)層を全部除去する場合を説明する。
図20は、本実施の形態にかかるMOSFETの製造工程を示した断面図である。
最初に、図20(a)に示すように、Si(シリコン)基板16上にSiGe(シリコンゲルマニウム)層17、歪みSi(シリコン)層18をエピタキシャル成長法、化学気相蒸着法などを用いて形成する。SiGe(シリコンゲルマニウム)層17を形成する場合のシリコンソースガスとしてはSiH、SiHCl、SiCl、Siなどのガスが使用でき、ゲルマニウムソースガスとしてはGeHガスが使用できるがこれに限定されるわけではない。この際、SiGe(シリコンゲルマニウム)層17は所定の範囲に成膜されるが、全面に成膜した後に異方性エッチングなどにより所定の形状に加工するようにしても良い。SiGe(シリコンゲルマニウム)層17の厚さは20nm程度、歪みSi(シリコン)層18の厚さは40nm程度とした。
そして、フォトレジスト5をスピンコートにより塗布し、露光現像後、歪みSi(シリコン)層18、Si(シリコン)基板16の順に異方性エッチングにする。異方性エッチングは、例えば、CFとClからなる反応ガスを用いたRIE法により行うことができる。図20(a)はこの異方性エッチング後の半導体装置の断面図である。
次に、前述した本発明にかかるエッチング法によりSiGe(シリコンゲルマニウム)層17をエッチングする。このエッチングは等方性エッチングであり、図20(a)において紙面に垂直な方向からエッチングが行われる。処理装置としてはCDE装置を用い、CFガスを流量500sccm、Ar(アルゴン)ガスを流量500sccm、処理圧力を40Pa(パスカル)、マイクロ波パワーを200W(ワット)、処理温度を25℃、処理時間を60秒とした。また、前述のシャッター手段240を備えるシャワーノズル220を用い、ウェーハ中心から直径寸法で60〜140mmの範囲のガス噴出口230を塞ぐようにした。尚、ガス噴出口230の寸法は、直径2.8mm、ピッチ10mmとし、ウェーハWの中心部付近(直径40mm程度)にはガス噴出口230を設けていない。
そして、SiGe(シリコンゲルマニウム)層17が完全に除去された時点でエッチングを終了させる。SiGe(シリコンゲルマニウム)層17が除去された後には空洞19ができる。図20(b)はこの等方性エッチング後の半導体装置の断面図である。尚、最後にフォトレジスト5はドライアッシングにより除去する。
この後、前述の半導体装置の製造方法で説明したような素子分離絶縁膜の形成、ゲート電極部の形成、不純物イオンの注入と拡散、プラグ形成などの工程を経てSON(Silicon On Nothing) MOSFETが完成する。これらの工程は、前述のものとほぼ同様のため詳細は省略する。
図20(c)はプラグ形成後の半導体装置の断面図であり、その構成は、Si(シリコン)基板16、空洞19、歪みSi(シリコン)層18、素子分離絶縁膜8、ソース/ドレイン領域20a,20b、ゲート絶縁膜30、ゲート電極90、シリサイド10、サイドウォール12、プラグ15、層間絶縁膜14である。
以上、具体例を限定しつつ、本発明の実施の形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。
例えば、具体例において説明した半導体装置の製造方法において用いられる、ガスの種類、組成比、圧力、流量、被基体として用いる材料の種類、サイズ、RIE(reactive ion etching)処理の各種パラメータなどについては、前述した具体例に限定されるものではなく、これらを如何ように変えたとしても、本発明の要旨を有するに限りにおいては、本発明の範囲に包含される。
また、本発明により製造できるものとしては、MOSFETの他にも、例えば、ダイオード、サイリスタ、電力用スイッチング素子などをはじめとする各種の半導体素子や、液晶表示装置、電界放出型冷陰極、マイクロアクチュエータ、MEMS(micro electro mechanical systems)、抵抗素子、容量素子などを挙げることができる。
具体例において説明したCDE(chemical dry etching)装置も等方性エッチングを行う際の例示にすぎず、例えば、ダウンフロー型プラズマ処理装置や発生したイオンを除去する機能を有するプラズマ処理装置などを用いても良い。また、具体例において説明したプラズマ処理装置の処理容器やこれらに付設される要素は、図示した形状、サイズのものには限定されず、その断面形状、壁面厚、開口の形状やサイズ、材質などは本発明の範囲内において適宜変更して同様の作用効果が得られるものは、本発明の範囲に包含される。
本発明の第一の実施形態にかかるエッチング方法を表す断面図。 比較例のエッチング方法を説明するための断面図。 本発明の第一の実施形態にかかる処理圧力とSiGe(シリコンゲルマニウム)のエッチングレートとの関係を示すグラフ。 本発明の第一の実施形態にかかるマイクロ波パワーとSiGe(シリコンゲルマニウム)のエッチングレートとの関係を示すグラフ。 本発明の第二の実施形態にかかるエッチング方法を説明するための断面図。 CDE(chemical dry etching)装置の模式断面図。 CDE(chemical dry etching)装置におけるシャワーノズル付近の拡大図。 図7に表されるシャワーノズルの平面図。 図7、8に表されるシャワーノズルを用いて、ウェーハをエッチングした場合の、ウェーハ面内のエッチングレートを表すグラフ。 図7、8に表されるシャワーノズルを用いて、ウェーハをエッチングした場合の、ウェーハ内のその部分における、SiGe(シリコンゲルマニウム)の等方性エッチングの様子を概念的に表した図。 本発明の第三の実施形態にかかるエッチング方法に用いるシャワーノズル付近の拡大図。 図11に表されるシャワーノズルの平面図。 本発明の第四の実施形態にかかるエッチング方法を説明するための図。 本発明の第五の実施形態にかかるエッチング方法を説明するための図。 本発明の第三の実施形態と第五の実施形態で説明した条件でエッチングを行った場合のウェーハ面内のエッチングレートを表すグラフ。 本発明の第三の実施形態と第五の実施形態で説明した条件でエッチングを行った場合の、ウェーハ内のその部分における、SiGe(シリコンゲルマニウム)の等方性エッチングの様子を概念的に表した図。 本発明の実施の形態にかかる半導体装置の製造方法を説明するための工程図。 図17に続く工程図。 図18に続く工程図。 本発明の他の実施の形態にかかる半導体装置の製造方法を説明するための工程図。
符号の説明
1、16 Si(シリコン)基板
2、17 SiGe(シリコンゲルマニウム)層
4、18 歪みSi(シリコン)層
5 フォトレジスト
7 層間絶縁膜領域
19 空洞
220 シャワーノズル
230 ガス噴出口
240 シャッター手段

Claims (6)

  1. SiGe(シリコンゲルマニウム)層と、前記SiGe(シリコンゲルマニウム)層の上に形成されたSi(シリコン)層と、を含むヘテロ構造体をエッチングするエッチング方法であって、
    反応ガスとしてフッ化物ガスのみを用い、その流量を10〜800sccmとし、前記反応ガスとしてのフッ化物ガスに対して0.6〜100倍の流量の希ガスをさらに加え、処理圧力を266Pa以下、マイクロ波パワーを150〜400Wとして前記反応ガスのプラズマを生成し、処理温度を5〜25℃として、
    前記SiGe(シリコンゲルマニウム)層を選択的に等方性エッチングすることを特徴とするエッチング方法。
  2. 前記SiGe(シリコンゲルマニウム)層は、Ge(ゲルマニウム)の含有量が10〜50原子パーセントであることを特徴とする請求項に記載のエッチング方法。
  3. 前記処理圧力を20〜200Paとすることを特徴とする請求項に記載のエッチング方法。
  4. MOSFETのソース/ドレイン領域となる前記Si(シリコン)層がオーバーハングするように前記SiGe(シリコンゲルマニウム)層をエッチング、またはすべて除去することを特徴とする請求項1〜のいずれか1つに記載のエッチング方法。
  5. MOSFETのチャネル領域となる前記Si(シリコン)層の下方の前記SiGe(シリコンゲルマニウム)層をすべて除去することを特徴とする請求項1〜のいずれか1つに記載のエッチング方法。
  6. SiGe(シリコンゲルマニウム)層、Si(シリコン)層を順次形成する工程と、
    請求項1〜のいずれか1つに記載のエッチング方法で、前記SiGe(シリコンゲルマニウム)層をエッチングする工程と、
    を含むことを特徴とする半導体装置の製造方法。
JP2006033083A 2006-02-09 2006-02-09 エッチング方法及び半導体装置の製造方法 Active JP4738194B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006033083A JP4738194B2 (ja) 2006-02-09 2006-02-09 エッチング方法及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006033083A JP4738194B2 (ja) 2006-02-09 2006-02-09 エッチング方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007214390A JP2007214390A (ja) 2007-08-23
JP4738194B2 true JP4738194B2 (ja) 2011-08-03

Family

ID=38492542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006033083A Active JP4738194B2 (ja) 2006-02-09 2006-02-09 エッチング方法及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4738194B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5512140B2 (ja) * 2009-01-30 2014-06-04 日本電信電話株式会社 キャパシタ構造及び半導体素子
JP5819243B2 (ja) * 2012-04-23 2015-11-18 株式会社日立ハイテクノロジーズ ドライエッチング方法
JP6138653B2 (ja) 2013-10-08 2017-05-31 株式会社日立ハイテクノロジーズ ドライエッチング方法
JP6619703B2 (ja) * 2016-06-28 2019-12-11 株式会社Screenホールディングス エッチング方法
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
JP7360979B2 (ja) * 2020-03-19 2023-10-13 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US20240194487A1 (en) 2021-06-17 2024-06-13 Hitachi High-Tech Corporation Plasma processing method and manufacturing method of semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047631A (ja) * 2002-07-10 2004-02-12 Shibaura Mechatronics Corp プラズマ処理装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047631A (ja) * 2002-07-10 2004-02-12 Shibaura Mechatronics Corp プラズマ処理装置

Also Published As

Publication number Publication date
JP2007214390A (ja) 2007-08-23

Similar Documents

Publication Publication Date Title
US12094781B2 (en) Manufacturing method of three-dimensional semiconductor device
US10269571B2 (en) Methods for fabricating nanowire for semiconductor applications
US7326656B2 (en) Method of forming a metal oxide dielectric
US8518786B2 (en) Process for forming a metal oxide semiconductor devices
CN103069552B (zh) 包括具有在其侧壁上增强的氮浓度的SiON栅电介质的MOS晶体管
US20080242037A1 (en) Semiconductor device having self-aligned epitaxial source and drain extensions
JP4738194B2 (ja) エッチング方法及び半導体装置の製造方法
TW201137985A (en) Multi-gate semiconductor device with self-aligned epitaxial source and drain
CN110970492B (zh) 半导体器件和形成半导体器件的方法
US11854819B2 (en) Germanium hump reduction
CN107039272A (zh) 鳍式晶体管的形成方法
TW201801157A (zh) 半導體裝置及其製作方法
JP2022016398A (ja) 半導体デバイスの製造方法及び半導体デバイス
CN116884844A (zh) 半导体装置的制造方法
US10460996B2 (en) Fin field effect transistor and fabrication method thereof
US10128112B2 (en) Method of fabricating semiconductor device
CN106952815A (zh) 鳍式晶体管的形成方法
JP7560673B2 (ja) 半導体装置の製造方法及びプラズマ処理方法
US20230290863A1 (en) Semiconductor device and methods of formation
US20230268223A1 (en) Semiconductor devices and methods of manufacture
US20240055300A1 (en) Method for manufacturing semiconductor device
TW202333240A (zh) 半導體裝置及其形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110426

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110426

R150 Certificate of patent or registration of utility model

Ref document number: 4738194

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3